
نعاف FPGA تمس سوه کد عاتمان بازی FPGA رابر نامه رابی وست نبود



_ در PAL های مای معنی جای فیلی فلای از مجمو عمای از Mux ها و فیلی فلای به تام Microcell استفاده کند. در این صورت با برنامه ریزی ورودی های ۱۸۷۸ عى تران خوجى PAL ل ستنبياً براى تامع F يا حقارس آن استفاده نود ويا خرو جي تابع (از فيلي نعدي رفت (اسلامد 16) - سارهای منطقی PAL و PLA بر صدارهای «SPLD» عرومن هستند برظرنت آنها عدوراً 200 ست است . (Aps ها برای محدوده ی وسعی از کاربرد ها نباسب است اما برای طرامی ستم های سیسه ی میمتال ماید از CPLD ها استفاده کنم. صارهای خطعی برنا مدینیر CPLD: : CPLD فایل قابل برنا مدریری خوی ه سنه ولی برای طرای ستم های درمیتال سیس مان است. از جنرن PAL و میتن این مان است این این میتن این میتن این میتن ماشد بربای این منطور CPLD ما طرای سرند , د از چند ین بلوک منطقی ها تداسد ۱۷

- علی کسه انه و با ستمهای ارتباطی و سویده های قابل برنامه دیری باهم ارتباط داده می دد. _ مام علی تماری با اندازه های نجیف، از ۲ تا ه ۱۰ ما ۱۹ ع میکل کسواند

بألب خارجي طروي ست.

"رانزستور EEPROM نیز کیام ترانزستور EPROM با این تفاوت که ممورت

المترملي را ماي پالس باك مي كسوند.

۲) سوید های قابل برنامدرنری با حافظه RAM :

دربری FPGA ها سوست های قابل برنامه ریزی ترانزیت دریا به ماربرده می شود که با

حافظه SRAMS برنادرنزی یا کترل می شود , رداینصور

الا خروجي حافظه SRAM برابر إ بالد ، سوسم ترانزيور مذكورية عي سود

و دو سع را به ملد مکر متصل می کند. ها نظورته در اسلام ۲ می بیست . سورم های تراتریتوری

قابل بزنا مدیزی که بطرانتی که مل سال شطتی هست را به مای مطر محودی دورودی سلول

منطقی دراری است متصل می نماید

در برخی FPGA ما مالتی کیاسر عنوان سوسیم استفا ده می شود. هرک از ورودی های

ورد نظر mux به خروی آن مسل می کود ، بینی یک خط افتی به یک سیم (خط) محودی م

ورودی سلول خطتی دبایدی است شعل می سود و MUX با حافظه SRAM نشل چرد

Subject: Date
_ ساختار FPGA: عارهای قابل برنامدرزی بر قدرت تر FPGA ها ما میداث
كد از آربير اى از لمبوت ها يا سلول هاى منطى ماشد إسلام 23 تكليل بشره الله . ترتبط خطوط
ارتباطی بهلیدید متعل شده اند.
_ ظرفت FPGA ها ما دل تعداد كيت هاى NAND دوورودى سخده مى شوند. امروزه
ظرونت معدی FPCA و حدود ۲۰۰۰ کیت NAND بربالا فی باشد.
لرك يا سادل منطق في تواند لز تعدادى Mux و ال LUT (look up table) عبواند لز تعدادى
- يالي سُه فايد . FPGA فا فاطرفيت حدود جند هزار ليت، داراي اعانات سي تريا
سُبّ بر مام عام سند، لذا مي توان ما آنها سيم ها ي سيره ترى را شر طراحي مود .
در FPGA ها سوسه های قابل برنامه ریزی زیادی بنار برده می شوند در دادی تأخیر است.
الله FPGA فا دادی تأخیر سی شری سی م CPLD ما د PAL ما ی با نید
ازطرفی ساده کی بسیارسیسه تو در اصرلاً باید به کارخاندی IC سازی سفارشی شوند
ر می توان با VHDL طراحی و با برنامه لای برنامه رفزیا FPGA سربها در FPGA میا ده سازی نمود.

PAPCO____

FPGA ارمیتال دورت	روش های طراحی ستم ها دیمیتال با FPGA : طراحی س
	ما ابزارهای بونا قدریزی FPGA جسرت اتوفاقیک اعاً عی
	بازشکان FPGA تهم و در اختارما قرار می سرد ه
	سرای طرامی ہے ملی دھیال با ابزار مای مذبور وسادہ ۔
	زیر با بد طی شود _ وارد کورن طرح اولایه و کا سال
1.	۔ کیے سانی
	ر بنتز و آفاده مدد / طرح برای پیاده سازی
تعلی الله ۲۹	FPGA Whosh fling-
	ذلان زلاني <u>_</u>
	FPGA " - " - " - " - " - " - " - "
DARCO	

 THE THE PROPERTY OF THE PROPER
Subject: Date
ا) وارد بردن طرح اولم وكاميا بل ، طرح د بستال مورد نظر استا سمن ات
در میم ابزار FPGA بعدرت شاتنات ده سه شود و یا با FPGA متن
(HDL) طرح منور با زبان ترصف ست افزاری VHOL ترصف مردد
کی کیے سازی: برای کی وباری و برک طرح وزور سینال های به ورودی طرح داده در
وسی څروچې آن ما برک ی بود سخوندای ازاین کیپ سازی را در اسلام ۴۰ میسک
وروری های ه و طوری مرب ها ورودی Mux بوده ند ما بیتی بوده و
sel ورودی کنرل دوبیتی و o خروجی mux یک بیتی ایت
۲) نستن و آواده دون طرح برای بیاره سازی: نشز یعنی تسیل برنامدی LHDL
برمعامل عناصر صنطقی آن فاشعی کنته FF ، Dec ، Mux ، و عنره و اتصالات
ounder in Wetlist is with some
حدن طور اوله منطقی معیولاً مهنه شت لذا در بزنامه های FPGA الکررسی وجود
دارد نه طرح اولیه را بهبودی دهد

نعًا ها به زمان توسف سفت افزاری ۷۱۱۱: در طواحی مدانهای دیستال

عیولاً سار را بر تقدادی بلوت ریا دا کا تعمیم بیم سی مداد داخلی هر

ملوک را ترسیمی نماسی در ۷۲۱ ملز هر صدار به تعدادی بلوک تب سیمی شود

مین آن ما د توصف می تیم مر بلود بیامل مجرعه ای از Entity و Architect و Architect

را مک طرح می اسس آن بلوت را توسف می نیم (الدید ۲۴)

در ساده ترین سالت با مادم دیستال شامل یک بلوک اکل است ، ها فالور که در

ا برند ستنمات کی مای JC و دوری و فروجی های JC ا

شرح داده شده است در VHDL میز به Entity دردری و خروجی های مدار یا ارتباط

طرح با خارج از عداد از طریق Port آن ستخص می شود

معنین در ماها می اور اخل ماری داخل ماریز رسم می شود .

(مانند اسلام ه که) معنی طرز آنمال تعلقات ساد به ورودی و طرز مار مداد توصف

عی شود . به عنوان مال اُن طرح ما بنم مع کنته و لا HA در نظر مارع

ران صورت سار آن مطابق "اسلامه ٤ " عالم أرودوى وفروى آن مورت

7 Date
Entity ha is Port(a,b:in bit; 5, co:out bit);
Port(a,b:in bit;
s, co:out bit);
end ha;
ا) وروسی از در ترسی کی نوق و دوی های ۵ و ط مسرت زیر توسی می ا
م) موسع لحاط از و دروی نز با bit استخص ی شود قد عنی آن اینست
مه وردی از نوع binary است (عنی binary) و می تواند تمارید و یا ا را دار ای
ما شد ناشی صفروی منطقی است با سینال مای نوح کان طون توان علیات
معنى And و vo و not و Nor و Nor و Xor و Xor و عبره و الحاكم داده و همين
علیات عاہے۔ = >> و < و >= و = () = ! و ۔ را سز برای دوسیال
True de cirami Ge. C'Il booken ciramin. 2/2 (6) dit soil
2 L False L
آری کا ۱۵ نوق کو ۲۵ مِز در زمان ۷HDL به تسل
is in out de soco in soco out bit;
PAPCO

	Subject: Date
	خوجی است و توکآن نیز شکل لحاظ سشنی شده است.
	Entity ill send has at Entity ills
	را استخص می لند اما توصف خود بنم مبع کنده نه در واقع طرز اتسالات استهای
A STATE OF THE PARTY OF THE PAR	مادی باشد مداری طبق کد کیر Architecture در Architecture مداری باشد مداری ماین کد کیر
	architecture dataflow of ha is عود عرض على يُورِثُ من المعرف الما يعرف الما
	begin $S \leq a \text{xor } b; \oplus$ $Co \leq a \text{and } b;$
	Co < = a and b ; end dataflow;
	(i. / letaflow is end to a horal a Architecture is to
	ان سل dataflow , ناره و العالم على الله Architecture المعلى الله و عادت الله على الله و الله
	سان عنی است که ورود عامای ۵ و ل ما مارس ۱۵۲ کسه و نسیم خوجی درک
	رىفىتە مى كىرد .
	P4PCO

	. سا لِ رو	ر = " (عبور) معنون = ک	سبل اختصاص یا آ	
<u> ، رُىر مى با شد ، </u>	Entity,	نوق سات کلی	_ با تو جه مه حطالب	······
Entity object	is نارد			
)	ي توع بيت ها ١٦ ; نا	,		
حرومي	و (توعیت کا کان و نا)			
end ol	ناء (ن			
Archeitectur Begin VHDL — end ob	· · · · · · · · · · · · · · · · · · ·	ما تقریف کنده	idecture eylo	
خوانه شره ر محلیا	اعات خرومی باید	- برخیطرم کا اص	ع) افی Buffer: در	
and the second second second second second) ساین ترتب با ند			
			عنوان نوع خروجي انت	
				27
	and a first one desired on the			
				14 4 6
APCO			4	

	THE REPORT OF THE PERSON OF TH
Subject: Date	
طرح ما که سینال های Port مع باید	۵ - ورودی _ خروجی (in - out) : در برخی
e a constitue de la companie de la c	ورودی و هم خروجی با شنه برتکی کا ۵ - ۱۱ عر
	Port دو طرف است معنی مام می توان اطلا
	در آن قوار داد
مر در Architecture عبارت	نکت: در En ti کی جارت اگی سار بعداد end
	Arch; tecture si
، sum حقرات ؟	یال: Architecture د نظر مایرید . حواب
A<=7	
Sum < = A + B; $B < = 3;$ $enol;$	=>sum = 10
	نکة اترتیب لوثن عبارات در مبرندی
2 Annual Company of the Second State Second State Second S	ا مانامه یا ۷HDL تها عبارات مخرمان اح
	سارهای ترتی است که هنرمان دار می ا
	and the second of the second o

Date

Entity Multi is

port (a,b, 5: in bit;

o : out bit);

end;

Architecture Mux of Multi is

signal 01,02: bit;

Begin

 $01 \leq a$ and not(s);

 $92 \le b$ and 5;

 $0 <= 0_1$ or 0_2 ;

end;

و مي ليم و	ا یامہ 16 از ۹۱ استفادہ	ی اعدد در بایدی هلزا دسیال ر	برای نما ک
The reserve and the second of the second of	Commercial and a second control of the control of t		
رچ _ي سرو	از علاست ٥ اسفاده	بی اعداد دریایه ی اولتال (8)	برای مای
0"1314"			
ود، تعام كيال ها	آم مک صوار کسید سازی جی ک	اولیه دادن به سکنال: در واقعی	يغدار
		0	
z: a n a l	1 : b; \dagger = 1;	بحوه سقداردهی	
5191101 0			Alania hace 's -
51911a1 0		ر نیای اطلاعات سینال:	/

مننی عی باک را ذه نبره کود . سکنال نوع ind برای افا معاسبات + ، - ، *، : ، : C=a mod b

- توابع مله ، حد (با قیمانه) و _ بهار برده می سود .

	interest in the second of the
	ال. برنامه ۷ HDL شویس که دوجدد v HDL شویست کرده و
	الميمانده نوسي أنها لادر ع ذخيره كند.
λ	ابتدا جع م و ط در c ذخیره لنه بعد mod د بیرید. b integer range o to 7
E	intity Adol is
	٣٠٠
	port (a,b:in integer range o to 7
	C: out in teger range o to 15);
	· · · · · · · · · · · · · · · · · · ·
(end;
F	Architecture Ali of Add is
•••	begin O
	$C \angle = a + b$
	end;

PAPCO

Date

2 - نوع vector - انشر اوّمات ورودی و خروجی های ما ، حید ستی هستند

در VHDL ، مجوعه ی چنین کا فاظ بعورت آرام تعریف می شوند مرنا آن ها

. ___ | bit_vector

المة: براى اعداد با نبرى از down to استفاده مى ليخر.

signal a,b: bit_vector (7 down to 0);

_ الرسال ع را النصورت در النصورت كالحرب در النصورت المراب در النصورت

آرام بصورت (3) , (2) , (1) ع و كم ارزش ترين (٥) عورت عي كود.

راست آرامه فرار می ارد.

signal n: bit- vector (1 down to 0);

signal y: bit - vector (0 to 1);

y <= 1; y <= 1; y <= 1; y <= 1; y <= 1;

Subject: Date	
مازه نیری زمان بعار می رود ۲۰۰۰ عنوان شال:	ان نوع Time (زمان) : این نوح برای نمایش و ان
9<=r nor nr after 5	NS
Constant delay := 5ns	
9 L=r nor nr after	Jelay
	s boolean zi: boolean zi-4
و حاصل می شود .	که اصولاً از تسیمی نام کادر تعداد ۱۰ دو کال
$if \ Y = 1 \ then$	
end if;	
کودیم در VHDL برای توصف	5 - نوع Jogic - اوع نطور نه قبل توصف
مر بعنی نوح لخانط مقادیر 'ه' یا ا ونوج	Le us lie boolean, bit il lo Juli
type boolean is (False	, drue); drue);
type bit is ('o', 'I'	, , , , , , , , , ,
	ولی هانطور نه فی دانیم:
PAPCO	

تا در خروی مدارهی می را نست . شدا می تواند ا صدانس با در (high impedance) با در المی تواند ا صدانس با در المی شاه المی تواند ا صدانس یا معان ح نیز داشته باشه برای حل این موضوع ، شرکت های فعلف ملید های نخلنی لاقرمت تر دند. شاراً نوع Stol-logic والای 9 عدار مقدار ما و X و ٥ و ١ و ٢ و ١ و ١ جي باشد. 5 tod - logic ('U', w', x', L', 'o', -', 'I', 'L', 'H') ال : به عنی ان است مر سال شدارندارد . بعنی عباری برآن تفصیص داده نشره . ن اردو خدمی فیلن هرمان سرماری ایرا شود میلاً ه , 1 توسط CMOS کار بردر out out

ع: زمای مروحی برابر اسیا نسی مالا ما یم : توریف فنزمی مارد .

<u>ا : صفر منطقی</u> در حالت خوانین است

H: كان منطقى دو حالت خواس است م

. On't care -

Date	
ان مزست را دارد ته دالی متا نجانه استاندارد در تما FPGA ما	كله: نوع عدوه
	. —
ع نوق باید رسیا کرنامه های VHOL که از Stal-Jogic استفاده می نش،	الله -
ا بتوان از وار ملی های آن استفاده نمود .	اورده سود آ
library ieee;	
use ieee stol-logic_1164.all;	
ر زیر را با استفاده از ۱عنه ام ایم آموسی کنیر	he; Jl
a_1 ×	
6-D	
library ieee;	
use ieee.stal-logic-1164.all	
Entity Alis	
port (a,b, sel:in std-logic; y: out std-logic);	
end AL;	
Architecture Hassan of ALis	
signal n: std-logic; begin	
or <= a Nanol b;	
y <= n when s= o' else z';	
end;	

رم سعداد بست های سینال	تصمی سینال با عارت کی others: الودریاب ط
ر تفصیعی دھے ورا لان صورت	نستاً زیاد با که دینواهم بر ساکی آندادی از الحاط ها باب تقداد
	از عبارت ام shets استفاده في ليم
رن آن سے اسفادہ می ا	الرنجوانهم در ما آرام ملي ازب ها را استفاده كيم از پرانتز و شيا
	,3 => 1', others => 'o');
6 < = othe	rs => 'o';
() b = 000000	
	ب انتنا زيمة آسا odheks : تنان
شرطی نیز می ترانیم اسفا ده ا	مراب مرانعیس مقدار بر میال به مراب
	en s=oo else en others; اوال انوال علی مای تماد کاز انوال
ینال در ۱۵۲۷ بعث	عملوها در ۱۲۲۱: در نفش های قبلی ته تعداد کااز انوال س
	جس به فی د در این بینال ما اسفاره ی شود رسیم
	الف) علامای کا ۸۵ و قدرطان وتر ان

Subject: Date	32
· ··· · · · · · · · · · · · · · · · ·	Rem , mod , , sois usosballe (
· · · · · · · · · · · · · · · · · · ·	(8) (1)
	جے، عبارہای جعے ، تغربتی و حساندن (8)
	ر) علامای آمادی ، عام آمادی ، نوطر سادی ، عدام آمادی
	- Nand OR , AND isti close (-0
	و) عیار دای علات + و_
	ا تعلکردهای شطفتی:
علمات منطقي مدور م	tol_logic_vector, bit-vector solutions :-1
ہت ہیں۔ ماصل	هرب ازبت های آن اعاً کشه ونتی به صورت
	عی شود
ا فیجا سُه ما علاست ط به ۲	الله: در عبارت م الله م الله م الله م الله م الله م الله الله
	داره می شود
با تعامره باعلاست م به الم	_ رجارت و d = a remb یعی م بر ما تعمی عی شرد
	veninder
	را ۱۱ عی شود
D. D.O.	
Papco	

PAPCO

: (cob o loue (1
شال: برفامای شور سه در عدد جهاریتی هوه به مرصورت std-logic را با هم
library icee; us e sum us in in in e
use ieee.std-logic-1164.all;
Entity Adol is
Port (a,b: in stol-logic_vector (3 down to 0); sum: out stol-logic_vector (3 down to 0);
end;
Architecture Hassan of Add is
begin
sam = a + b;
end;

	Subject:
A A	Date
	use . stal . stallagic - 1164. un signed;
P	
	استان ی کود تا اجازه ده علیات ریاضی برای اید او بدون عدمت بروی
	سینال کای stol-logic ده کاستان شود.
	_ علمرهای قام ای (نسی): این عملوها دو عملی را با هم قام ر ده و تعمرا
	if (A=B AND (B>= C or d/= e)) 12 is in it (Bs)
	then
	9 <= 1;
	endif;
	_ عبارج ساندن و (&): این عاد در VHDL برای بر هم چساندن سیانال ما
	ر رهی از سینال طالتفاده می کود به عنوان کیال دو باس (Bus) چهار بیتی را می دودهم
	روهی از سیال ها اسف ده هی سود به عمران سال دو باس (۱۳۸۶) چها درسی را می دواهم
	م هم به سانم و نتعمی خروی را در مل Bus هشت بیتی ذهنره لیم
	Architecture 3210
	signal a,b: bit-vector (3 down to 0);
	signal a,b: bit-vector (3 down to 0); signal C: bit-vector (7 down to 0);
	begin $C(7) (= a(3))$.
	$C \Leftarrow ABB; \qquad C(b) \Leftarrow a(2);$
	Papeo end; $C(4) = a(0)$;
	$C(3) \Leftarrow b(3);$ $C(2) \Leftarrow b(2);$
income and	$C(1) \in b(1)$

طرف راست عبارت قرار می سرد و سکنال ها از یک نوح را به	
1	ملد مایر عی جیاند
با وردی های Cin و خوی میلی و سای برد.	FA stalis : Visão
library ieee;	
use ieee.s tol-logic-1164all;	6-11) - sum
entity dataflow is	cin_HL)
port (a, b, cin; in std_logic;	îD-1
sum, cout: out stal-logic);	a D -Cou
end;	cin
Architecture of of dataflow is	c_{in}
begin	
sum & a xor b xor cin;	/
conte (a and b) or (b and cin) or (a and cin);
end;	
, , , , , , , , , , , , , , , , , , , ,	مسوال کو سیز: بونا دی Adol et
use ieee.std-logic-1164.all;	a sum
entity HA is	
port(a,b: in stal-logic;	L-Cout
sum, cout: out std-logic);	
end;	
Architecture H of HA is	
	per dimengina in a comment in a comment

THE OF THE STREET OF THE STREE

_ أبو سل Behaviaral به ابزاد ستزبدهم ما طرح ملى توليه مى لند معلى است

بهینه نیا شه ولی او ترصف sdructural را به ابزار سنز دهیم، طرح مشخص تر

7 Subject: Date	
نوق را چی تران باهم	ا مامل ابارتوله خواهد كرد . البه هر كاب از روش هاى
Data Flow in solution of Mux Arch solve of the solution of then need; Recording the solution of the solution	المنق نعود ما تو حد م مطالب نوق مل مدار وبعث الراجي تد
	محملف عود
Pata	همزوای VHDL برای سارهای ترایی با توصیف wHDL
۷HOL بطور هزمان در Arch	ها نطور ته در اسلام ۱۸ شاهده می نسطوز مل عارت
	<u> </u>
63 J	ال : برفا قد کا Mux 4x1 VHDL (برفا قد کا کا ما
	library ieee;
a 04	
b D a	
d H	a, b, c, of :in std-logic-vector (3 down to 0);
52	s: in stol-logic-vector (1 down to 0);
	M: out stal-logic_vector (3 down to 0);
20 when I wise & Arche	
=a when s=00" else	Architecture M of Mux is
=c when s=10" else	· · · · · · · · · · · · · · · · · · ·
1	else if (s=01" then N <= b;
inol;	else if (s=10" then n <= c;
P4PCO	else n <= d;
	end;

تفعیص یا انتساب بر سلنال بسرت انتهاب ; دراین روش برهب شرط ملی انتفادیر ا بہ سینال سے سے اختصاص می دھیم ici) ne a when (s="00") else l with s select ouis كر ابن روش تت شط ما بينال است و اولويت تمام شط ما سز مكان است در روس تفصیل عادری به سانال بسورت when _else ترط ها به ترب (ز بالا به باس ست می شود در صورتی نه دروش تفصص عداد بصرت with - select تما شرکه ها در سطرهای تمین هزمان بردی شده و اولوستی به مهم ندارند Process در ۷HDL در Arch ما و Arch ما کور قراری آیدد و عارت دا فلی Ptocess ما تشیرنا مه های معولی برنا مه نوسی ما تشر ک بر ترتیب اجرا شده

و خطوط مای پہنے ہی از دہاری احراجی شود کہ برا ۱۸۱۷ توسی معروف ات

برفادهای ۱۷HDL برای کل RS ، FF بنویسید کدائر ٥٥٥ خروجی 1= و وار ه= R بود خروج مي كود در غير اينصورت تغير نعا مايد library iece; use iee. stol-logic-1164.all; R=0-9=0 Entity Flip Flop is port (s,r:in stol-logic; 9: in out std-logic); end: Architecture result of FIIPFlop is begin Process (5,1,9) if s=c' then 9 <= 1; elseif r=o' then q <=o'; else 9 <= 9; end if: end process; end:

	Subject: Date
	con de cet des en elle de procession de por Arch 1.
	بنا بران ار چنین مارت مرمان در مین عبارت معزمان دا میتر با نیم
	هدی ۱۹۰۵ و عبارت ها هنرمان باهم اجرا می شود.
	المعمد ما
	ما تعبر آنها عبارات طفل Plocess احراشوند قوار می نبرد.
	مكت : أنو f المروي عنى برون else ما يسد فقط ما عبارت را ارزياي عي لند و درسورت
••••••••••••••••••••••••••••••••••••••	صعم بودن آنوا احرا کوده و از نا خارج می شود ولی ابر if else واست با
A 5500	بن عبارت ما انتخاب کرده و پس از احل از کم از غارم شده و برنامه را ادامه
	ي روي ,
	PAPCO

رت behavital برای behavital میر کوردی کی میرودی کی	•
	بېورى د ار لېدى
ibrary ieee; se ieee.std-logic_1164.all; intity Flip Flop is	نتقل سود
se ieee.std-logic-1164.all;	
Cart () Win all la	
Port (d, clk:in std-logic; 2:out std-logic);	
end;	
,	
Architecture FD of FlipFlop is	
begin	
process (clk, ol)	
begin 1	
if (clock'event and clk=o') the	2 < 0
end if:	
end process:	
endi	
S ,	

ends

Subject: Date	
ر می تدان ماربرد	مر مدارهای ترایی : process برای مدارهای ترایی
Commence of the second second	حون در مدارهای تراسی ما هر نفیر و رودی ا خروجی سز تغیر می
أنها Plocess وبالسره	مار باید دراست سینال مای process باشد تا با تغیر
	و غدارهای حدید می سیم شود
i egual	شال: قا سه لنده ای دارای دو وروری ۵ و ط 16 بیتی و خروج
,2 equals	ساد عاد ایر اور این اور در عبر اینصورت ه
use ieee.s to	l-logic-1164.all Hopis
port (a, b:	in std-logic-vector (15 down to 0); t std-logic);
end; Architecture	
begin process (a	9 b)
begin if a=b \$h	len equal z=1 else
end if:	egual <='o';
end procend;	cess;

يبلم	عارت Case در Process ، در case عارت case در
1200	برای تدعیم نسری و انتها بات شرطی است و لی نتیم ی شرط کم ا قفط
	ر حالی که در ورد case این نتیم می تواند stal_logic, integer
6	ما هرجیز دمایت باشد در اینصورت نتیمی عبارت ارای هریک از عدارهای
-	الم when خارے کی و انوستعمی کر طیرابر بود آن عبارت احواجی کود
	دع دو معرت زیری ای کاری ده و ده
	when בונים => וכיין
•	when bilie => Y こしゃ
	when others nc,le
	end case;
ر می بستو 	عبارت null در ۷HDL بعنی کاری افا کی شه و معولاً در case

مال قال null .	شال: برنا درای ۱۲ ما ۱۷ ای جرا اسفا ده از case
) سلا sel و خودې ع ښوي	۲ ورددی با وروده کامی و طرح کم بیتی و ورودی
library icee;	
use ieee. stol-logic -1	1164.011
entitu mux :	logic_vector (3 down to 0);
c:out sto	l-logic; vector (3 down to 0);
Architecture A	of mux is
begin	
process (a,b,sel)	
begin	
Case sel is	
when 'o' => C (=	Α:
when 1' => C =	
when others null;	•
end case;	
end process;	
end;	and the second of the second o

المربرد تنعير (variable) , (variable) براى نهاش اطلاعات عدلاً از سِلنال استاره می ثیود . در process علاوه بر سینال سرای مدراری و درسیره اطلاعات از Variable استفاده می شود. مَتَعَار (variable) مَل اذ process و در داخل process برای ذ حیره اطلاعات در زمان احرای process استفاده می شود . در داخل ۱۹۵۲ منی آوان ۲۰۲۴ خوجی ط خواند . برای این کار دار ک متعبر Process را کا variable توصف ردد. برای تفصیص تقدار به و النَّاده في نيم. النه = : النَّاده في نيم. signolitis e process, process, signal, variable -, ii-دهم. دراینمورت بلافاطه variable عدار را جاکرد. اما در با استفاده از =>

عماری بر Signal داده کود ، بعداز آنام نما عبارات Plocess احل کسوند و Process طان یافت ، مقد خود بر سکنال دا دمی بکود.

end loop; cout <= C(4); end process;

end;

ی خود به عنوان شال : او نوح علی الماسای وابه صورت کور تورین للم علی شود به عنوان شال : او نوح علی الماسای وابه صورت کور تورین للم علی الم	signal .	منت ما: در VHOL تعدادی صفت تعربی شره است کد.
type my-array is array (-2 to 4) of integer; integer; left cin country. Signal a-: my-array 'Left; Ceosls cine a, My array (sull acceptains cine -2 see Signal b: my-array 'Right; Signal b: my-array 'Right; Country Right; Country Civer of the see the second of the se		market and the community of the communit
رایسورت مین او او ایر صورت زیر توری می کیود. Signal a : my - array 'Left; Left; Le	ے زیر تعریف کیے	عی شود به عنوان شال : اد نوح عمول کراملی را به صور
Signal a.: my_array 'Left; Left; Le	type my_array	is array (-2 to 4) of integer;
Signal a -: my -array 'Left; Left;	ي مي كبود .	راینسورت صفت /eff به صورت زیر توریل
عدد 2- یعنی عنسرطون ایس کا مارس م م تنصیل داده می مدد عدمی عنی عنسرطون ایس کا مارس می مدد کرده می مدد کرده می مدد کرده می مدار می ایس کا می مدد کرده می مدد کرده می مارست		
سفت Right: أبرسانال ط رابسورت زير تورين كين كين الم الم والمبورت زير تورين كين كين الم		
عدد عبى المعترين عدار مران احتساس مح الد		
در ایندوت سیانال کا برابر عدد لم بونی ست راست تونی سیال خواهدشد مین مین از کیالی که به صورت نیز تعربیات کسد ، در اینمورت عدد 2 مینی کیمترین عدار بر آن اختساس می ماید		
معنت مل الله الله الله الله الله الله الله ا		
عدد 2 - عنی کمترین عدار مرآن اختساس می ماید		
Sidnal divay array law.	signal d: my_a	
	MPCO	

4	
ارت ; بارار ; المارار ;	و فرم کای آم: بعورت زیر
g:n	(
, ρ	
exit;	
10 loop;	
nd Placess;	
ر بنویسید که عناصر 4 کاراسی کا محنصری را باهم عا	SIVHOL - ali - iva
يا هم برابر بودند، خددي E (egual)E برابر 1 لند.	ا ده و در صورتی که 2 م 2
ibrary ieee;	,
se seee.std-logic_1164.all;	
ntity Array is	
ort (a, b, c, d; in std-logic-vector (7d	own to 0);
E:out std-logic);	
end;	<u> </u>
Architecture AR of Array is	
signal equals; sto-logic-vector (7 down	\$0 0/
pegin	
fori in 7 down to 0 loop	4
quals (i) = a (i) xnor b(i) xnor c(i) xn	or d(i);
end loop;	son comme in accept the comme
end Process;	
= <= equals(1) and equals(6) and equals(5) and equals(2) and equals(1)) and equals (4) and equa

	Subject: Date
	wait until colles be signal en process entil
	_, wait on , wait for , wait
	الما نظور لا قبلاً ديدع process ، وراى ما التي أنال عااست له الرهراب
0	از آنها تغییر نیا در process احرا می شود.
	این حالت محولی ترین روش توصف فلی فلاپ ، (بات و ات
	ا ما روش دملر این است د process دارای لیت سلنال بناث ؛ در لینسور
CT 4 100	عبارات process سرمیس احرا می گوند تاب می می process بر
200	عارات wait on و wait until این عبرات بر صورت زیر نوات جی دو
O ''	11 (62)
	(1) clock = 1 2 2/2 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 - 0 -
0	3 L(clock event and clock=1) ~ ~ ~ ~
	process در مرقع برخوره بر این عبارت بآنقد ضنفر ی مانه تا شرط مقابل این
	.s.2 true
	در عبارت process آنت ر نتظر می ماند تا clack در عبارت

Subject: Date	
عبارت (Process و آنقد رضنطر مجا فاند تا Clock ه سُود	_ در ·
در عبارت مور آنقد منتظر عامانه تالمبرى بالا رونده بالس ساعت بدجود آبه	_ ا ما
د Constant: در VHOL زوانی مرخولهم هرشی ای یا سینالی را توصیت	ا المارير
ا مین است منعواهم از عبارت constant به عنوان عنداد استفاده لیم	بغا
تدار از اسّا تا انتهای برنامه ^ر یابت بوده و هم نیسری ننی لند	: ¿/
constant P:time := 50 ns;	
(hierarchy) Gib - L. b (structual) which will be Ling	<u></u>
انطور الله مال ديميتال از منه JC مال ديميتال از منه JC مال شه است،	_ 0
ا منت افزار ماروش ساختاری منز از من قطعه یا component یکیل می شود	dle
مدارهای رستال سیده را جازان بر محمدعه ای از قطعات تو حکر را مدارهای مطع	
نقر مرد و مریک را به ما دونس اختصاص داد.	
عندان کال مداد را محاتان را تقدادی component و نسب فلاب	•
istic net list list " i'll sich	تر ه
PAPCO	


Papeo end fa-1bit-arch

النه: در port map الت عناصر با "6" از ناد الم حدا في سوند

Subject: Date	
رنامیست برای مدارهای د بعیتال بصورت را ختاری (structral)	ų
رّست سدارهای د بیتبال ۳ روس و حود دارد:	در
وش اول ، نه برای مدارهای تو حکیر اشفاده می نسوند . استفاده از ظیرهای دیجایا مک	y
س اُر نواتور در ورودی مای مدارهای JC است وسیاهده خروجی با المحال الموسکوب	JL
س درم : برای مدارها ی سوره تر الله اسفاره می تغیر، بدین صورت نه سفا دیر و رودی مدار	
مورت ترافنکی با رای و لایوات در مولید می شود و هراه با اصل برنا می ۱۹۵۷ بر	
به باز داده می شود , درای صورت نیمهان (simulator) ورودی ها را به مداد داده	
عُروعيا ها را تهد ورعم عي كذ,	
الله: بونا ور تعد الله الله الله الله الله الله الله الل	
(is in half adder ist test wir it is is	1

(العدم ای اد برنافد الای الای العملی ماری العملی العدا الای الم

Subject: Date	
نوع کا رائتی، نوع کا رائتر ما شریلی های برنامدنوسی در لد As CJ است لا	
نعی توان را آنها علیات سعارای انجار داد. کا را لتر در VHOL در می	
سَلَ الْوَسَيْنِ (' _ ') قوار مي تسرد ,	
نوی نوی از کارالتر هاست آرید سید از در بل کوتی ن (" ") تواد	
Constant P:string := "This is a test";	
المنه، نوع كارالتر و توح string و فعظ دريسير سازي و بناور test إشاره جي كود.	
: forgenerate	
عبا رت forgenerate برای مکوار یا تمی تحتی از سخت افزار است و جور	
هے وان احما جی کسود.	
عبارات میزمان س for genelate و تن ی کود.	
برای روشن شدن این مطلب مآسال می زینمی:	
MPCO	



begin

u3: full-adder portmap(a(3),b(3),c(2), s(3),c(3));

u2: full-adder portmap(a(2),b(2),c(1),s(2),c(2));

u1: full-adder portmap(a(1),b(1),c(0),s(1),c(1));

u0: full-adder portmap(a(0),b(0),cin,s(0),c(0));

Cout 4 = ((3);

end add-4bit-arch;

library ieee

use ieee.std-logic-1164.all;

Entity Full-adder is

Port (a,b,cin: in std-logic;

sum, cout: out std-logic);

end;

architecture behavior of full-adder is

begin

sum = axor b xor C; cout = (a and b) or (a and cin) or (b and cin); end;

entity to is زيادرت end tb; Architecture behir of to is -- Declarations -- inputs of ha declared signals signal a: bit; signal b: bit; signal sibit; signal co: bit; __ main circuit as component component ha port (a,b; in bit; Soco :out bit); end component; -- end of Declarations begin -- main circuits ha is instanstiated U1: ha port map (a => a, b => b, s => s, co => co); a <= 0 after 20 15 , after 30 15, after 40 ns, after 50 ns; b 4 6 after 10 ns; after 20 ns, after 30 ns; end;

	Subject Date
	cersely generic inte entity, generic inte
	constant بان مانوع integer وای تعادیت سینال ویا نوع
•••	e برای تأخیر سیانال اسفاره می شود.
	for_loop. L2 'sub for-generate de ; for-generatel for-loopis
	ات ولا عبارت وموارد for-loop و دافل seguential احوا
	(concurrent) ijb is comment or generate ille ille is concurrent
	احرا مي تردند.
o	
	الذائح سكنال در عاملا وكاربرد آنها در فاحين حالت:
	نوع آراید: آرایه مجد عدای از عناصر از مای نوع ی باشد . ند مرعنصر با index این ند عابل
	signal c: stol-logic-vector (Bolown to 0);
	21 1 ~ 1

dummana

bit illy ill bit vector ex stol-logic ildellistol-logic-vector es ies character il classi string si آرايم محلن است محدود باشد ، مين نعور مناسر آن مشخص و محدود باشد ، همين سان است آرای نامدود باشد ، مین اندازه و یا مدون (عورمه) آن بعین نشره با شد. به عنوان ۱۲ آرامه های bit-vector در و درنطربکیرید. type bit is array (integer < >) of bit; type bit is array (Natural < >) of bid; type bit is array (positive < >) of bit; type bit is array (regative < >) of bit; الله عبارت 1 به صورت آرام ای نا عدود با index از -2,148,483,648

-1 + 2,147,483,647

عارت 2 آرانهای اعدود با index از 0 تا 423,643 ات

Subject: Date		6
-1,2,147,48	3,647 [1] index 1, 2026 (c/~	عبارت 3 : آرا
۔ آئون عید ۔1	€ -2,147,483,64 (index 6 >>>	عبارت 4: آرامِ ای
	انجِب به رات درنظر تونة می کود	کته: خاصر آرایه ه
ت دبلیه آرامیه لی ار	inol : آرام می تواند درای 2 میمار با شد به عبار	1 L L True
	's atraj (Integer < >) of	مَا اُولِهِ بِالْدِ
	gic_vector (7 down to 0);	
	ا با range نا محدود است و هر منصر آرامه ۱۲	Ali UNI Ga
		به عنوان مالی دبیر
sdd-logi(-vector (Tolown to o);	Tr. Okias
	منعربرنا Reza (نرم عنصر السن الت.	16 confict Ge
	1.	
Papco		

	نوع تعریب شده تده کارید: مایترانیم نوع حدیدی رام استفاده از فرم زیرم عندان
type	semegholar is (i, ,, z');
	ر انسورت نوح semegholar منداره و 1,2 ات.
\$	ری دور (sub type): زیرندج منوع عدود شده یا تعداد عناصر ایمتران نوع است
sub t	one-byte is integer range o to 255;
م می سود	عارت الناعارت براعناً وادن برقسة الرسلال استفاده
	در انسورت می توان سکنال ها ی بزرت را به نست های ساده تر تقسیم دود و مرای
ا أوج كلي	signal data is bit-vector (9 down to 0);
Alia	startbit: bit is data (1)
٤ ،	ort bit <= 1';
d	a ta (1) <= 1'; ⟨) zoj,,
d	x ta (1) <= 1'; ⟨) zo,

نوح Record : مجو عدای از عاصر است د هر عضر می تواند دارای نوح نفیوسی باشد . به عنوان شال Record data-date از دا در نظر بلیرد Appe data-date is record ; is record is record ; is record is record ; is record in record is record is record in record is record in record is record in record is record in record in record in record is record in reco year: Integer range 1900 to 2019; daj : Integer range 1 to 31; month: Integer range 1 to 12; data 1: std-logic-vector (3 down to 0); end record; signal didata-date; d. year <= 2018; سار دهی به سال نوی Enum erated; ابزاری سیار قوی برای استاه ده در مدارهای درجیتال است مدی توان با استفاده از آن اسل سازی سورد فلد را ایا داده این نوع شامل لیسی از نام هاست، به عنوان ال دره سين حالت عنوح وناكم حالت رامي توان ما تسر زير تعريف مود:

رای ُسِرد	ور عدار ندیم طبق default اولی
PC States	is (S_0, S_1, S_2) ;
ignal s:s	tates:
J	
1 1	
tecture <u> </u>	نکته: در طراحی فارشی حالت باید نوع آن در قست اعلا
, nexts	fate, state یا signal نرصف کرد. علاوه براین signal
تعریف می سود	عدار المرآن عدار المرآن عدار المرآن عدار المرآن
- Cauma kata	1 2 11 5 11 6 1 1 2 1 11 01 1:
: Enumerage	بزما در ۷۲۱۷ مائن حالت با اشفاده از نوح کم
۲ بئوسىد لد	ماک کتالی الف برنامد ۷ ماک برای ما کتالی الف
برابر آسود.	آبر در ورودی ۹۲ به ترتیب بقدار 101 آ در خروج و
<u>o</u>	\bigcap 1
init	$n=1$ $g_{0}+1$ $g_{0}+10$ 1 $g_{0}+10$ 1
To k	
the state of the state	

when init => g = 0.3; when g = 0.5; when g = 0.5; when g = 0.5; when g = 0.5; when g = 0.5;

end case; end process; end Architecture;

; moore , mealy in he

ما شین حالت برای سترل ستم های دیمیتال و کامیتوتر بط ر می دود. اصولاً

دو نزع ما حين حالت داريم ، ما حين حالت mealy , moore در واحين

مالت moore خروى نقط تام حالت فعلى مدارات. الما در ما ثين mealy

خروجی تاع حالت معلی و وروری مأی مدارات

. List process in current olock uslo process

یال : برنادری VHDL برای ما نے حالت mealy بنوی VHDL برنادری کا بر

ر الما الما الما الموري و بوابو المور. و الما المور ال

0/

tibraty icee;
tibrary icee; use icce stol-logic-1164.all;
entity mealy-detector is
Port (n, clk: in bit; g: qut bit;)
end mealy_detector;
Architecture Lata of mealy-Letector is
Architecture data of mealy-detector is type state is (init, got 1, got 10); signal current: state; Begin
Begin process (clk);
Begin
if (clk'event and clk=1');
Case (current) is when init => (if $n=o$) then current = init;
else current = got 1; when got 10 => (if $n = 0$) current = init;
when got 10 => (if n = o) current = init; else current = got 1;
end case
end if; end process;
PAPCO

Date

output : process (current)

Begin

case current

when init => if (n=0) g =0;

when $go + 1 \Rightarrow if(N = 0)$ g = 0;

when got 10 \Rightarrow if (n=1) $g \in 1$;

else g∈o;

end Case

end process;

end Architecture;

es l'el o grow sus sols Real sé signal six : Real type 25

عی باشد . برای اعداد بزرت در Real می تران از نوع میز شاور E نیز استاه مود

-1.6 E38

-1.6 × 10 38

signal A: real := 5.0

موانع و مکسی موانع و مکسی	r J==
نه الملاماتي راجع به مك يروره ما طوم رادران دُخره مي	
و عدد Constant, component عدد	مليح فالميات م عل اعلان نو
۷۲۱۷ می تواسد از آنها ایتهاره کس	ات دبرنامه های نخلن
است و طه ۱۱ م مینی از تمای المانات ملیر •-	
ماید های دمیری نیز به <i>سرح زیر</i> قواد دارد.	ایتناه کند. در اینا بنجانه JEFE
Gob, cle std-logic-arith	الف) ملح محاسباتی: در مکتر
وهدین ایکان تسیل نوع ها برای ما فراهم است.	وا دِّه جه م تنوین ، غرب و۔۔
امن ملد ، شابه بند (الف) ولى براى	ic_unsigned
	اعداد سرون علامت
وه مراه الما ما المراه المراع المراه	ic_signed < > in (?
	مرای اعداد با علامت


Subject: Date
علیم برای تواردادن عناصری می باشد ، ته برنامه های دیتر سز بتوات از آنها به طور گیر
التنا ره کشر به عبارت در به جای انکه عناصر را در هر برنامدی ۷۲۱۱ قراردهم؛
طلبار آنها را تعریف رده و در برنادم های در در صورت لزوم از آنها استفاده می لینم
ال: بيم 2 و الله الله تعريف نعاس مديما ولف) مل نوع برقام
rotr , roth , shl , shift pass بالسر.
library ieee; use ieee.stal-logic_1164.all
> Package utility2 is
type tshift is (shift pass, shL, shr, rot L, vot r);
end utility 2;
7-04
PAPCO

Date	_
library ieee;	
use ieee.stol-logic-1164.all;	
use work utility 2, all;	
- بای اسفاره از عناصر ما میسم در برنامه های VHOL در برنامه بارت	
rice ork. use.work. or si.all	
- الم ب عنى اسفاده ازتماجي الطنات مكر است.	
مر و الله علیات رویدند الحاً کمود از s الحال کمود الله علیات علیات رویدند الحال کمود از	per o
end;	
ريفاره جي ليير	
علم Function: برای اجرای مک کار خاص می ترانیم از آمای در دارای و دودی ما و دود	
ما ما در الما من ما در الما من من الما	
تخلف است و همین دارای خروجی است اسفا ۱۵ منیم ,	
c - duice and a selection of the	
unction carry (bit1, bit2, bit3: in stol-logic)	
1 V 11 / 1 = 1 = 01 > 2 = 01 > 3 : 11 = 5 + 00 = 10 91 C	
e turn stol-logic is some carry	e 11 14 3 0
variable result: stal-logic;	-
egin Paincéces	14
result := (bit 1 And bit 2) OR (
(bit2 And bit3) OR	
(bit 1 And bit3);	

	7
ubjet end, return	الله، هرتابع بايد با
ورودی آن است و هرّام فقط مل خروجی دا	الميمة : والا ترهاى آلما
م Architecture برنامه NHOL	لاده بعدنه درياد
Ar is	
port (a, b, c: in std-logic; cout rout std-logic;	
entity;	
tecture	
tion carry	
d carry	
t <= carry (a, b, c); Architecture;	
	,
و مُولِ خُولِنَی آن در برنا در دیگر :	تَعريف تابعي در ماسم
ما ملی ملی توسیف شود و در برنا مه ی VHOL با استفاده	
عنوان شال: تا مع د معتوانيم دو ماحي به نام	مايج آنوا بهار برد. به
ى HOL كَ نوا فو اخوانى لينم	قرار دهم و در ما برنام

بارا صرفای procedure می تواند ورود کار یا خوجی با کند. علاوه برای proce ما سترفای

	Subject
	Subject: Date
	Subject: Date Te furn Te furn Te furn To verify in out the function of the function of the furnition of
	در Procedure خروجی ی تواند
	خارج می شود. به عنوان شال procedure کاب جه لسن کا مل سه ورودی را را بورسید.
	procedure full-adder (a,b,c:in std-logic; sum, cout:out std-logic) is
	sum, cont: ont std-logic) is
	begin .
	sum := a xoR b xoR C;
	cout:= (a and b) or (b and c) or (c And a);
	enol full-adders
	عال: بالقا ۱۰ از procedure حد لشه ما طها بنوسید دارای سه ورودی ۵ وطوی
Section 1	
	و دو خروجی cout و sam باک و آرکیتات برناده مک جمع کنتره کا بیتی ولبنویس
	library icee;
	use ieee. std-logic-1164.all;
	entity procedure-fa is
	port (a,b: in stol-logic-vector (3 down to 0);
	Cin: in std-logic;
	sum; out std-logic-vector (3 down to 0);
	cout: out std-logic);
	end entity;
	Architecture proc of procedure-fa is
	de claring procedure of Full Add 1-bit.
	Procedure full-adder (a,b,c:in std-logic;
	Papeosum, cout out std-logic) is



کال، بنامیر SIVHOL برای کاب 1×2 Mux بنوب library ieee; use istal-logic-1164.all; Entity mux is port (a,b; in stal-logic; o : out std-logid; end entity; Architecture Arch-mux of mux is begin 0 = a when s=o end Architecture; Entity testbench is end test bench: Architecture to of testbench is signal a,b,s,o; bit; component Mux port (a, b, s: in std-logic; o; out std-logic); end component;

begin

mux portmap (a => a, b => b, s => s, o => o)

Parco

b = 'o'

'1' after 10ns,

'o' after 20ns,

1' after 30ns;

end;

....

PAPEO