

VHDL: زبان توصیف سخت افزار

FPGA: براساس سلول های منطقی قابل برنامه ریزی طراحی شده اند که حتی ارتباط بین سلول های نیز

قابل برنامه ریزی می باشد

خاصیت FPGA:

۱. مدارهای دیجیتال به آسانی قابل پیاده سازی می باشد.

۲. تست مدار سریع است.

۳. برای تولید کم از زمان نیاز می شود

۴. می توان تغییرات لازم را تناسب با نیاز در ساختار جدید برنامه ریزی نمود.

۵. قابل برنامه ریزی توسط کاربر است

عیب:

۱. سطح سیلیکون FPGA بصورت بهینه استفاده نمی شود یعنی داریم از آنها استفاده نمی کنیم

۲. تاخیر و توان صرفی نسبت به IC های نه توسط کارخانه ساخته می شود بسیار بیشتر است

* با توجه به محاسنی گفته شده طراحی زبان دیجیتال با زبان VHDL و پیاده سازی آن

شرکت های مختلفی AT & T - Altera - XILINX - ACTEL

روای FPGA روز به روز پیوسته تر می شود

و غیره ، انواع مختلف FPGA را تولید و با ابزارهای مخصوص به خود نظیر ISE و

Quartus و ... برنامه ریزی می کنند

طرز تهیه مدارهای دیجیتال : (اسلاید 6)

مرحله 1: ابتدا ویژگی طرح توسط مهندس طراح تهیه و به برنامه ی VHDL تبدیل می شود

مرحله 2: در این مرحله برنامه ی VHDL توسط ابزارهای برنامه ریزی FPGA مانند ISE و Quartus و غیره

کامپایل و سنتز می شود و مطابق با برنامه قطعات مدار (لیت ها ، فیلپ فلاپ و ...)

مختص می شود

مرحله 3: در این مرحله می توان مدار مذکور را شبیه سازی کرده و از نحوه ی عملکرد آن مطلع شد و تغییرات و اصلاحات مورد نظر را در مدار اعمال نمود

مرحله 4: در این مرحله FPGA مورد نظر انتخاب می شود و ابزار برنامه ریزی مورد نظر اتصالات و

جایگذاری ها را مشخص می کند

مرحله 5: در این مرحله شبیه سازی زمانی مدار صورت گرفته و مدار از نقطه نظر تأخیر و فرکانس بررسی

می شود

مرحله 6: در مرحله ی آخر فایل بی صورت رسته های از ه و ا برای برنامه ریزی سرچشمه ها و قسمت های

مختلف FPGA تهیه شده که می توان با آن FPGA را برنامه ریزی و تست نمود

انواع مدارهای منطقی برنامه پذیر:

۱. **PLA**: شامل یک طبقه از آرایه‌ای از بیت **And** و یک طبقه از آرایه‌ای از بیت **or** است.

(اسلاید 7) به طوری که هر یک از ورودی‌ها و خروجی‌ها با بیت **AND** متصل شده، در نتیجه

خروجی بیت **And** حاصل ضرب ورودی‌ها یا خروجی‌ها است. به همین ترتیب

خروجی هر بیت **OR** مجموع خروجی‌های **And** است. در نتیجه می‌توانی با استفاده از **PLA**

تمامی توابع منطقی را پیاده‌سازی کنی چرا که هر تابع منطقی را می‌توان بصورت مجموع حاصل ضرب

نوشت. یک روش برنامه‌ریزی **PLA** سوزاندن (قطع یک فیوز) در مسیری است که

نباید اتصال وجود داشته باشد برای این کار باید مقدار جریان بیس از حد در اتصال وارد

شده تا فیوز مربوطه بسوزد. اشکال آن اینست که فقط یکبار می‌توانی این کار را کرد.

روش دیگر بار بردن ترانزیستور به عنوان سوئیچ است که برای برقراری ارتباط استفاده می‌شود.
اسلاید 8:

$$P_1 = x_1 x_2$$

$$f_1 = x_1 x_2 + x_1 \bar{x}_3 + \bar{x}_1 \bar{x}_2 x_3$$

$$f_1' = P_1 + P_2 + P_3$$

$$P_2 = x_1 \bar{x}_3$$

$$f_2 = P_1 + P_3 + P_4$$

$$P_3 = \bar{x}_1 \bar{x}_2 \bar{x}_3$$

$$f_2' = x_1 x_2 + \bar{x}_1 \bar{x}_2 x_3 + x_1 x_3$$

$$P_4 = x_1 x_3$$

- در اصلاحیه شماره ۹ هر خط عمودی داخل آرایه ی And ، خروجی یک

مدار And که در محل تقاطع هر سطح و ستون یک سوئیچ قابل برنامه ریزی قرار داده شده است .

- سوئیچ قابل برنامه ریزی می تواند فیوز یا ترانزیستور باشد که با ابزارهای برنامه ریزی، برنامه ریزی می شود

قسمت پایین شکل شامل بیت های OR است که در محل خروجی And های بالا

به یکدیگر متصل شده اند . (برای تقویت جریان و ولتاژ)

- خروجی یکدیگر را به وسیله ی یک سوئیچ به خط افقی متصل شده ها تا قسمت بالا

خروجی هر خط افقی تویه یک And می کند بنابراین در راس فوق می توان ورودی And را

با ابزار برنامه ریزی ، برنامه ریزی نمود

PLA چون دو طبقه ی قابل برنامه ریزی دارد گران تمام می شود و تاخیر مدار نیز نسبتاً زیاد است

و در نتیجه سرعت آن کمتر می شود برای حل این مسئله مدارهای قابل برنامه ریزی PAL

ساخته شد

۲) PAL : مدارهای PAL : در PLA هر دو آرایه And و OR قابل برنامه ریزی است

اما در PAL فقط آرایه And قابل برنامه ریزی است و خروجی های سخت های And بطور دائم

به ورودی های OR منتقل می شود (اسلاید ۱۲)

در PAL چون فقط سه لایه های And قابل برنامه ریزی هستند ، لذا ساخت آن

هنر ریزی سختی دارد و سرعت آن نیز بیشتر است

- برای جریان غیر قابل برنامه ریزی بودن OR سازندگان آن انواع مختلفی از PAL را به بازار

عرضه کردند که به لحاظ تعداد لایه های OR و نیز تعداد ورودی های آن با هم متفاوتند

- یکی از بهترین PAL های موجود در بازار ، PAL " 16R6 " می باشد که در اسلاید

شماره ۱۶ آنرا می بینید ، دارای ۸ ورودی آرایه آند ، ۸ لایه OR ، ۸ خروجی ، که دو تا

از خروجی ها بصورت ترکیبی بوده و ۸ خروجی دیگر ، خروجی های فلیپ فلوپ هستند

- عموماً خروجی های PAL در لایه های OR به فلیپ فلوپ متصل است لذا می توان

مدارهای ترکیبی با پاس ساعت نیز در آن ها پیاده سازی نمود .

- در PAL های نسل های بعدی بجای فلیپ فلاپ از مجموعه ای از MUX ها و فلیپ فلاپ ها

به نام Microcell استفاده شد. در این صورت با برنامه ریزی ورودی های MUX

می توان خروجی PAL را مستقیماً برای تابع F یا محلول آن استفاده نمود و با

خروجی تابع از فلیپ فلاپ گرفت (اسلاید 16)

- مدارهای منطقی PAL و PLA به مدارهای "SPLD" معروف هستند که ظرفیت آنها

حدوداً 200 بیت است. SPLD ها برای محدوده وسیعی از کاربردها مناسب است اما

برای طراحی سیستم های پیچیده دیجیتال باید از CPLD ها استفاده کنیم.

مدارهای منطقی برنامه پذیر CPLD : PAL ها IC های قابل برنامه ریزی خوبی

هستند ولی برای طراحی سیستم های دیجیتال پیچیده مکان استیاز به چندین PAL

باید. برای این منظور CPLD ها طراحی شدند که از چندین بلوک منطقی هستند اسلاید 17

- تشکیل شده اند و با سیستم های ارتباطی و سوئیچ های قابل برنامه ریزی با هم ارتباط داده می شود.

- CPLD های تجاری با اندازه های مختلف، از ۲ تا ۱۰۰ SPLD تشکیل شده اند

و ظرفیتی حدود ۱۰۰ تا ۱۵۰۰ بیت منطقی دارد.

- CPLD ها تاخیر کمی در حدود چند نانوثانیه دارند لذا بسیار سریع بوده و در حدود فرکانس ۱۰۰ مگاهرتز کاری کند.

- فلوپ ها به مجموعه‌ای از فلیپ فلاپ ها و mux ها و در مدارهای برنامه‌ریزی می‌توان با برنامه‌ریزی ورودی‌ها خروجی‌ها را تعیین کرد Microcell می‌گویند (هاستداسلایر ۱۶)

در اسلایر ۱۸ سری max 7000 از شرکت Altera را می‌بینیم که در واقع نشان دهنده‌ای یک فلوپ است و در این تراشه است و همانطور که در شکل می‌بینیم ورودی در بقیه فلوپ را دریافت کرده و با بیت های And و or و در آخر یک فلیپ فلاپ خروجی مورد نظر را تولید می‌کند. شرکت Xilinx نیز سری XC7000 را تولید نموده است که مشابه max 7000 از شرکت Altera است.

CPLD ها به علت سرعت زیاد و ظرفیت بالا (حدود چند هزار بیت در یک سیله)

برای نمونه سناری سیستم دیجیتال، نظیر کنترل لکه‌های گرافیکی، سبدهای کامپیوتری

سیست‌های از processor ها (CPU) و مجرّه بکار رفته می‌شود

نکته: یکی از محاسن اصلی CPLD ها قابل برنامه ریزی مجدد می‌باشد یعنی

می‌توان آن را بطور دلخواه توسط برنامه ریزی CAD برای طراحی سیستم‌های خاص برنامه ریزی

کرد و در صورت لزوم آنرا مجدد برنامه ریزی نمود.

- سوئیچ‌های قابل برنامه ریزی CPLD و FPGA:

۱) ترانزیستور سوئیچ قابل برنامه ریزی با بیت شمار اولین نوع سوئیچ قابل برنامه ریزی


فیزیکی باشد که با برنامه ریزی آن قطع می‌شود که در PLA ها استفاده می‌شود

برای مدارهای مجتمع با ظرفیت زیاد فاشد CPLD ها ، ترانزیستور و باگیت شمار

به عنوان سوئیچ قابل برنامه ریزی استفاده می‌شود . هاشد حافظه های EPROM و EEPROM

ترانزیستور سوئیچ قابل برنامه ریزی باگیت شمار فاشد یک فیز محلی می‌کند که مطابق

با اسلاید ۱۹ است



a	b	
0	0	1
0	1	0
1	0	0
1	1	0

ترانزیستورهای با ولت‌سناسور از نوع NMOS به نام EPROM معروف است که به

دفعات قابل پاک شدن و برنامه‌ریزی مجدد هستند این ترانزیستورها دارای دو ولت

می باشند که یکی از آنها مانند ترانزیستورهای NMOS معمولی به سیم اتصال خارج

ترانزیستور متصل می‌شوند و ولت دوم به نام ولت‌سناسور داخل عایق ترانزیستور قرار

دارد .

برای برنامه‌ریزی این ترانزیستور ها یک ولتاژ مثبت و در ولت بیرون قرار می‌گیرد

و باعث می‌شود شارژهای منفی (الکترون) به ولت‌سناسور وارد شوند، بعد از حذف ولتاژ

مثبت مذکور این شارژهای منفی در ولت‌سناسور باقی می‌ماند (حبس می‌شود) حال اگر

ولتاژ یکسانی منطقی یعنی 5 ولت در ورودی ولت بیرون قرار گیرد، ترانزیستور نمی‌تواند

به هدایت الکترون برود . به عبارت دیگر ترانزیستور برای همیشه قطع می‌ماند

برای پاک کردن ولت‌سناسور ترانزیستور مذکور باید این شارژهای منفی از بین ببرند .

برای این کار ابعادی ماورای بنفس به ولت ترانزیستور تابیده می‌شود تا شارژهای

منفی از بین ببرند، در اینصورت ترانزیستور مذکور همانند یک ترانزیستور معمولی NMOS

بابت خارج کار می کنند.

ترانزیستور EEPROM نیز مشابه ترانزیستور EPROM با این تفاوت که صورت

الکترونیکی را یک پاس پاک می شوند.

۲) سوئیچ های قابل برنامه ریزی با حافظه SRAM :

در برخی FPGA ها سوئیچ های قابل برنامه ریزی ترانزیستوری به کار برده می شود که با

حافظه SRAM برنامه ریزی یا کنترل می شود. در این صورت

اگر خروجی حافظه SRAM برابر 1 باشد، سوئیچ ترانزیستور مذکور بسته می شود

و دوسیم را به یکدیگر متصل می کنند. همانطور که در اسلاید ۲ می بینید. سوئیچ های ترانزیستوری

قابل برنامه ریزی یک طرفه است که یک سطل منطقی است را به یک سطل محوری ورودی سطل

منطقی دیگری است متصل می نماید

در برخی FPGA ها حالتی پلکسر بعنوان سوئیچ استفاده می شود. هر یک از ورودی های

ورود نظر mux به خروجی آن متصل می شود، یعنی یک خط افقی به یک سیم (خط) محوری که

ورودی سطل منطقی دیگری است متصل می شود و mux با حافظه SRAM کنترل می شود.

(اسلايد ۲۱) ساختار وکيل سلول حافظه SRAM ي باسه که از دو ترانزیستور ($T_3 - T_5 - T_4 - T_6$)

تکيل شده است که یک فلیپ فلاپ CMOS از حافظه SRAM را تشکیل می دهند.

اطلاعات از طریق ترانزیستور T_1 در حافظه SRAM ذخیره می شوند.

خروجی حافظه SRAM به ترانزیستور T_2 متصل است که اگر خروجی به مذکور

برابر باشد، ترانزیستور T_2 بسته شده و اگر صفر باشد ترانزیستور

باز می گردد (قطع می شود). به این ترتیب سریچ T_2 توسط حافظه SRAM برنامه ریزی می گردد.

در اسلايد 22 سریچ قابل برنامه ریزی آنتی فیز را می بینید. در واقع آنتی فیز برعکس

فیز می باشد یعنی در ابتدا مدار بار می باشد و پس در صورت برنامه ریزی بسته می شود.

چون ساختار آنتی فیز با تکنولوژی CMOS ساده است، در برخی FPGA ها استفاده می شود.

نکته: سریچ آنتی فیز فقط یکبار برنامه ریزی می شود. لذا FPGA برای همه برنامه ریزی

شده و قابل برنامه ریزی مجدد نیست. اما سریچ SRAM با تغییر مجدد برنامه ریزی می شود.

پس FPGA های با سریچ SRAM را می توان دوباره برنامه ریزی نمود اما شکل SRAM اینست

که با قطع برق اطلاعات ازین می رود. لذا باید از باتری یا چیزهای دیگر برای FPGA استفاده نمود

- ساختار FPGA: مدارهای قابل برنامه ریزی. بر قدرت تر FPGA ها می باشند

که از آرایه ای از بلوک ها یا مدول های منطقی مانند املا 23 تشکیل شده اند. که توسط خطوط ارتباطی به یکدیگر متصل شده اند.

- ظرفیت FPGA ها معادل تعداد گیت های NAND دویزدی منجمله می شوند. امروزه

ظرفیت معمولی FPGA ها حدود ۲۰۰۰۰ گیت NAND به بالا می باشد.

- بلوک یا مدول منطقی می تواند از تعدادی mux یا جدول LUT (look up table)

- تشکیل شده باشد. FPGA ها با ظرفیت حدود چند هزار گیت، دارای امکانات بیشتری

نسبت به CPLD ها هستند، لذا می توان با آنها سیستم های پیچیده تری را نیز طراحی نمود.

در FPGA ها سوئیچ های قابل برنامه ریزی زیادی بکار برده می شوند که دارای تأخیر است.

لذا FPGA ها دارای تأخیر بیشتری نسبت به CPLD ها و PAL ها می باشند

از طرفی مدارهای پیچیده تر که اصولاً باید به کارخانه ای IC سازی سفارش شوند

را می توان با VHDL طراحی و با برنامه های برنامه ریزی FPGA سرها در FPGA پیاده سازی نمود.

روش‌های طراحی سیستم‌ها دیجیتال با FPGA: طراحی سیستم‌های دیجیتال با FPGA

با ابزارهای برنامه‌ریزی FPGA بصورت اتوماتیک انجام می‌شود این ابزارها توسط

سازندگان FPGA تهیه و در اختیار ما قرار می‌گیرد.

برای طراحی سیستم‌های دیجیتال با ابزارهای مذکور و پیاده‌سازی آن بر FPGA، مراحل

زیر باید طی شود

- وارد کردن طرح اولیه و کامپایل

- شبیه‌سازی

- سنتز و آماده‌کردن طرح برای پیاده‌سازی

شکل اصلاحی ۳۹

- تهیه فایل پیاده‌سازی برای FPGA

- شبیه‌سازی زمانی

- برنامه‌ریزی FPGA

۱. وارد کردن طرح اولیه و کامپایل: طرح دیجیتال مورد نظر ابتدا ممکن است در محیط ابزار FPGA بصورت شماتیک کشیده شود و یا با `editor` متن (`HDL`) طرح مذکور با زبان توصیف سخت افزاری `VHDL` توصیف گردد.
۲. شبیه سازی: برای شبیه سازی و بررسی طرح مذکور مگینال های به ورودی طرح داده می شود و پس خروجی آن ها بررسی می گردد. نمونه ای از این شبیه سازی را در اسلاید هک می بینید.
- ورودی های `a` و `b` و `c` و `d` ورودی `MUX` بوده که یک بیتی بوده و `sel` ورودی کنترل دو بیتی و `0` خروجی `MUX` یک بیتی است.
۳. نتز و آفاده کردن طرح برای پیاده سازی: نتز یعنی تبدیل برنامه ی `VHDL` به محادل عناصر منطقی آن ها که جمع شده `FF`، `Dec`، `MUX` و غیره و اتصالات مربوطه که به آن `Netlist` می گویند.
- چون طرح اولیه منطقی معمولاً بهینه نیست لذا در برنامه های `FPGA` اگر رتشی وجود دارد که طرح اولیه را بهبود می دهد.

۴. تهیه فایل پیاده سازی در این مرحله نوع FPGA را مشخص می کنیم و با استفاده از

فایل نتز که شامل بلوک های منطقی است فایلی با یک سری صفر و یک تهیه می شود

که با استفاده از آن سوئیچ ها و بلوک های منطقی FPGA می توان برنامه ریزی نمود. علاوه بر

این در این مرحله، محل بلوک های منطقی مورد نظر در FPGA مشخص شده و ارتباطات

آن ها نیز مشخص می شود (همانند اسلاید ۴۱)

۵. تعیین سازی زمانی: بعد از مشخص شدن گیت ها و بلوک های منطقی و

میدان ارتباط آن ها مقدار تأخیر گیت ها نیز مشخص شده و در نتیجه زمان بندی

و تأخیر واقعی صادر نیز مشخص می شود (این مرحله اختیاری است)

۶. برنامه ریزی FPGA: ابزار برنامه ریزی FPGA با قابلیت به از کامپیوتر به برد متصل می شود

و فایل نهایی برای برنامه ریزی ^{FPGA} در آن پیاده سازی می شود (اسلاید ۴۳ یا نمونه بردی را که برای

پیاده سازی طرح دیجیتال در FPGA طراحی شده است را نشان می دهد)

«انجام فصل ۱»

نگاهی به زبان توصیف سخت افزاری VHDL : در طراحی مدارهای دیجیتال

معمولاً مدار را به تعدادی بلوک دیگرام تقسیم می‌کنیم پس مدار داخلی هر

بلوک را ترسیم می‌کنیم در VHDL نیز هر مدار به تعدادی بلوک تقسیم می‌شود

پس آن‌ها را توصیف می‌کنیم هر بلوک شامل مجموعه‌ای از Entity و Architect

را یک طرح می‌نامیم پس آن بلوک را توصیف می‌کنیم (اسلاید ۴۴)

در ساده‌ترین حالت یک طرح دیجیتال شامل یک بلوک می‌باشد . همانطور که در

Data sheet یا برگه مشخصات یک IC و ورودی و خروجی‌های IC

شرح داده شده است در VHDL نیز Entity ورودی و خروجی‌های مدار یا ارتباط

طرح با خارج از مدار از طریق Port آن مشخص می‌شود

همچنین در Data sheet یک IC معماری داخل مدار نیز رسم می‌شود .

(هائند اسلاید ۴۵) یعنی طرز اتصال قطعات مدار به ورودی و طرز کار مدار توصیف

می‌شود . به عنوان مثال اگر طرح یک نیم جمع‌کننده را HA در نظر بگیریم

در این صورت مدار آن مطابق "اسلاید ۴۶" می‌باشد که ورودی و خروجی آن بصورت

Entity ha is

زیرتوصیف می شود.

Port (a, b : in bit;
s, co : out bit);

end ha;

۱) ورودی ۱۸ : در توصیف شکل فوق ورودی های a و b بصورت زیر تعریف می شود

۲) نوع bit : نوع ورودی نیز با bit مشخص می شود که معنی آن اینست

که ورودی از نوع bit است (یعنی binary) و می تواند مقادیر ۰ یا ۱ را داشته

باشد که نمایش صفر و یک منطقی است. با سیگنال های نوع bit می توان عملیات

منطقی And, or, not, NAND, NOR, xor و غیره را انجام داده و همچنین

عملیات مقایسه <، =، > و <= و >= را نیز برای دو سیگنال

از نوع bit انجام داد که نتیجه آن boolean است. یعنی نتیجه آن به شکل True

یا False باشد

۳) خروجی out : خروجی مدار فوق S و Co نیز در زبان VHDL به شکل

و bit : out Co و S نوشته می شود که کلمه out بعد از "و" به معنی

خروجی است و نوع آن نیز بیکل bit مشخص شده است.

در بیان Entity که end has قرار داده شده است که بیان Entity

را مشخص می کند اما توصیف خود نیز جمع گفته که در واقع طرز اتصالات است های

آن است در Architecture مدار بی باشد مدار نیز جمع گفته طبق کد زیر

توصیف می شود architecture data flow of ha is
نام تعریف شده نام داده شده

begin

$S \leftarrow a \text{ xor } b$; ①

$Co \leftarrow a \text{ and } b$;

end data flow;

که Architecture محاسباتی طرح را اعلام می کند و data flow نام

اختیاریست Architecture با که Begin شروع شده و عبارت 1

به این معنی است که ورودی های a و b با یکدیگر xor شده و نتیجه خروجی در

ریخته می شود.

قبل اختصاص یا تفصیل " \leq " می باشد.

- با توجه به مطالب فوق حالت کلی Entity بصورت زیر می باشد.

Entity نام درخواست is

و نوع بیت ها in و نام ورودی (port

و نوع بیت ها out و نام خروجی

end نام درخواست

و برای Architecture

is نام تعریف شده of نام درخواست Architecture

Begin

عبارت VHDL

end نام درخواست

۴) بافر Buffer: در برخی طرح ها اطلاعات خروجی باید خوانده شده و محلیاتی

بر روی آنها ایجاد شود (همانند اسلاید ۴۶) بدین ترتیب بافر را هم می توان به

عنوان نوع خروجی انتخاب کرد.

۹- ورودی - خروجی (in-out): در برخی طرح ها که پینال های Port هم باید

ورودی و هم خروجی باشند به شکل in-out معرفی می شود. در این موارد پایه های

Port دو طرفه است یعنی هم می توان اطلاعات را از آن خواند و هم خروجی را

در آن قرار داد

نکته: در Entity عبارت نام مدار بعد از end و در Architecture عبارت

نام Architecture بعد از end اختیاریست.

مثال: Architecture در نظر بگیرید. جواب sum چقدر است؟

Begin

$A \leq 7$

$sum \leq A + B;$

$B \leq 3;$

end;

$\Rightarrow sum = 10$

نکته: ترتیب نوشتن عبارات در بدنه ی Architect مهم نیست چون در

Arch برنامه ی VHDL تمام عبارات همزمان اجرا می شود در واقع همانند خطی گیت های

مدارهای ترکیبی است که همزمان کار می کنند

سیگنال: برای اتصال قسمت های مختلف مدار از سیگنال استفاده می شود. از نظر سخت افزار

سیگنال مانند یک سیم به قسمت های مختلف طرح به یکدیگر متصل می کند عمل می کند.

پورت نیز نوعی سیگنال است چرا که ورودی و خروجی مدار را به خارج از طرح متصل می کند

سیگنال از دو قسمت تشکیل شده است قسمت اول نام سیگنال و قسمت دوم به دو نقطه

(:) مجزای می شود نوع آن است. به عنوان مثال:

signal a,b: bit;

اعلانات: سیگنال در قسمت اعلانات، قبل از begin آورده می شود.

اگر سیگنال چند بیتی باشد، بصورت "bit-vector" معرفی می شود. به عنوان مثال:


signal a,b; bit-vector (7 down to 0);

مثال: برنامه VHDL بنویسید که اگر 5 برابر صفر باشد، خروجی 0 برابر a و اگر 5 مساوی یک باشد،

$$S=0 \longrightarrow 0=a$$

$$S=1 \longrightarrow 0=b$$

خروجی 0 برابر b می شود (املا 47)



Entity Multi is

```
port (a, b, s : in bit;  
      o : out bit);  
end;
```

Architecture Mux of Multi is

```
signal o1, o2 : bit;
```

Begin

```
o1 <= a and not(s);
```

```
o2 <= b and s;
```

```
o <= o1 or o2;
```

```
end;
```


نکات عمومی در VHDL :

1- Comment : در عبارت VHDL با قرار دادن " - - " می توان comment ای

برای آن نوشت. -- Inja tozih midahim

2- نام گذاری در VHDL شامل حروف، ارقام و - (underline) است. نام باید

با حرف شروع شده و بهتر است از ۱۵ کاراکتر باشد.

3- حروف بزرگ و کوچک : VHDL به حروف کوچک و بزرگ حساس نیست، یعنی

هر دو را به یک معنی می داند.

4- نمایش ۱ و ۰ منطقی در VHDL : 1 و 0 منطقی در VHDL، داخل ' ۰ ' نمایش داده می شود،

تعدادی ۱ و ۰ در "1001" نمایش داده می شود

5) نمایش اعداد در VHDL : در VHDL اعداد `int`، بصورت پیش فرض اعداد ده دهی

معمولی هستند مانند: 12. برای نمایش اعداد در پایه 2 یا باینری از علامت b

b "1001"

B "0101"

جای عبارت استفاده می شود.

- برای نمایش اعداد در پایه ۲ یا ۱۶ از ۸ استفاده می‌کنیم.

- برای نمایش اعداد در پایه ۲ اولتال (۸) از علامت ۰ استفاده می‌شود.

"1314" ۰

۶ - مقدار اولیه دادن به سیگنال: در مواقعی که یک مدار سیگنال سازی می‌شود، تمام سیگنال‌ها

یک مقدار اولیه‌ی پیش فرض می‌گیرند

نمونه مقداردهی \rightarrow $1 = \text{bit} : \text{signal} \text{ 01}$
 تک بیت

انواع دیگر نمایش اطلاعات سیگنال:

۱- نوع $\text{int} \leftarrow \text{integer}$: در این نوع سیگنال می‌توان عدد integer که اعداد مثبت یا

منفی می‌باشند را ذخیره کرد. سیگنال نوع int برای انجام محاسبات $+$ ، $-$ ، $*$ ، $/$ ،

توابع abs ، mod (باقیمانده) و ... بکار برده می‌شود.
 $c = a \text{ mod } b$
 باقیمانده تقسیم a بر b

مثال: برنامه VHDL بنویسید که دو عدد integer، a و b را دریافت کرده و

با یکدیگر جمع آنها را در C ذخیره کند.

ابتدا جمع a و b را در C ذخیره کنید بعد mod را بگیرید.
 a, b integer range 0 to 7

Entity Add is

port (a, b : in integer range ^{۳ بیت} 0 to 7

C : out integer range ^{۴ بیت} 0 to 15);

end;

Architecture Ali of Add is

begin

$C \leq a + b;$

end;

2 - نوع bit_vector : اثر اوقات ورودی و خروجی‌های ما، چند بیتی هستند

در VHDL، مجموعه‌ی چندین bit بصورت آرایه تعریف می‌شوند که نام آن‌ها bit_vector است.

نکته: برای اعداد باینری از $down\ to$ استفاده می‌کنیم.
signal $a, b: bit_vector (7\ down\ to\ 0);$

- اگر سیگنال c را $c: bit_vector (0\ to\ 3)$ تعریف کنیم، در این صورت

آرایه بصورت $c(3)$ ، $c(2)$ ، $c(1)$ ، و کم‌ارزش‌ترین $c(0)$ تعریف می‌شود.

در واقع lsb bit درست‌چپ آرایه و msb که پرارزش‌ترین است درست

راست آرایه قرار می‌گیرد.

signal $x: bit_vector (1\ down\ to\ 0);$

signal $y: bit_vector (0\ to\ 1);$

$y \leq x;$

$\rightarrow y(1) \leq x(0);$

$y(0) \leq x(1);$

۲- نوع Time (زمان): این نوع برای نمایش و اندازه گیری زمان بکار می رود. به عنوان مثال:

$q \leq r \text{ nor } nr \text{ after } 5 \text{ ns}$

$\text{constant delay} := 5 \text{ ns}$

$q \leq r \text{ nor } nr \text{ after delay}$

۴- نوع boolean: نوع boolean دارای دو مقدار true, false است

که اصولاً از نتیجه ی مقایسه ی دو مقدار، دو سیگنال حاصل می شود.

if $r = '1'$ then

$b \leq a$

end if;

۵- نوع std - logic: همانطور که قبلاً توصیف کردیم در VHDL برای توصیف

سیگنال ها از bit و boolean استفاده می شود. یعنی نوع bit مقادیر '0' یا '1' و نوع

boolean مقادیر true و false را داشت.

type boolean is (False, true);

type bit is ('0', '1');

ولی همانطور که می دانیم:

تعداد خروجی مدار همیشه 0 و 1 نیست. مثلاً می‌تواند اچ‌ان‌اس بالا (high impedance)

یا همان Z نیز داشته باشد. برای حل این موضوع، سگیت‌های مختلف پیکج‌های


مختلفی را تعریف کردند. مثلاً نوع std-logic دارای 9 مقدار مقدار u و x

و 0 و 1 و 2 و w و L و H می‌باشد.

std-logic ('U', 'w', 'x', 'L', '0', '1', '2', 'H')

U: به معنی این است که گینال مقدار ندارد. یعنی قدری به آن تفصیل داده نشده.

X: اگر دو خروجی مختلف همزمان به مدارها اعمال شود مثلاً 0 و 1 توسط CMOS خارج شوند



Z: زمانی که خروجی برابر اچ‌ان‌اس بالا باشد

w: تقریب فیزیکی ندارد.

L: صفر منطقی در حالت خواندن است

H: یک منطقی دو حالت خواندن است.

'-': Don't care است.

نکته: نوع std-logic این مزیت را دارد که دارای کتابخانه استاندارد در تمام FPGA ها


است.

- عبارات فوق باید در تمام برنامه های VHDL که از std-logic استفاده می کنند، آورده شود تا بتوان از ویژگی های آن استفاده نمود.

```
library ieee;
```

```
use ieee.std-logic-1164.all;
```

مثال: مدار زیر را با استفاده از std-logic توصیف کنید.



```
library ieee;
```

```
use ieee.std-logic-1164.all
```

Entity AL is

```
port (a,b, sel : in std-logic;
```

```
      y : out std-logic);
```

```
end AL;
```

Architecture Hassan of AL is

```
signal x : std-logic;
```

```
begin
```

```
    x <= a and b;
```

```
    y <= x when s = '0' else 'z';
```

```
end;
```

نوع : std-logic-vector

همانطور که برای نوع bit آرایه داشتیم، برای


نوع std-logic¹¹⁶⁴ نیز آرایه ای از آنها داریم که تمام عملگرهای

std-logic و bit روی آن عمل می کند.
a, b: in std-logic-vector(7 down to 0)

نکته: در VHDL نوع signal های دو طرف عبارت باید بیان باشد

مثال: برنامه ی mux2x1 با ورودی های a و b و خروجی ی چهاربیتی با کنترل

یک بیت ی که اگر 1 باشد خروجی a برابر 1 باشد در غیر این صورت b باشد



```
library ieee;
use ieee.std-logic-1164.all;
Entity mux is
port (a, b: in std-logic-vector(3 downto 0);
      s: in std-logic;
      y: out std-logic-vector(3 downto 0))
end;
```

Architecture Hassan of mux is
begin

```
y <= a when s = '0' else b;
end;
```


تفصیل سینال با عبارت کلی $others$: آوردن یک طرح تعداد بیت های سینال

نسبتاً زیاد باشد و بنحوا هم به تمام یا تعدادی از $bits$ های مقدار تفصیل بهم در این صورت

از عبارت $others$ استفاده می کنیم

اگر بنحوا هم در یک آرایه بیتی از بیت ها را استفاده کنیم از پرانتز و شماره آن بیت استفاده می کنیم

begin

$a <= (1 = > '1' \text{ و } 3 = > '1' , others = > '0')$;

$b <= others = > '0' ;$

$b <= "00000000" ;$

نکته: $others$ باید آخرین انتخاب باشد.

عبارت $others$ را در تفصیل مقدار به سینال به صورت شرطی نیز می توانیم استفاده کنیم

$f <= n \text{ when } s = '00' \text{ else } m \text{ when } others ;$

عملگرها در VHDL: در بخش های قبلی که تعداد کار از انواع سینال در VHDL بحث شد

عملگرهای مختلفی را که با این سینال ها استفاده می شود دیدیم که به ترتیب اولویت عبارتند از:

الف) عملگرهای Not و قدر مطلق و توان

ب) عملگرهای ضرب و تقسیم، mod و Rem

ج) عملگرهای جمع و تفریق و چسباندن (&)

د) عملگرهای بیتی، عملگرهای بیتی، عملگرهای بیتی، عملگرهای بیتی

هـ) عملگرهای منطقی AND و OR، Nand و —

و) عملگرهای علامت + و -

ز) عملگرهای منطقی:

نکته: در مورد گیتل های std_logic_vector و bit_vector عملیات منطقی مذکور بر روی

هر یک از بیت های آن انجام شده و نتیجه به صورت بیت به بیت حاصل

می شود

نکته: در عبارت $c \leq a \bmod b$ یعنی a بر b تقسیم می شود باقیمانده با علامت b به c

دارد می شود

در عبارت $d \leq a \bmod b$ یعنی a بر b تقسیم می شود باقیمانده با علامت a به d

remainder

دارد می شود

(۲) عملگرهای ریاضی:

مثال: برنامه‌ای بنویسید که دو عدد چهاربیتی a و b که به صورت `std-logic` را به هم

جمع می‌کند و نتیجه را به `sum` می‌دهد

```
library ieee;
```

```
use ieee.std-logic-1164.all;
```

Entity Add is

```
port ( a,b : in std-logic_vector (3 down to 0);  
       sum : out std-logic_vector (3 down to 0));
```

```
end;
```

Architecture Hassan of Add is

```
begin
```

```
    sum <= a+b;
```

```
end;
```

use std::std_logic_1164::unsigned;

در برنامه‌ی فوق عبارت

استفاده می‌شود تا اجازه دهد عملیات ریاضی برای اعداد بدون علامت بر روی سگنال‌های std_logic استفاده شود.

- عملگرهای قایم‌ای (نسبی): این عملگرها دو عملگر را با هم قایم کرده و نتیجه را

اعلام می‌دهند به عنوان مثال

if

g <= 1;

end if;

- عملگر چاب‌اندن (&): این عملگر در VHDL برای به هم چاب‌اندن سگنال یا

گروهی از سگنال‌ها استفاده می‌شود به عنوان مثال دو بایس (Bus) چهار بیتی را می‌خواهیم

به هم بچسبانیم و نتیجه‌ی خروجی را در یک Bus هست بیتی ذخیره کنیم

Architecture

3 2 1 0

signal a, b : bit-vector (3 down to 0);

signal c : bit-vector (7 down to 0);

begin

c <= A & B;

end;

c(7) <= a(3);

c(6) <= a(2);

c(5) <= a(1);

c(4) <= a(0);

c(3) <= b(3);

c(2) <= b(2);



c(1) <= b(1);

نکته: عملگر چاباندن حتماً در طرف راست عبارت قرار می گیرد و گیتال ها از یک نوع را به

یکدیگر می چاباند

تمرین: برنامه ریزی FA با ورودی های a, b, cin و خروجی $sum, cout$

```
library ieee;
use ieee.std_logic-1164.all;
entity dataflow is
port (a,b,cin : in std_logic;
      sum,cout: out std_logic);
end;
```




Architecture of dataflow is
begin

```
sum <= a xor b xor cin;
cout <= (a and b) or (b and cin) or (a and cin);
```

end;

سوال کو نیز: برنامه ریزی Half Adder

```
library ieee;
use ieee.std_logic-1164.all;
entity HA is
port (a,b: in std_logic;
      sum,cout: out std_logic);
end;
```



Architecture H of HA is

```
sum <= a xor b;
cout <= a and b;
end;
```

روش های توصیف یا مد سازی سخت افزار در VHDL:

الف) Behavioral level: اولین مرحله یک طرح طراحی در سطح

سیستم است که شامل عملیات منطقی و ریاضی روی ورودی ها می باشد. در این مرحله به پیاده سازی سخت افزار با زبان نیست.

ب) توصیف Data Flow: در این مرحله مدار را به طریقی که داده ها داخل سیستم می شود و از سخت های مختلف عبور می کند توصیف می کند.

ج) توصیف structural: در این روش مدار بصورت مجموعه ای از قطعات و طرز اتصال آن ها توصیف می شود به عبارتی دیگر مشخص می شود مدار از چه لیت های تشکیل شده و طرز ارتباط آن ها با یکدیگر چگونه است. با این ساختار می توان مدار را بصورت بلوک دیاگرام به شکل سلسله مراتبی (Hierarchy) توصیف نمود به عنوان مثال هر جمع کننده (FA) از دو نیم جمع کننده (HA) تشکیل شده است.

- اگر مدل Behavioral به ابزار سنتز بدیم یک طرح کلی تولید می کند که ممکن است بهینه نباشد ولی اگر توصیف structural را به ابزار سنتز بدیم، طرح مشخص تر

با حداقل ابزار تولید خواهد کرد. البته هر یک از روش های فوق را می توان با هم

تلفیق نمود با توجه به مطالب فوق یک مدار دیجیتال را می توان همانند اسلاید ۵۷ بصورت


مختلف مدل نمود

همزمانی VHDL برای مدارهای ترکیبی با توصیف Data Flow

همانگونه در اسلاید ۵۸ مشاهده می کنید طرز یک عبارت VHDL بطور همزمان در Arch

توصیف Data Flow نشان می دهد که ترتیب نوشتن عبارت در Arch مهم نیست

مثال: برنامه ی VHDL 4x1 mux 4 بیتی را بنویسید شکل ۶۳



```
library ieee;
use ieee std-logic-1164.all;
entity mux is
port(
a,b,c,d : in std-logic-vector(3 down to 0);
s : in std-logic-vector(1 down to 0);
x : out std-logic-vector(3 down to 0);
end;
```

وقت Arch را می توان با n نوشت
 $x \leq a$ when $s = "00"$ else
 $x \leq b$ when $s = "01"$ else
 $x \leq c$ when $s = "10"$ else
 $x \leq d$;
end;

Architecture M of Mux is
begin
if (s = "00" then $x \leq a$;
else if (s = "01" then $x \leq b$;
else if (s = "10" then $x \leq c$;
else $x \leq d$;
end;

تفصیل یا انتخاب به گینال بصورت انتخاب : در این روش بر حسب شرط

یکی از تقادیرا به گینال ست چپ اختصاص می دهیم .

فرق `with s select` با `when (s="00") else a` می باشد این است که
`a <= a when "00"`

که این روش ست شرط با گینال است و اولویت تمام شرط ها نیز یکسان است

در روش تفصیل تقادیری به گینال بصورت `when - else` شرط ها به ترتیب از

بالا به پایین تست می شود در صورتی که در روش تفصیل مقدار بصورت `with - select`

تمام شرط ها در سطرهای مختلف هفرمان بررسی شده و اولویتی بست به هم ندارند

`process` در `VHDL` ترتیبی : `process` در `Arch` یک طرح قواری می یابد و عبارت

داخلی `process` مانند برنامه های معمولی برنامه نویسی مانند C به ترتیب اجرا شده

و خطوطی که پس از دیگری اجرای شود که به `VHDL` نویسی معروف است

برنامه‌ای VHDL برای یک RS، FF بنویسید. اگر $S=0$ خروجی

$Q=1$ و اگر $R=0$ بود خروجی Q در غیر این صورت تغییر نمی‌کند.

```
library ieee;
```

$S=0 \rightarrow Q=1$

$R=0 \rightarrow Q=0$

```
use ieee.std_logic-1164.all;
```

Entity FlipFlop is

```
port (s,r: in std_logic;
```

```
      q: in out std_logic);
```

```
end;
```

Architecture result of FlipFlop is

```
begin
```

```
  process (s,r,q)
```

```
  begin
```

```
    if s='0' then q <= '1';
```

```
  elseif r='0' then q <= '0';
```

```
  else q <= q;
```

```
  end if;
```

```
  end process;
```

```
end;
```

در Arch 1 طرح‌های به‌ند process بعنوان یک عبارت همزمان تلقی می‌شود

بنا بر این اگر چندین process و چندین عبارت همزمان داشته باشیم

همه‌ی process ها و عبارت‌ها همزمان باهم اجرا می‌شود.

process با کلمه‌ی طبیعی، process شروع شده و داخل پرانتز می‌گنال‌های که قرار است

با تغییر آنها عبارت داخل process اجرا شوند قرار می‌گیرد.

نکته: اگر if ساده یعنی بدون else باشد فقط یک عبارت را ارزیابی می‌کنند و در صورت

صحیح بودن آنرا اجرا کرده و از if خارج می‌شود ولی اگر if else داشته باشد

بین عبارت‌ها انتخاب کرده و پس از اجرا از if خارج شده و برنامه را ادامه

می‌دهد.

مثال: برنامه‌ای VHDL برای صورت behavioral برای FlipFlop - دینوی

به‌طوری‌که در هر یک از ^{پایین} روزها پاس ساعت و اطلاعات ورودی d به خروجی q

```
library ieee;
use ieee.std_logic_1164.all;
Entity FlipFlop is
    port (d, clk: in std_logic;
          q: out std_logic);
end;
```

منتقل شود

Architecture FD of FlipFlop is

```
begin
    process (clk, d)
    begin
        if (clock'event and clk = '0') then q <= d;
        end if;
    end process;
end;
```

نکته: عبارت if از بالا به پایین به ترتیب انجام می شود هر if با end پایان یافته
و اگر هیچ یک از شرط های if صحیح نباشد از if خارج شده و عبارت بعد از
endif اجرای شود

مثال: برنامه VHDL برای یک بیت 8 بیتی با FF، که نویسنده با لایه
بالا رونده پالس ساعت اطلاعات 8 بیتی ورودی A را به خروجی منتقل کند

```
library ieee;
use ieee.std_logic_1164.all;
Entity FlipFlop is
  port (A: in std_logic_vector (7 down to 0);
        clk: in std_logic;
        D: out std_logic_vector (7 down to 0));
end;
Architecture FP of FlipFlop is
  begin
    process (clk);
    begin
      if (clk'event and clk = '1') then D <= A;
    end if;
  end process;
end;
```


process در مدارهای ترکیبی: process برای مدارهای ترکیبی نیز می توان کاربرد

چون در مدارهای ترکیبی با هر تغییر ورودی، خروجی نیز تغییر می کند لذا تمام ورودی های

مدار باید درست سیگنال های process باشد تا با تغییر آنها process اجرا شده

و مدارهای جدید می باشد

مثال: مقایسه لته ای دارای دو ورودی a و b 16 بیتی و خروجی equal یک بیتی

که اگر $a = b$ باشد $equal = 1$ شود در غیر این صورت $equal = 0$ شود

library ieee;

use ieee.std_logic_1164.all

Entity FlipFlop is

port (a, b : in std_logic_vector (15 down to 0);

equal : out std_logic);

end;

Architecture result of FlipFlop is

begin

process (a, b)

begin

if $a = b$ then $equal <= '1'$ else

$equal <= '0'$;

end if;

end process;

end;

عبارت Case در process : عبارت case به if بوده و وسیله ای

برای تصمیم گیری و انشعابات شرطی است و با نتیجه ی شرط if فقط

در حالی که در مورد case این نتیجه می تواند std-logic, integer

یا هر چیز دیگری باشد در این صورت نتیجه ی عبارت شرط برای هر یک از مقادیرهای شرط

قابل when قیاس شده و اگر نتیجه ی شرط برابر بود آن عبارت اجرایی شود.

فرم کلی case بصورت زیر می باشد. is عبارت شرطی case

عبارت ۱ => مقدار شرط when

عبارت ۲ => مقدار شرط when

عبارت n others when

end case;

نکته: عبارت null در VHDL یعنی کاری انجام نشده و معمولاً در case استفاده می شود

مثال: برنامه‌ای VHDL برای استفاده از case، null، برای یک فالتی پلکسر

۲ ورودی باورودی‌های a و b ۴ بیتی و درویک select و خروجی c ۴ بیتی

```
library ieee;  
use ieee.std-logic-1164.all  
Entity mux is  
  port (a,b:in std-logic-vector(3 down to 0);  
        sel:in std-logic;  
        c:out std-logic-vector(3 down to 0);  
  end;
```

Architecture A of mux is

```
begin  
  process (a,b,sel)  
  begin  
    case sel is  
      when '0' => c <= a;  
      when '1' => c <= b;  
      when others null;  
    end case;  
  end process;  
end;
```

کاربرد متغیر (variable) در process: در توصیف data flow برای

نیاز اطلاعات معمولاً از سیگنال استفاده می شود. در process علاوه بر

سیگنال برای نگهداری و ذخیره اطلاعات از variable استفاده می شود.

متغیر (variable) قبل از begin و در داخل process برای ذخیره

اطلاعات در زمان اجرای process استفاده می شود.

در داخل process نمی توان port خروجی را خواند. برای این کاربرد

یک متغیر variable داخل process توصیف گردد. برای تفصیل مقدار به

variable از := استفاده می یکنیم.

تفاوت variable و signal در process: در process می توان signal

با variable استفاده نمود. اگر در process مقداری را با := به variable اختصاص

دهیم. در اینصورت بلافاصله variable مقدار را می گیرد. اما اگر با استفاده از <=

مقداری به signal داده شود، بعد از آنکه تمام محاسبات process اتمام پذیرند و

process پایان یافت، مقدار مذکور به سیگنال داده می شود.

به عنوان مثال اگر در یک process داشته باشیم:
~~signal x, y, z: bit;~~ حذف می شود وقتی var باشد

Process (y)

variable < x, z: bit >

x <= y;

z <= Not x;

end process;

حلقه‌ی loop: روشی برای تکرار اجرای عبارت است. سه نوع loop

وجود دارد: ۱. for-loop ۲. while-loop ۳. loop

for-loop: حلقه‌ی for-loop روشی برای تکرار قسمتی از کد در VHDL با تعداد

معین است. فرم کلی آن به صورت زیر می باشد.
 for i in 3 down to 0 loop;

در این صورت حلقه‌ی loop به مقدار n یعنی چهار بار و به ترتیب مقادیر ۱، ۰

۲، ۱ برای n اجرا می گردد.

و end loop: این برای پایان عبارت است.

مثال: برنامه‌ای بنویسید با استفاده از for-loop یک جمع 4 بیتی با

جمع 4 بیتی FA توصیف خواهیم

```
library ieee;
use ieee.std-logic-1164.all;
Entity FA is
port (a,b:in std-logic-vector (3 down to 0);
      cin:in std-logic;
      s:out std-logic-vector (3 down to 0);
      cout:out std-logic);
end;
```

Architecture result of FA is

```
begin
process (a,b)
variable c : std-logic-vector (4 down to 0)
begin
c(0) := cin;
for i in 0 to 3 loop;
sum(i) <= a(i) xor b(i) xor c(i);
```

$$c(i+1) := (a(i) \text{ and } b(i)) \text{ or } (a(i) \text{ and } c(i)) \text{ or } (b(i) \text{ and } c(i))$$

```
end loop;
cout <= c(4);
end process;
```

```
end;
```


صفت ها: در VHDL تعدادی صفت تعریف شده است که به `signal` و متغیر

نسبت داده می شود. صفت با علامت کوتیشن (') به متغیر یا `signal` داده

می شود به عنوان مثال: اگر نوع `type` آرایه ای را به صورت زیر تعریف کنیم:

```
type my_array is array (-2 to 4) of integer;
```

در این صورت صفت `left` به صورت زیر تعریف می شود.

```
signal a: my_array'Left;
```

عدد -2 یعنی عنصر طرف چپ آرایه `my_array` به `a` تخصیص داده می شود

صفت Right: اگر سیگنال `a` را به صورت زیر تعریف کنیم

```
signal b: my_array'Right;
```

در این صورت سیگنال `b` برابر عدد 4 یعنی سمت راست ترین سیگنال خواهد بود.

صفت high: اگر سیگنالی `a` به صورت زیر تعریف شده باشد، در این صورت

عدد -2 یعنی آخرین مقدار به آن اختصاص می یابد

```
signal d: my_array'low;
```

صفت $Length$ ؛ اگر $loop$ را به صورت زیر تعریف کنیم

for i in 0 to bin $Length - 1$ loop

در این صورت تعداد bin سیگنال bin مقدار T اگر بیت باشد، در این صورت مقدار T

برای $loop$ استفاده شده و $loop$ از 0 تا T عمل خواهد شد

عبارت $exit$ در حلقه $for-loop$ ؛ در اجرای عبارات VHDL اگر

خواهیم به خارج از برویم قبل از تمام شدن $loop$ می توانیم از عبارت $exit$ استفاده کنیم

عبارت $next$ در حلقه $loop$ ؛ این عبارت باعث می شود که از بعد از

عبارت $next$ صرف نظر شده و به ابتدای حلقه برگردد تا حلقه های بعدی اجرا شود.

حلقه $while-loop$ ؛ فرم کلی حلقه $while-loop$ به صورت زیر می باشد

```
process
begin
    while (شرط) loop
    ;
    end loop;
end process;
```

حلقه‌ی loop ساده: حلقه‌ی loop ساده، معمولاً با عبارت exit استفاده می‌شود

فرم کلی آخر بصورت زیر است:

```

process
begin
loop
    ... exit;
end loop;
end process;

```

تمرین: برنامه‌ی VHDL بنویسید که عناصر 4 آرایه‌ی 8 بیتی را باهم مقایسه

کرده و در صورتی که 2 به 2 باهم برابر بودند، خروجی E (equal) برابر 1 کند.

```

library ieee;
use ieee.std_logic_1164.all;
Entity Array is
port (a, b, c, d: in std_logic_vector(7 down to 0);
      E: out std_logic);
end;

```

Architecture AR of Array is

```

signal equals: std_logic_vector(7 down to 0);
begin

```

```

    for i in 7 down to 0 loop
        equals(i) <= a(i) xnor b(i) xnor c(i) xnor d(i);
    end loop;
end process;

```

```

E <= equals(7) and equals(6) and equals(5) and equals(4) and equals(3)
    and equals(2) and equals(1) and equals(0);

```


عبارت $process$ بدون لیست $signal$ ها و عبارات $wait\ until$

$wait$, $wait\ on$, $wait\ for$, $wait$

همانطور که قبلاً دیدیم ، $process$ دارای یک لیست سیگنال ها است که اگر هر یک

از آنها تغییر نماید $process$ اجرا می شود.

این حالت معمولی ترین روش توصیف فلیپ فلوپ ها است.

اما روش دیگر این است که $process$ دارای لیست سیگنال باشد؛ در این صورت

عبارات $process$ به سبب سرریز اجرا می شوند تا به یک عبارت $wait$ برسند.

عبارات $wait\ until$ و $wait\ on$; این عبارات به صورت زیر نوشته می شوند.

$wait\ until$ (شرط)

① $clock = 1$ } حاصل به سطح

② $clock = 0$ یا

③ $(clock\ event\ and\ clock = 1)$ یا

$process$ در موقع برخورد به این عبارت ، آنقدر منتظر می ماند تا شرط متقابل این

$true$ شود.

در عبارت ① $process$ آنقدر منتظر می ماند تا $clock$ 1 شود

- در عبارت (2) process آنقدر منتظر می ماند تا clock 0 شود

- اما در عبارت سوم آنقدر منتظر می ماند تا لبه ی بالا رونده پالس ساعت بوجود آید

کاربرد **constant**: در VHDL زمانی که نخواهیم هرچی ای یا بیلتالی را توصیف

کنیم ؛ ممکن است نخواهیم از عبارت constant به عنوان مقدار ثابت استفاده کنیم.

این مقدار از ابتدا تا انتهای برنامه ثابت بوده و هیچ تغییری نمی کند

`constant P_time := 50 ns;`

توصیف یا مدل سازی ساختاری (structural) یا سلسله مراتبی (hierarchy)

همانطور که یک مدار دیجیتال از چند IC (component) تشکیل شده است

طراحی سخت افزار باروس ساختاری نیز از چند قطعه یا component تشکیل می شود.


لذا مدارهای دیجیتال پیچیده را می توان به مجموعه ای از قطعات کوچکتر یا مدارهای سطح

پایین تقسیم کرد و هر یک را به یک ذهنش اختصاص داد.

به عنوان مثال مدار را می توان با تعدادی component مانند گیت و فلیپ فلوپ

توصیف نمود که اگر آنرا netlist می نامند

مثال: ساختار جمع کننده کامل زیر را در نظر بگیرید.



۲ تا component میجر جمع کننده ha1 و ha2 مطابق شکل در آن است

```

library ieee;
use ieee.std_logic-1164.all;
Entity fa-1bit is
  port (a: in std_logic;
        b: in std_logic;
        cin: in std_logic;
        sum: out std_logic;
        cout: out std_logic;
  end fa-1bit;
  
```

Architecture fa-1bit-arch of fa-1bit is

```

① -- component declaration, specifies component interface
  component ha-1bit
    port (x, y: in std_logic;
          s, c: out std_logic);
  end component;
  
```

-- signal declaration

```

  signal im1, im2, im3: std_logic;
  begin
    ha1: ha-1bit port map (x => a, y => b, s => im1, c => im2);
    ha2: ha-1bit port map (x => im1, y => cin, s => sum, c => im3);
    cout <= im2 or im3;
  end fa-1bit-arch;
  
```



```

library ieee;
use ieee.std-logic-1164.all;
Entity ha-1bit is
port (a, y: in std-logic;
      s, c: out std-logic);
end ha-1bit;

```

```

Architecture gate-level of ha-1bit is
begin
  S <= x xor y;
  C <= x and y;

end gate-level;

```

- در بخش ① اعلان Component: در این قسمت قطعاتی که می خواهیم

در مدار استفاده می کنیم. همراه interface (ورودی و خروجی) اعلام می کنیم.

نکته: نام ورودی و خروجی اعلان شده در Component باید همان نام های استفاده شده

در entity باشد.

نکته: در port map لیست عناصر با "6" از یکدیگر جدا می شوند

برنامه‌تست برای مدارهای دیجیتال بصورت ساختاری (structural)

در تست مدارهای دیجیتال ۳ روش وجود دارد :

روش اول : که برای مدارهای کوچکتر استفاده می‌شوند. استفاده از کد های دستی یا یک پالس ژنراتور در ورودی های مدارهای IC است و مشاهده خروجی با کمک اسکوپ روش دوم : برای مدارهای پیچیده تر استفاده می‌کنیم، بدین صورت که تقادیر ورودی مدار بصورت گرافیکی با یک وایزگر موج تولید می‌شود و همراه با اصل برنامه VHDL به شبیه ساز داده می‌شود. در این صورت شبیه ساز (simulator) ورودی ها را به مدار داده و خروجی ها را تهیه و رسم می‌کند.

نکته : برنامه تست در simulator باید به عنوان top level در نظر گرفته شود (نمونه ای از برنامه test برای half-adder بعداً می‌آید)

نوع کاراکتر: نوع کاراکتر فاصله زبان‌های برنامه‌نویسی در کد ASCII است لذا

نمی‌توان با آنها عملیات محاسباتی انجام داد. کاراکتر در VHDL در یک

بک کوتیشن (' - ') قرار می‌گیرد.

نوع رشته: آرایه‌ای از کاراکترهاست که مقدار آن در دبل کوتیشن (" ") قرار می‌گیرد.

constant P:string := "This is a test";

نکته: نوع کاراکتر و نوع string فقط در شبیه‌سازی و برنامه test استفاده می‌شود.

: for...generate

عبارت for...generate برای تکرار یا تپی تجمعی از سخت افزار است و بصورت

همزمان اجرا می‌شود.

عبارت همزمان بین for...generate و end generate نوشته می‌شود.

برای روشن شدن این مطلب یک مثال می‌زنیم:

تمرین: یک Full-adder 8 بیتی را با استفاده از generate... for طراحی کنید

```
library ieee;
use ieee.std-logic-1164.all;
Entity Add-8bit is
port (a, b: in std-logic-vector(7 down to 0);
      cin: in std-logic;
      sum: out std-logic-vector(7 down to 0);
      cout: out std-logic;
end;
```

Architecture Add-8bit_arch of Add-8bit is
signal c: std-logic-vector(8 down to 0);

begin

c(0) <= cin;

gen: for i in 0 to 7 generate


sum(i) <= a(i) xor b(i) xor c(i);

c(i+1) <= (a(i) and b(i)) or (a(i) and c(i)) or (b(i) and c(i));

end generate;

cout <= c(8);

end;



library ieee; (component) مثال قبل بصورت 4 بیتی
use ieee.std-logic-1164.all;
entity add4-bit is
port (a,b:in std-logic-vector (3 down to 0);
 cin:in std-logic;
 sum:out std-logic-vector (3 down to 0);
 cout:out std-logic);
end;

library ieee;
use ieee.std-logic-1164.all;
entity add4-bit is
port (a,b:in std-logic-vector (3 down to 0);
 cin:in std-logic;
 sum:out std-logic-vector (3 down to 0);
 cout:out std-logic);
end;

Architecture add4-bit-arch of add4-bit is
signal c:std-logic-vector (3 down to 0);
component Full-adder
port (a,b,cin:in std-logic;
 sum,cout:out std-logic);
end component;

begin

```
u3: full-adder portmap(a(3), b(3), c(2), s(3), c(3));  
u2: full-adder portmap(a(2), b(2), c(1), s(2), c(2));  
u1: full-adder portmap(a(1), b(1), c(0), s(1), c(1));  
u0: full-adder portmap(a(0), b(0), cin, s(0), c(0));
```

```
cout <= c(3);  
end add-4bit-arch;
```

library ieee

use ieee.std_logic_1164.all;

Entity Full-adder is

```
port (a, b, cin: in std_logic;  
      sum, cout: out std_logic);
```

end;

architecture behavior of full-adder is

begin

```
sum <= a xor b xor c;
```

```
cout <= (a and b) or (a and cin) or (b and cin);
```

end;

entity tb is

end tb;

Architecture behv of tb is

-- Declarations

-- inputs of ha declared signals

signal a: bit;

signal b: bit;

signal s: bit;

signal co: bit;

-- main circuit as component

component ha

port (a, b: in bit;
s, co: out bit);

end component;

-- end of Declarations

begin

-- main circuit's ha is instantiated

U1: ha port map (a => a, b => b, s => s, co => co);

a <= 0'

1' after 20 ns;

0' after 30 ns;

1' after 40 ns;

0' after 50 ns;

b <= 0'

1' after 10 ns;

0' after 20 ns;

1' after 30 ns;

end;

برنامه نویسی

عبارت generic در entity : عبارت generic برای معرفی

constant با نوع integer در entity برای تعداد بیت سیگنال و یا نوع

time برای تأخیر سیگنال استفاده می شود.

فرق for-loop با for-generate ; عمل for-generate ظاهراً شبیه for-loop

است ولی عبارت for-loop پشت پرده (sequential) و داخل process اجرا

می شوند، در صورتی که عبارت for-generate به صورت همزمان (concurrent)

اجرا می گردند.

فصل سوم

انواع سیگنال در VHDL و کاربرد آنها در ماشین حالت :

نوع آرایه : آرایه مجموعه ای از عناصر از یک نوع می باشد که هر عنصر با index آن که قابل

آن قرار می گیرد، مشخص می شود. به عنوان مثال :

signal c : std_logic_vector (8 down to 0);

index هر آرایه به صورت رقم integer در محدوده ی آرایه می باشد.

نوع bit -vector، آرایه‌ای از bit

نوع std -logic-vector، آرایه‌ای از std -logic

نوع $string$ ؛ آرایه‌ای از $character$ می‌باشد.

آرایه ممکن است محدود باشد، یعنی نوع عناصر آن مشخص و محدود باشد، همچنین ممکن است

آرایه نامحدود باشد، یعنی اندازه و یا محدوده (range) آن تعیین نشده باشد.

به عنوان مثال آرایه‌های bit -vector زیر را در نظر بگیرید.

$type\ bit\ is\ array\ (integer\ <\>) \ of\ bit;$

$type\ bit\ is\ array\ (natural\ <\>) \ of\ bit;$

$type\ bit\ is\ array\ (positive\ <\>) \ of\ bit;$

$type\ bit\ is\ array\ (negative\ <\>) \ of\ bit;$

مثلاً عبارت 1 به صورت آرایه‌ای نامحدود با $index$ از $-2,147,483,648$

تا $+2,147,483,647$ است

عبارت 2 آرایه‌ای نامحدود با $index$ از 0 تا $+2,147,483,647$ است

عبارت 3: آرایه‌ای نامحدود با $index$ از 1 تا 2, 147, 483, 647 است

عبارت 4: آرایه‌ای نامحدود با $index$ از منفی 2, 147, 483, 64 تا 1- تعریف می‌شود

نکته: عناصر آرایه همیشه از چپ به راست در نظر گرفته می‌شود

آرایه با $index$ 2: آرایه‌ای می‌تواند دارای $index$ باشد به عبارت دیگر آرایه‌ای از

تایپ Ali is array (Integer < >) of

$std::logic_vector(7 \text{ down to } 0);$

یعنی آرایه‌ی Ali با $range$ نامحدود است و هر عنصر آرایه Ali از 8 بیت است

به عنوان مثال آرایه‌ی $Reza$

$type\ Reza\ is\ array\ (15\ down\ to\ 0)\ of$

$std::logic_vector(7 \text{ down to } 0);$

یعنی تایپ آرایه‌ی $Reza$ 16 عنصر به نام $Reza$ که هر عنصر 8 بیت است.

نوع تعریف شده توسط کاربر: ما می‌توانیم نوع جدیدی را با استفاده از فرم زیر به عنوان مثال تعریف کنیم.

type semeghalar is ('i', 'o', 'z');

در اینصورت نوع semeghalar شامل سه مقدار 0, 1, 2 است.

زیر نوع (sub type): زیر نوع نوع محدود شده یا تعداد عناصر کمتر از نوع است.

به عنوان مثال زیر نوع one-byte

sub type one-byte is integer range 0 to 255;

عبارت Alias: این عبارت برای نام دادن به قسمتی از سیگنال استفاده می‌شود.

در اینصورت می‌توان سیگنال‌های بزرگ را به قسمت‌های ساده‌تر تقسیم کرد و برای آنها

دسترسی مستقیم پیدا نمود.

signal data is bit-vector (9 down to 0);

Alias startbit: bit is data (1)

start bit \leftarrow 'i';

data (1) \leftarrow 'i';

در واقع

نوع *Record type*: مجموعه ای از عناصر است که هر عنصر می تواند دارای نوع
نفسه ای باشد. به عنوان مثال *Record data-date* زیر را در نظر بگیرید.

type data-date is record

در قسمت اعلانات
تعریف می شود.

year: Integer range 1900 to 2019;

day: Integer range 1 to 31;

month: Integer range 1 to 12;

data1: std_logic_vector (3 down to 0);

end record;

signal d: data-date;

d.year <= 2018;

تعداد دهی به سال

نوع *Enumerated*: ابزاری بسیار قوی برای استفاده در مدارهای دیجیتال است که می توان

با استفاده از آن، مدل سازی مورد نظر را انجام داده این نوع شامل لیستی از نام ها است که به

عنوان مثال در حالت *حالت*، نوع و نام حالت را می توان مابین زیر تعریف نمود:

در مقدار ندیم طبق default اولی مای بود

type states is (s_0, s_1, s_2);

signal s: states;

نکته: در طراحی ماشین حالت باید نوع آن در قسمت اعلانات Architecture


توصیف شود. علاوه بر این signal ای به next state

current state برای قرار دادن حالت دار، در آن تعریف می شود.

برای VHDL ماشین حالت با استفاده از نوع Enumerated:

مثال الف) برنامه VHDL ای برای ماشین حالت moore بنویسید که

آر در ورودی 1 به ترتیب مقدار 101 آ در خروجی 1 برابر شود.



```
library ieee;  
use ieee.std_logic_1164.all;
```

Entity detector is

```
port (x, clk: in std_logic;  
      g: out std_logic);
```

```
end;
```

Architecture behavior of detector is

-- declaration

type states is (init, got 1, got 10, got 101);

signal current: states;

begin

clock : process (clk)

label ←

begin

if (clk'event and clk='1') then

case current is

when init => if (x='0') then

current <= init;

else

current <= got 1;

end if;

when got 1 \Rightarrow if ($x = i'$) then
 current \Leftarrow got 1;
 else
 current \Leftarrow got 10;
 end if;

when got 10 \Rightarrow if ($x = i'$) then
 current \Leftarrow got 101;
 else
 current \Leftarrow init;
 end if;

when got 101 \Rightarrow if ($x = i'$) then
 current \Leftarrow got 1;
 else
 current \Leftarrow got 10;
 end if;

end case;
end if;
end process;

table \leftarrow output : process(current)
begin
 case current

when init $\Rightarrow g \leftarrow '0';$
 when got 1 $\Rightarrow g \leftarrow '0';$
 when got 10 $\Rightarrow g \leftarrow '0';$
 when got 101 $\Rightarrow g \leftarrow '1';$

```
end case;  
end process;  
end Architecture;
```

توضیح مائیں : more , nearly

ماہینہ حالت برای کنترل سیم ہلی دیسپتال و کامپیوٹر بہار می رود . اصولاً

دو نوع فاسین حالت داریم . فاسین حالت *moore* و *mealy* در فاسین


حالت Moore خروجی فقط تابع حالت فعلی مدار است. اما در ماشین Mealy

خروجی تابع حالت فعلی و ورودی های مدار است

نکته: process های clock و current به طور همزمان اجرا می شوند.

مثال: برنامه‌ی VHDL برای ماشین حالت meanly بنویسید که از ورودی x به

ترتیب مقدار 1، 1، 0، 1 آمد، خروجی برابر 1 شود.



```
library ieee;
use ieee std_logic_1164.all;
```

entity mealy-detector is

```
port (n, clk: in bit;
      g: out bit;
```

```
end mealy-detector;
```

Architecture data of mealy-detector is

type state is (init, got 1, got 10);

```
signal current: state;
```

```
Begin
```

```
process (clk);
```

```
Begin
```

```
if (clk'event and clk = '1');
```

case (current) is

```
when init => (if n = '0') then current <= init;
```

```
else current <= got 1;
```

```
when got 10 => (if n = '0') current <= init;
```

```
else current <= got 1;
```

```
end case
```

```
end if;
```

```
end process;
```

output : process(current)

Begin

case current

when init \Rightarrow if ($x = '0'$) $g \leftarrow 0$;

else $g \leftarrow 0$;

when got 1 \Rightarrow if ($x = '0'$) $g \leftarrow 0$;

else $g \leftarrow 0$;

when got 10 \Rightarrow if ($x = '1'$) $g \leftarrow 1$;

else $g \leftarrow 0$;

end case;

end process;

end Architecture;

نوع Real type: مقدار signal نوع Real برای عدد صحیح و اعشاری

می باشد. برای اعداد بزرگ در Real می توان از نوع ممیز متناظر E نیز استفاده نمود

- 1.6 E38

- 1.6×10^{38}

signal A: real := 5.0

توابع و یکج

فصل ۴

کتابخانه در VHDL عملیات که اطلاعاتی را جمع به یک پروژه یا طرح را در آن ذخیره می کند.

یکج فایلی است که محل اعلان نوع، قطعه، `constant`، `component`، یکج و ...

است در برنامه های مختلف VHDL می تواند از آنها استفاده کند.

- کلمه `use` برای استفاده از یکج است و کلمه `all` یعنی از تمامی امکانات یکج

استفاده کند. در کتابخانه IEEE یکج های دیگری نیز به شرح زیر قرار دارد.

الف) یکج محاسباتی: در یکج `std-logic-arith` عملیات ریاضی

مانند جمع، تفریق، ضرب و ... همچنین امکان تبدیل نوع ها برای ما فراهم است.

ب) یکج `std-logic-unsigned` این یکج، مشابه بند الف) ولی برای

اعداد بدون علامت

ج) یکج `std-logic-signed` این یکج نیز مشابه بند الف) است ولی

برای اعداد با علامت

یکجای برای قرار دادن عناصر می باشد، که برنامه های دیگر نیز بتوانند از آنها به طور مستقیم استفاده کنند. به عبارت دیگر به جای اینکه عناصر را در هر برنامه ی VHDL قرار دهیم؛ یکبار آنها را تعریف کرده و در برنامه های دیگر در صورت لزوم از آنها استفاده می کنیم.

مثال: یکجایی به نام 2 Utility تعریف نمایید که شامل الف) یک نوع به نام

tshift با قابلیت های shift pass, shL, shr, rotL, rotR می باشد.

```
library ieee;
use ieee.std_logic_1164.all
```

→ package utility2 is

اسم دهنده

type tshift is (shift pass, shL, shr, rotL, rotR);

end utility2;


```
library ieee;
use ieee.std_logic_1164.all;
use work.utility2.all;
```

- برای استفاده از عناصر یک کیج در برنامه های VHDL دیگر با عبارت

all نام کیج use.work استفاده می کنیم

- all به معنی استفاده از تمامی اشیاء است

```
Package body utility2 is
    -- آرتور باشد عملیات در بدنه انجام شود از
end;
```

استفاده می کنیم.

تابع Function: برای اجرای یک کار خاص می توانیم از تابع که دارای ورودی یا ورودی های مختلف است و همچنین دارای خروجی است استفاده کنیم.

مثال: تابع carry برای جمع سه عدد بزرگ است.

```
Function carry (bit1, bit2, bit3: in std_logic)
    return std_logic is
    variable result: std_logic;
    begin
        result := (bit1 And bit2) Or
                  (bit2 And bit3) Or
                  (bit1 And bit3);
    return result;
    end carry;
```

نام اختیاری
تغییرهای ورودی
تغییر خروجی
تعریف و عملیات

نکته: هر تابع باید با `return` یا `end` پایان یابد

نکته: پارامترهای تابع ورودی آن است و هر تابع فقط یک خروجی دارد

نمونه نحوه لیری در تابع Architecture برنامه VHDL:

```
Entity Ar is
  port (a, b, c : in std_logic;
        cout : out std_logic;
  end entity;
Architecture
  function carry
  begin
    cout <= carry(a, b, c);
  end carry;
end Architecture;
```

تعریف تابع در پکیج و فراخوانی آن در برنامه دیگر:

تابع را می توان در یک پکیج توصیف نمود و در برنامه ی VHDL با استفاده از `use` و نام

پکیج آنرا کال بار برد. به عنوان مثال: تابع `carry` را می توانیم در پکیجی به نام `my package`

قرار دهیم و در یک برنامه ی VHDL آنرا فراخوانی کنیم

```

library ieee;
use ieee.std-logic-1164.all;
package my-pack is
-- declaring Function carry
function carry (bit1, bit2, bit3 : in std-logic)
    return std-logic;
end;
package body my-pack is
-- defining function carry
function carry (bit1, bit2, bit3 : in std-logic)
    return std-logic is
variable result : std-logic;
begin
    result := (bit1 And bit2) Or (bit1 And bit3) Or (bit2 And bit3);
    return result;
end carry;
end my-pack;

```

زوال یا Procedure: یک برنامه فرعی، شبیه تابع function است که برای اجرای

محاسبات و رویتن های تکراری به کار می رود. Procedure مانند function در آرکیکت

ویا Package اعلان می شود

پارامترهای procedure می تواند ورودی و یا خروجی باشند. محاسبه برای procedure

از مثال in out استفاده کند

می توانیم هر تعداد باشد و در صورتی که در Function فقط یک تغییر بصورت return در Procedure خروجی تواند

خارج می شود. به عنوان مثال procedure یک جمع کننده کامل سه ورودی را بنویسید

```
procedure full-adder(a,b,c: in std-logic;  
                    sum,cout: out std-logic) is  
begin  
    sum := a xor b xor c;  
    cout := (a and b) or (b and c) or (c and a);  
end full-adder;
```

مثال: با استفاده از procedure جمع کننده کاملی بنویسید که دارای سه ورودی a, b و c

و دو خروجی sum, cout باشد و آرگمنت برآورد یک جمع کننده 4 بیتی را بنویسید

```
library ieee;  
use ieee.std-logic-1164.all;  
entity procedure_fa is  
    port (a,b: in std-logic-vector (3 down to 0);  
          cin: in std-logic;  
          sum: out std-logic-vector (3 down to 0);  
          cout: out std-logic);  
end entity;
```

Architecture proc of procedure_fa is

-- declaring procedure of Full Adder 1-bit.

```
procedure full-adder(a,b,c: in std-logic;  
                    sum,cout: out std-logic) is
```



```
begin
```

```
sum := a xOR b xOR c;
```

```
cout := (a and b) or (b And c) or (c And a);
```

```
end full-adder;
```

```
-- end declaring
```

```
begin
```

```
process (a,b,cin)
```

```
variable result: std_logic_vector (3 down to 0);
```

```
variable carry: std_logic;
```

```
begin
```

```
full-adder (a(0), b(0), cin, result(0), carry);
```

```
full-adder (a(1), b(1), carry, result(1), carry);
```


```
full-adder (a(2), b(2), carry, result(2), carry);
```

```
sum <= result; full-adder (a(3), b(3), carry, result(3), carry);
```

```
cout <= carry;
```

```
end process;
```

```
end architecture;
```



مثال: بنامبر VHDL ای برای یک 2x1 mux بنویسید.

```
library ieee;  
use std_logic_1164.all;  
Entity mux is  
  port (a,b:in std_logic;  
         o:out std_logic);  
end entity;  
Architecture Arch-mux of mux is  
  begin  
    o <= a when s = '0'  
      else b;  
  end Architecture;
```

```
Entity testbench is  
end testbench;
```

```
Architecture tb of testbench is
```

```
  signal a,b,s,o:bit;
```

```
  component mux
```

```
    port (a,b,s:in std_logic;  
          o:out std_logic);
```

```
  end component;
```

```
  begin
```

```
    mux portmap (a => a, b => b, s => s, o => o)
```

$a \leftarrow '0'$ i' after 10ns, $'0'$ after 20ns, i' after 30ns; $b \leftarrow '0'$ i' after 10ns, $'0'$ after 20ns, i' after 30ns;

end;