

نام: هجاری / مدرس خانو (انجمن موزیک) دکتر قدرت سیدام مدیر آموزش

۳ فصل اول درس داده نمی شود.

۱۴ غزه ۱۴۰۱ (م) - ۹ غزه لایحه طراحی

(تایید کننده)

۱،۴ حضور و غایب

+
۲۱،۴ غزه


hsayyari.blog.ir

۶ و ۷ اسامی است.

فصل ۴: رجیسترها (Registers): رجیستری حافظه ای کوچک با سرعت زیاد است که در CPU قرار می گیرد! هر Register تعداد مشخصی از بیت های داده را نگه می دارد و برای پردازش داده ها (فرآیند پردازش) استفاده می شود.

ساختار Register: سریال

ArAz Haghbin



همه Register bit است و هم در صورت طرز دیگری نیز داده ورودی دارد!

در معماری Register: آیتم
نشان می دهد.



از دستور العمل: هر دستوری که به Register می فرستد (Micro operation).

* بهترین تفاوت CPU در هر operation است.

زبان RTL: (Register transfer language) زبان انتقال بیت: هر operation (RTL)



نشان می دهد: $R_1 \leftarrow R_2$ (رگستر R_2 در R_1)

* در انتقال move ایتم نمی شود! ایتم انجام می شود!


شکل از شرط: $if (x > 10)$ در ++C
 $y = 4;$

در معماری: $Q: R_1 \leftarrow R_c$
 مدار منطقی است

تغییر عملگر است:




** هر چه در Register است در خروجی آن نیز هست! یعنی هیچ چیزی در خود مگر نمی دارد!





ArAzlaghbin

* Register می باید Load دارد که برای ورود اطلاعات به Register باید فعال باشد یعنی برای خود

باز به اجازه نیست ولی برای ورود اطلاعات به Register نیاز به اجازه هست!





* برای ورود اطلاعات علاوه بر Load نیاز به clock نیز می باشد برای کنترل بهتر در مدار کن را می بینیم و مقدار مدار را کنترل می کنیم.



صفر ۳ دارد!


{ puls ای منی می باشد }



* clock به معنی بار نیست
 فقط ۴ بار می‌نمونه و ۱۶ بار
 باره!
 * اگر load به بار نیست
 اجازه ورود اطلاعات نمی‌دهد!

* clock و load هر دو می‌توانند در یک خط باشند

ArAz Haghbini




* هر ۴ بار load به بار نیست
 اینت چون فقط
 در pulse لاین اجازه می‌دهد!
 نکته: اینی که بالا رو نوشتیم!
 لاین درونی یا پهنی درت است.

دستر swap در ++ C :

$$\begin{aligned} x_1 &= x_2 \\ y &= x_1 \\ x_1 &= x_2 \\ x_2 &= y \end{aligned}$$


دستر swap در ++ C : $R2 \leftarrow R1$ و $R1 \leftarrow R2$ / T برآورد




$TQ : R1 \leftarrow R2$ این کار در ترابا T و Q and نتوانه
 بین هم دو بار به فعل به بار نیست!

* بین چهار ۴ ترابا می‌داریم: $R1 \leftarrow load$ فعل /
 $R2 \leftarrow load$ فعل / مایان روی به بار نیست / T هم برآورد!

$T+Q : R1 \leftarrow R2$
 T و Q هم نتوانه




دستور انجام اولیاد $P: R_1 \leftarrow R_2$



در این انتقالی نمی افتد چون لقمه که load باید حسابی به سطح و غیر بود مانند بین انتقال در لقمه ۳ صورت می گیرد.

@EngineersRepository


: BUS



نقطه اتصال:
(مراقبت‌های برای ارتباط
بین رجیسترها)


* نقطه سرعت بالاتر اتصال فایبر اپتیک این رجیستر است.

سین برای حل مشکل ارتباط پیچیده سیستم Bus طرح گردید:
(زیرت این روش سادگی طراحی و امکان اشتغال از تعداد زیادی رجیستر)




در این روش هر چه تعداد رجیسترها بیشتر شود، اندازه‌های سرعت کمتری شود.


* نکته: چون هر چه در درون رجیستر است در خروجی آن هم است پس باید حافظه‌های برای ایجاد رجیستر در سیستم Bus ایجا کرد.
برای این که راز Multiplexer استفاده می‌شود: (نقطه اتصال)




نقطه: به اندازه‌های کمتر برای ۳ رجیستر عدت‌های طراحی کنید:
نقطه: تعداد خطوط Bus هنگام برابر تعداد رجیستری است!



50 و 51 : خطوط نمری (اینها) است
 که 0 و 1 دادن هر کون آنکه دردی
 (رقتی) روی Bus می آید را اینها
 می گیم. مثالی $A \oplus$ ، اما زدم!





برای ایند نظام برای رقتی (فعال کردن) از بدیت decoder اینا ده ولیم هر کون را به ورودی load رقتی



وصل می گیم :


وصل مایل همه به !

ردى اول براسه از روى Bus MAX



ArAz Haghbini

* در حالت 3 حالتى enable فعال باشه لت (اعداد) كارى كنند :




ورود	خروج
0	1
1	0




en	ورود	خروج
0	0	X
0	1	X
1	0	0
1	1	1

* در واقع در 3 حالتى
وقتى en = 0 است اعداد



x	y	خروج
0	0	0
0	1	0
1	0	0
1	1	1




en	x	y	خروج
0	X	X	X
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

روش دوم برای برداشتن از روی Bus حالتی 3 گانه:

این قطعه به چندتای (2)

decoder برای همه محموله کارهای!




ArAz Haghbin

@EngineersRepository

داده

عدد 5 دارد!




* مشکل در پیاده سازی فقط دو ورودی امکان دارد درست باشد!
 ۱- بیت ۳ حالت باشد
 ۲- و در هر لحظه فقط یک بیت فعال باشد!

$R_2 \leftarrow R_1$
 $R_1 \xrightarrow{\text{Read}} M[AR]$
 $M[AR] \xrightarrow{\text{write}} R_1$



$A - B = A + \bar{B} + 1$

بیت در ورودی Xor

ArAz Haghbin



برای پیاده سازی با Butle می شود
 برای پیاده سازی با Not می شود




تفاوت در هر چیزی دهیم (۳ بیت) به علاوه ۲ کنند!

@EngineersRepository

تعلیق صرفاً آموزشی است

مداری طراحی کنید که تعداد بیت‌های خروجی را با عدد ۲ یا ۳ و یا با عدد ۴ جمع کند.

(در این برای ۳ بیت‌ها هم داده‌ها هم در نظر بگیرید)



- 2 → 010
- 3 → 011
- 4 → 100

NC: No connection!

تعداد Mux و سیستم‌های دیگر را با FA انجام دهید و در این مدارها، این‌ها هم داده‌ها هم.

Carry
ATAK
Caghibin

s_1	s_0	نتیجه
0	0	A+2
0	1	A+3
1	0	A+4
1	1	X

s_1	s_0	C_{in}	خروجی
0	0	0	A+2+0
0	0	1	A+2+1
0	1	0	A+3+0
0	1	1	A+3+1
1	0	0	A+4+0
1	0	1	A+4+1
1	1	0	X
1	1	1	X

$A - B = A + \overline{B} + 1$


$$\begin{array}{r} A_3 \ A_2 \ A_1 \ A_0 \\ \underline{ } \\ \end{array} = A - 1$$

عین‌داری با سیستم‌های دیگر با جمع کردن در واقع داریم

در وقتی عددی را با سیستم ۲ عددی دیگر جمع کنیم در واقع داریم $A - B$ را انجام می‌دهیم.


سازمان (معماری) پردازنده
 جدول صف ۱۱ کتاب کار شود

از Max کجمن منطق ALU را ایجاد می‌دهد. این کار را به بیت واحد می‌کنند
 اگر Register 4 بیتی بود Max نیاز داشتیم. Max در Selector که متحرک هستند.




ArAz Haghbini

دوره ۱: Selective Set
 در تمام این در بیت 1 شود





دوره ۲: این دو را با هم OR می‌کنیم
 بابت نشان می‌دهد

دوره ۳: این دو را با هم OR می‌کنیم
 بابت نشان می‌دهد



دوره ۲: در بیت تغییر داده می‌شود
 B برابر 1 قرار می‌دهیم

: selective Complement




XOR

		XOR
0	0	0
0	1	1
1	0	1
1	1	0

صفحه ۳ دارد!

selective clear (MASK) : فنر در سبزه دلخواه از A



Insert: که فنر برای فوایم در بخش از فنر کپی لیس. عدد معلوم نیست:

A =

	1	0	1				
0	1	0	0	1	1	0	1

1	1	0	0	0	0	1	1
---	---	---	---	---	---	---	---

①

And

0 1 0 0 0 0 0 1

OR

0 0 1 0 1 0 0 0

0 1 1 0 1 0 0 1

A =

	1	1	1	0	1	1	0
0	0	1	1	1	0	0	1

And

0 0 1 1 0 0 0 0





OR

1 1 0 0 0 0 1 0

1 1 1 1 0 0 1 0

نتیجه:


انواع shift = shift های
 منطقی shift
 وضعی shift



در نسبت وضعی همای عددی کمتر
 رقم سمت عدد علامه مثبت

0 باینری
 1 باینری منفی

* رقم سمت عدد علامه دار، در نسبت وضعی در ابتدا نسبت (shift) منطقی.



* اگر دو بیت آخر مختلف علامه بودند اجازه shift نداریم. (در حسابی)
 به همین علت از xor استفاده می کنیم.



هر نسبت به چپ 2x (ضرب در 2) و هر نسبت
 به راست 1/2x (تقسیم بر 2) می شود

عدد 4-12 : بیت 0 از بیرون دارد آن می برد!

ALU: ۱۰۸ بیت های مساوی

۳۱۱۱ منطق (منطق)

است منطق




این اندکدام با هم کار می کند:

S_p	S_r	خروجی
۰	۰	عوارض حسابی
۰	۱	مدار منطق
۱	۰	تغییر بزرگی
۱	۱	تغییر جهت


ArAz Haghbini

	S_p	S_r	S_1	S_0	c
$A+B$	۰	۰	۰	۰	۰
$A+1$	۰	۰	۱	۰	۱
AB	۰	۱	۰	۰	X
$A \oplus B$	۰	۱	۰	۰	X
shift LA	۱	۱	X	X	X

این مدار ۱۱۷ بیت است
 ALU است مثلا اگر ۶۴ بیت
 ۶۴ بیت داریم که فقط ۱۱۷ بیت
 (۵, ۵, ۵) و carry آن
 آنرا در هم وصل است.



ARAZ Haghbin



فعل =

کتاب دستورالعمل =



صفتی که نوع عملیات

نوع آدرس عملوند

AC : Accumulator.*


رستری که جایی که از قبل معلوم است و عملوند اول و جواب در آن رستری می شود

$$\text{RTL} \rightarrow -R \uparrow \xrightarrow{\text{می شود}} AC \leftarrow AC - R1$$

* این که opcode فیزیکی باشد به سبب اینکه دستورالعملی که دارد (مثلاً برای ۲۰ عمل نیاز به ۵ بیت داریم)

* Address : این که فیزیکاً دانسته باشد به سبب حافظه ای که می باشد (مثلاً برای ۱۶ خانه ۴ بیت می خواهم $2^4 = 16$)
 صفر دارد! یعنی ۵ خانه ۶ بیت می خواهم $2^6 = 64$


تعداد بیت‌ها در دستور العمل برای کد دستوری طراحی کنید. دارای دستور باینری و از دید حافظه ۱۵۰۰ خازن
 که هر خازن ۶۴ بیت باشد استفاده کند.
 ارتباطی با طراحی قالب دستور العمل ندارد.




* این کد دستوری اصلاح قوی رهنموی دارد (می‌تواند کمتر باشد ولی دوبار می‌خواند)
 اگر کمتر باشد هم که ...

روشهای آدرس دهی :

add (جمع کردن در کس)




ArAz Haghbin





بروز خازن 25 آدرس‌های را باید دید اما آن جمع کنی را بردت بار

* دو حالت Direct و Indirect را می‌توان با یک بیت از کد دستوری عملیات (ضربه)




① روش دیگر (با کمترین بیت از opcode):



۳ - بیت برای Addressing mode

بیت برای نشانی صفه عمل (Addressing mode)



* حالت دستورات هاست

ولی در واقع باید

دستور را به سه بخش تقسیم کنیم تا به صورت ۲ بماند!

آدرس هوز: آدرس واقعی و اصلی عملوند! نشانی صفه عملیات -


Data Register: هر عملی که در باره ۲ عملوند داده بماند یکی AC و آن یکی همان DR است.

AC: پیش فرض برای (رشته‌های فرض) عملیات ۲ عملوندی.

PC (program Counter): همیشه آدرس دستور بعدی را در خود می‌دارد.

AR: Address Register: هر دستوری که حافظه توسط رجیستر AR صورت می‌گیرد.

IR: Instruction Register: رشته‌هایی که هر دستوری که از حافظه خوانده می‌شود داخل



در IR قرار می‌گیرد.

در IR تنها دستورات قرار می‌گیرد (نه مقدار)

TR: Temp Register: رجیستر موقت که در محاسبات حسابی کاربرد دارد. (مقدار نه دستوری)

INPR: Input Register: هر داده که می‌خواهد از بیرون از CPU وارد آن شود اول

وارد INPR می‌شود.

OUTR: Output Register: هر داده که می‌خواهد از CPU خارج شود اول وارد OUTR می‌شود.

ArAz Haghbin

نقل صفت: به یک بار اضافه شود.

* صیغه ۳ selector داریم می توانیم عدالت ۱ و عدالت ۵ انتخاب انجام دهیم.

* حالت (۰۰۰) توی انتخاب شده است.

* صیغه از حافظه روی Bus به ما می آید: selector ۷ انتخاب سرد (۱۱۱)

↓
کد مین

۱- آدرس انتخاب شده روی AR

۲- فعال کردن خطه خواندن

۳- انتخاب selector ۷ (۱۱۱)

نوش روی حافظه از Bus

۱- آدرس روی AR

۲- فعال کردن پایه نوشتن (lead)


* نکته: lead همان نوشتن است به selector میزنیم تا هم

selector برای آوردن روی Bus است نه برداشتن از آن.

INR: پایه Increment که هم تعدادی داخل رجیستر است، به اضافه ۱ می کند.

مثال: حافظه ۲۵۰ حافظه روی Bus میزنیم:

۱- آدرس حافظه ۲۵۰ روی AR، حافظه



* صفا، خطه از DR

آدرس از AR

ArAz Haghbini

1- selector (۱۰) : $AR \leftarrow PC$


2- $AR \leftarrow lead$ (مکانی که در Bus قرار میگیرد)

* چیزی از Bus وارد AC نمی شود

1- $AC \leftarrow AC + DR$ (مکانی که در Bus قرار میگیرد)

2- $ALU \leftarrow selector$ (عملیات را مشخص می کند)

3- $AC \leftarrow lead$ (مکانی که در Bus قرار میگیرد)



* هر چیزی که در AC قرار دهیم اولاً در DR قرار می دهیم بعد در AC می بینیم :

1- selector (۱۰) در Bus قرار می گیرد و در Bus می رود

2- $DR \leftarrow lead$ ، اتصال به PC دارد ، DR می شود

3- $ALU \leftarrow selector$ ، برای تعیین عملیاتی که در DR قرار می دهیم

4- $AC \leftarrow lead$ ، اتصال به PC دارد ، AC می شود

$PC \leftarrow PC + AR$



صفر ۳ دارد

۵ - selector 1 (۱۰۰) حرفی سیستم آ AR دارد
Bus شود.

۶ - DR load فعال سیستم آ AR در DR
Bus

۷ - selector ALU از به یونهای حرفی سیستم آ
DR به علاوه AC (DR+AC)

۸ - AC load فعال سیستم آ از ALU دارد AC شود

۹ - selector از به یونهای تنظیم سیستم آ در AC بر روی Bus
تواند (4) (۱۰۰)

۱۰ - PC load فعال سیستم آ اطلاعات از روی Bus دارد
PC شود.

* IR تا به بار lead دارد چون فقط به دستور در آن وجود دارد (بی نیاز به 2 + نهن clear
کود ندارد IR با حسابی ندارد.

* در هر قسمتی clear بر این فسترون (حسابی) از بار می آید.

- ۱ - تنظیم ALU selector Input را در آن
- ۲ - AC load فعال سیستم

Input —————> output

- ۳ - Bus selector (4) 100 فعال
- تایم از روی Bus

۴ - output load از سیستم!

سوال احصائی! (حدیثی)

$$TR \leftarrow TR + DR$$

@EngineersRepository

- حافظه ای : انجام عملیات با فزاین از حافظه (محتویات خانه ۲۷۵ را با AC جمع کنی)
- رصدی : دستورات رصدی (DR یا PC جمع کنی بزرگ در AC)
- ورودی/خروجی (I/O) : رصدی ورودی و خروجی (از CPU)


* دستور العمل در رصدی IR قرار می گیرند!

PC آدرس دستور العمل بعدی را نگه می دارد

* تحلیل :

1	3	12
---	---	----

 decode کردن می گویند! (از رنگی)




mode
0 : دستور
1 : عملیات

0 0 0	→	AMD
0 0 1	→	$\frac{0xxx}{12}$
0 1 0		
0 1 1		
1 0 0		
1 0 1		
1 1 0		

حافظه ای ← از *
0 : دستور
1 : عملیات

حافظه ای بیت (رصدی یا I/O) ← 1 1 1

از *
0 : رصدی
1 : I/O



دستورات حافظه ای : الف

ماتریس شماره ۱۳۳ کتاب:

دستورات رجیستری :

7 452




دستورات ۲/۵ :

F 300



ماتریس شماره ۱۳۴:

9 (371) :





1378



صفحه ۳ دارد!

نکته صفحه ۱۳۸ :

دیتای ۸ بیتی که I چک می‌کند!



نکته صفحه ۱۳۹ : $D_4 T_4 : sc = 0$

CLR ✓
sc

اطلاعات دستورات :

- Fetch (1)
- Decode (r)
- Address (r)
- Execute (r)

فصل: ارسال مقدار (عملیات)

Fetch
 $T_0: AR \leftarrow PC$
 $T_1: IR \leftarrow M[AR], PC \leftarrow PC + 1$


۱- بار کردن مقدار
 ۲- select: مخدات حافظه Bus
 ۳- بار کردن IR، ۴- بار کردن PC

decode
 $T_2: D_0, D_1, \dots, D_7 \leftarrow IR(12-14) \rightarrow$ *بیت ۱۲، ۱۳، ۱۴ را decode کن*
 $I \leftarrow IR(15) \rightarrow$ *بیت ۱۵ را تغییر بده تا عملیات*
 $AR \leftarrow IR(0-11)$

فصل صفحہ ۱۴۲ توضیح شود: این برد مدار خاص فصل صفحہ ۱۳۱ باشد!

@EngineersRepository

تعلیم صفحہ ۱۴۳



$SC \leftarrow 0$ آغاز، sequence counter

$AR \leftarrow P$ Fetch

$IR \leftarrow M(AR), PC \leftarrow PC + 1$

$IR(12-14)$ دیکھو عمل در
 $AR \leftarrow IR(0-11), I \leftarrow IR(15)$ decode!

$I/O = 1$ یا $I = 0$ D7

ArAz Haghbin

$I/O = 1$ یا $I = 0$ I

اجرای دستورات I/O
 $SC \leftarrow 0$

اجرای دستورات
 $SC \leftarrow 0$

$I = 2$ یا $I = 0$ I

$AR \leftarrow M(AR)$

موقع کار *

اجرای دستورات حافظه
 $SC \leftarrow 0$

* دستورات حافظه ای از مرحله T₄

دستورات I/O در قسمتی از مرحله T₄ اجرا می گردند

* چون اجرای دستورات در زمان اجرای باید قوانین اجرا را داشته باشیم (نی در این مستند یافت می شود) پس دستورات حافظه ای همگی از T₄ اجرا می گردند.

فرآیند اجرای دستور : Fetch : برداشت از حافظه
 Decode : تفسیر
 اجرا

* در پایان هر دستور sequence counter برابر شده تا بتواند در باره از اول دستور بعدی را اجرا کند!

عددول صفحه ۱۳۵ : تمام دستورات رجستری نقل صفحہ ۱۴۲ :

نکته : برای اینکه در نقل صفحہ ۱۴۳ دستور رجستری باشد باید شرط داشته باشد :

$$\left. \begin{array}{l} D_7 = 1 \\ I = 0 \\ T_3 \text{ در زمان} \end{array} \right\} \rightarrow D_7 I T_3$$

$I = 1 \rightarrow I = 0 \checkmark$


$D_7 I T_3$: دستور I/O

$D_7 T_4$: دستور حافظه ای

I نمی خواند چون ص ۰ و ص ۱ دستور حافظه ای است (سوال هشتم یا نهم را متحقق نکرد)


عددول صفحہ ۱۳۵ : صفحہ ۱۳۵!

صفحه ۳ دارد!



* بیت آخره با شماره بیت و ال 1 با شماره بیت است!

ArAz Haghbini



اینجا به
که با هر clock
اضافه شدن کند که
وقتی clock نماند
بسی کامپیوتر خواندن
است. (دکمه یا پاور
در کامپیوتر در زمان
این ورودی میماند
را 1 می کند!)

@EngineersRepository

* جدول صفحہ ۱۴۶ همان ۷ دستور حافظه‌ای طرح شده در جدول قبل را نشان می‌دهد

آیات ۱۳۸
میکرو دستور

$$\text{fetch} \left\{ \begin{array}{l} T_0: AR \leftarrow PC \quad \text{: Fetch} \\ T_1: IR \leftarrow M[AR], PC \leftarrow PC+1 \end{array} \right.$$

- : decode

$$\text{decode} \left\{ \begin{array}{l} T_2: I \leftarrow IR(15), D_7 \dots D_0 \leftarrow IR(12-14), \\ AR \leftarrow IR(0-11) \end{array} \right.$$

$$\left. \begin{array}{l} T_3: AR \leftarrow M[AR] \\ \text{Flip-flop} \end{array} \right\} \text{باید از آنجا که در } I \text{ و } I_2 \text{ (صفحه ۱۳۸) برابر می‌باشد}$$

جدول صفحہ ۱۴۶ : (And)

$$D_0 T_4: DR \leftarrow M[AR]$$

ArAz Haghbini

جدول قسم در AC نمی‌تواند نوشت

$$D_1 T_5: AC \leftarrow AC \wedge DR, SC \leftarrow 0$$

sequence counter = 0 می‌شود که علامت می‌باشد انجام دهد!

این D برای این است که کامپیوتر بتواند که در تصمیم بگیرد که آیا در decoder می‌تواند

جدول صفحہ ۱۴۶ : (ADD)

$$D_1 T_4: DR \leftarrow M[AR]$$

$$D_1 T_5: AC \leftarrow AC + DR, E \leftarrow Cout, SC \leftarrow 0$$

که در نهایت برای carry برسد ALU صفحہ ۱۳۱

جدول صفحہ ۱۴۶ : (load) : کلونید را از حافظه برداری ندارد در AC

$$\text{LDA:} \left\{ \begin{array}{l} D_1 T_4: DR \leftarrow M[AR] \\ D_1 T_5: AC \leftarrow DR, SC \leftarrow 0 \end{array} \right.$$

صفحه ۱۳۵ دارد!


جدول صفحہ ۱۴۹: (STA) صفحہ سہمہ در AC یا AR انتقال دہہ M[AR] !

STA: {DTF: M[AR] ← AC, SC ← 0

جدول صفحہ ۱۴۹: (branch) (BUN) در حال اجرای دستور ہما قسم ہذا از آن PC

باید بود ۱۰۱ دہ خود ہما دستوری دارا کہ بروختہ ۳۷۵ (دستور ۳۷۵)

BUN: {DTF: PC ← AR, SC ← 0



PC address
ی تہ ۱۷۴۱!

ArAz Haghbini

جدول صفحہ ۱۴۹: (انتخاب با بازگشت) - در زیر مندی کہ توضیح کری کردہ ، تابع رصہ از منہ ہا در انجام ہن دستور دوبارہ ادا ہا ہا

BSA

دستور ۱۰۰ گلد ہر برویہ ۵۰

BSA: {DTF: M[AR] ← PC, AR ← AR + 1
DTA: PC ← AR, SC ← 0

وقتی این اتفاق می افتد

PC = 1۰۱ انت برای اند

وقتی ہر کرد ہر دور ہا ہا ہا

این ۱۰۱ جای زفرہ کرد

مقدار کلہ ریش


(انتقال صفحہ ۱۴۹) الف

دستور ۱۱۱ را در صفحہ ۱۳۵ می گذاریم تا دوبارہ تکرار کردہ

Table with 3 columns: Address, Instruction, and Comment. Row 0: BSA 135, PC=21. Row 1: 21. Row 2: AR=135, 134. Row 3: BUN 135.

دستور بران پڑی ہما ۱۳۵ و ہر ہا ہن دستور صفحہ ۲۱ بل با بازگشت BSA

سوال: (انتقال)



* آدرس این را می‌دانیم
 چون نمی‌دانیم چاهان
 مقدرات!

جدول ضمیمه ۱۴۶: (ISZ) و ضمیمه برسی کردن index حلقه در برنامه نویسی یعنی $0 \leq i < 10$

Araz Haghighi

که این از اجزای کمبریج این کاره در فرآیند عدد منفی (-10) می‌توانیم به
 پایه INC که یک بار دیگر فعال می‌کند (یعنی اضافه می‌کند) تا برابر ۰ شود!

ISZ: $\begin{cases} D_{6T4}: DR \leftarrow M[AR] & \text{عدد منفی} \\ D_{6T4}: DR \leftarrow DR + 1 \text{ (Inc)} & \text{مستقیم در AC برنامه} \\ D_{6T4}: M[AR] \leftarrow DR, \text{ if } (DR == 0), PC \leftarrow PC + 1 & \text{شرط index را اجرا می‌کند} \\ & SC \leftarrow 0 \end{cases}$

* تنها عمل حسابی که بدون نیاز به ALU می‌توان به‌راحتی انجام داد، +1 کردن (INC) می‌باشد!

* این D برای این است که کامپیوتر تشخیص دهد کدام E یا A یا B به اجرا برسد که این D را decoder (ضمیمه ۱۳۸) می‌برد!


* Interrupt (صفر عدد!)

صفر ۷ دارد!

* CPU به دوروش به درخواستها پاسخ می دهد: Interrupt - pulling

pulling: نیروی که تمام دارد چیزی را بکشد می کشد (در انحصارات (مشارکت) یعنی ISZ و pulling)
 Interrupt: CPU کارهای خود را تمام می دهد هر موقع آنچه خدمات کند. (در زمانی که لایه های کاری کند)
 (در زمانه برای دادن مازیک به استاد - branch با بازگشت)

لنگه صند ۱۵۲ و آنچه که در وی کار در گهای روی کیبورد را می بیند صریح می دهد!
 تپه و FGI و کابینه



* فرض کنه که از فرستنده به Buffer به صورت Serial انجام کنه.

* Buffer: همگام کنه سرعت!

* در هر لحظه اگر رست فرستنده و گیرنده با هم برابر باشد نیاز به Buffer است!

* وقتی اطلاعات وارد INPR شه FGI 1 می شه و اطلاعات در INPR نمی شه و در Buffer می ماند.

* FGO اگر 1 باشد یعنی تپه OUTR اطلاعات از AC می برد و با فرستنده اینها به ستری می رسد و بعد از آن دوباره 1 می شه تا بگیرد از AC!
 پس FGO صند ۱۵۲
 نکته مهم در صند ۱۵۲!

در شکل عملکرد کیبورد تمام ارتباطات به جز ارتباط با AC با دو رجیستر INPR و OUTR

به صورت سری است و فقط با AC با دو رجیستر INPR و OUTR موازی است. به عنوان مثال

cpu آنتن می‌گیرد


@EngineersRepository

pulling: CPU خودش تمام زمان را به خود اختصاص می‌دهد.

Intrupt: خود بریزد - یا دستور خصوصی کند.



صفحه ۱۵۱: شکل بار هم!

* کامپیوتر اگر در حال اجرای دستور (دستور فعلی) باشد بر طبق جدول می‌داند اول دستور را اجرا کند و سپس وقفه را جواب می‌دهد.



*** کامپیوتر در پایان هر دستور در حال توقف R -
 *** آنگاه به دستور بعدی بر می‌گردد یعنی باید جای آن را
 ذخیره داشته باشیم! (مثل BSA - BSN)

*** IEN (Interrupt enable) /




*** اولویت IEN از R بسیار بالاتر است!!!

* اگر FGI و FGO هر دو ~~مک~~ باشند اولویت با FGI است.

* روال وقفه بار... BSA است ولی BSA می‌گوید برود جای (شخص ذخیره کن) اما وقفه می‌گوید در خانه (صفر) ذخیره کن!

* در وقف محل ذخیره آدرس باز است فقط در زمانه (ممنوع) است ولی در BSA خودمان به آن می توانیم دسترسی پیدا کنیم!

خود وقف محل به اینجای مجموعه ای از دستورات است.




0	141
1	BUN 148
145	
	{?}
1	BUN 0


ArAz Haghbini

تفاوت وقفها BSA :

BSA:



وقف:



* در آون دستور وقفه $IEN = 1$ می شود!

وقفه های می تواند رخ دهد که:

$$\frac{R \leftarrow 1}{IEN = 1}$$

$$IEN = 1$$

$$FGI = 1 \text{ یا } FGO = 1$$


در زمان T_0, T_1, T_2 می باشد

$$T_0 = 0 \Rightarrow T_0' = 1$$



$$R \leftarrow 1: T_0' \cdot T_1' \cdot T_2' \cdot IEN \cdot (FGI + FGO) \quad *$$

یعنی حاصل این موارد 1 باشد!




ArAz Haghbini


توضیحات خودمان
۶ و حذف

فصل ۱ : صفحہ ۲۴۲ : ریژنر AC و V (Accumulator) $R_5 \leftarrow R_1$


نتیجہ : 01000 ← نتیجہ عمل OPR بازم!



حالت دستور العمل :



جدول صفحہ : ۲۴۲ تا ۲۴۴ و جدول ۲۴۴ :



روش سوم (روش اول : کد AC و روش دوم صفحہ AC)

آسان از روش (Stack) : صفحہ ۲۴۷ : به جای صفحہ AC به Stack که داخل CPU است.
 * هرگز نمی‌توانیم Stack می‌خواهیم بنابراین (push) باید اول در DR بنویسیم و از آنجا
 از Stack برداریم (pop) باید باز از DR آسان کنیم.
 صفحه دارد!

Push:

$$sp \leftarrow sp + 1$$


$$M[sp] \leftarrow DR$$

$$\text{if } (sp == 0) \rightarrow full = 1$$

$$\text{empty} = 0$$

چون ۶۳ به ۷ ارجحی می نهد
ولی چون تا ۶۳ می نهد
۶ ارجحی است یعنی ۶ ارجح
می نهد

برای push کردن stack :
94 | 0000 0000



برای pop کردن :

$$DR \leftarrow M[sp]$$

$$sp \leftarrow sp - 1$$

$$\text{if } (sp == 0) \rightarrow \text{Empty} = 1$$

$$full = 0$$

@EngineersRepository

$$R1 \leftarrow R2 + R3$$

سوارده: (3) (2) (1)

دستورات چندگانه:

$$R1 \leftarrow R1 + R2$$

سوارده: (1) (2)

$$Ac \leftarrow Ac + DR$$

سوارده: (1)

ارجاع برای (محور Ac شامل عملیات و جابجایی) سوارده (استاده اگر چه در DR تغییر)

stack { pop x → از بالای پشته بردار *

push x → از بالای پشته بردار و به پشته برده *

(آدرس مشخص نمانده) سوارده:

$$X = (A + B) * (C + D)$$

نکته: در CPU عملیات (A+B):

AC Flagbin

- Ac ← M[A]
- Ac ← Ac + M[B]
- M[T] ← A
- temp
- Ac ← M[C]
- Ac ← Ac + M[D]
- Ac ← Ac * M[T]
- M[X] ← Ac

نکته: حافظه آدرس از ۰ تا ۲۵۵ (۰-۲۵۵)

داده‌ها به حافظه آدرس در آید

مثال: چهار عمل قبل و صورت ۲ آدرس (نمی آید) (عادل) داریم:

```

R1 ← M[A]
R1 ← R1 + M[B]
R2 ← M[C]
R2 ← R2 + M[D]
R1 ← R1 * R2
M[X] ← R1
    
```

تغییرات در آدرس AC داریم
 در بازوی temp نیست!




```

R1 ← M[A] + M[B]
R2 ← M[C] + M[D]
M[X] ← R1 * R2
    
```

مثال: همان عمل ۲ صورت ۳ آدرس:

مثال: همان عمل ۲ صورت ۰ آدرس: (آدرس از نیواس استفاده می کند)



```

push A
push B
ADD
push C
push D
ADD
Mul
POP
    
```

اولم دورا pop
 نیواس جمع کرد
 push می کند!

فکر دارم!

Reduced instructions Set Computer : RISC

Complex instructions Set Computer : CISC

دوره‌های معماری رایانه‌ای CPU داریم

دوره‌های
معماری

۱- برکت‌های پیچیده برای پیچیدگی

۲- برکت‌های انزوی بالا بدون مدارات زیاد دارند حساب دستگاه‌ها حواس‌پرتی دارند

۳- برکت‌های انزوی بالا حارت زیادی ایجاد می‌کنند که به سیستم‌ها سبب سردی می‌شود

مزایای CISC: ابتدا فقط با دست‌ساز عملیات مورد نیاز (مثلاً حساب) را انجام می‌دهند

در دنیای واقعی Intel و AMD از CISC هستند

ArAz Haghbin

۱- دستورالعمل‌ها را در تعداد کمی انجام می‌دهند

مزایا: صرف انرژی کم که نیاز به دستگاه‌های حواس‌پرتی ندارد - حارت کمتری ایجاد می‌کنند و درازترند

انرژی دستگاه‌های حواس‌پرتی مورد استفاده از معماری RISC پیروی می‌کنند

* برترین شکل کامپیوتر در دنیای CPU به حافظات! حافظه‌ها Bottleneck است یعنی برگ‌ای می‌شود


* * RISC تمام اطلاعات مورد نیاز خود را اول از حافظه می‌گیرد و در AC (accumulator)

خود می‌گذارد و بعد کار خود را شروع می‌کند. معماری CPU در RISC عمل‌ها را با ریاضی

AC است. اینها از فرمات دستور ۱۰۰ را اجازت تا دستور ۱۴۰ را صادر می‌کنند مثلاً عملیات ۲ pc است

* کاهش تعداد دستورات به معنای افزایش سرعت است! عملگر (operator)

RISC:




عملیات
 $R1 \leftarrow M[A]$
 $R2 \leftarrow M[B]$
 $R3 \leftarrow M[C]$
 $R4 \leftarrow M[D]$

این قسمی کارها جزوی و همزمان

کارها
 $R1 \leftarrow R1 + R2$
 $R3 \leftarrow R3 + R4$
 $R1 \leftarrow R1 * R3$
 $M[x] \leftarrow R1$

در این قسمت در دو سلسله یا اسلک

ARAZ Hashbin




ارزشهای آدرس دهی : - آدرس دهی نسبی

- آدرس دهی غیر نسبی

آدرس دهی خود آفرینی (self addressing) : آدرس دهی آفرینی (مثل دستور pop (stack)) یعنی خود دستور مشخص می کند آدرس می گزیند

- آدرس دهی بلا فصل (بلا فصل) : $Ac \leftarrow Ac + 10$

که در این آدرس دهی ، این آدرس است




ADD at 400
 - آدرس دهی رجسری (نسبی) : فرد data (عملیات) که اینی مقدار است نه آدرس

- آدرس دهی رجسری (غیر نسبی) آدرس

فردگی دارد

- آدرس دهی خود آفرینی : از مقدار فعلی استفاده می کند و بعد می پیکر اضافه می کند





- آدرس دهی خود کاهش: اول از مقدار فعلی کم می‌کنیم بعد استفاده می‌کنیم

- آدرس دهی نسبی: Field آدرس با PC جمع می‌شود آدرسی جدیدی به دست می‌آید و می‌رود که data بر روی آن دارد.

- آدرس دهی مطلق: Field آدرس با register index جمع می‌شود آدرسی جدیدی به دست می‌آید که بر روی آن data بر روی دارد.

مثال: در حالتی که برنامه نویسی:


```
for (int i=0; i<10; i++)
```

$$A[i] = A[i] + 2$$



خود i

index




ARAZ-Flag@bin

- آدرس دهی با ثابت پایه: آدرس با Base register جمع می‌شود آدرسی جدیدی به دست می‌آید و می‌رود که بر روی آن data بر روی دارد.


```
for (int i=0; i<10; i++)
```

$$A[i] = A[i] + 2$$



خود i

Base register



مثال: ۲۶۴

*** نکته: cpu آن را از آدرسی دهی مطلق استفاده نمی‌کند بلکه از آدرسی دهی نسبی یا با ثابت پایه استفاده می‌کند و با کاهش

* آدرس نسبی: آدرس دهی که در آن برآورد می‌شود. جدول صفح ۲۶۵!

دستورات کنٹرول: صفحہ ۱۷۶ کتاب:

- BUN
 - BSA
- تلاش کی گئی ہے

- BR (Branch) انشعاب

شرعی روایتیں شریعت کے تحت ہوتی ہیں
انشعاب زرخ دہد

(عکس شرعی BUN) بدون طبع شرعی انشعاب زرخ دہد: عکس شرعی
اگر آمدی رود انشعاب

- JMP (Jump) انشعاب


branch: در CPU کی مختلف شرعی branch
در شرعی CPU؟ jump کی گونہ

* در شرعی CPU کہ ہم jump و ہم branch داریم بزرگی
jump و عکس شرعی branch گونہ۔ انہما فقط تفریق اسم قسمتہ

Call: انہما BSA ات: call

- Return: کوئی دستوری کہ اپنی intrapt
(RET) یا BSA انجام کی گئی (انہما)

(BSA یا BUN)



- CMP: (compare) تقابلاً دو مقدار پر ہم برابری یا نہ
از ہم تفریق کی گئی کہ حاصل شدہ بھی برابری

- TST: اگر اس میں دو شرط برقرار ہو گئی ہیں کہ انہما ہم

نقصی

صفحہ ۱۷۶ دارد!

Araz Haghbin

ا داده دستورات نزل :

- SKP : (skip)

```

if ( n > 10 )
    f1( );
else
    f2( );


```

SKP n > 10 : skip نام

BUN f2(); → یعنی اگر شرط درست باشد
 از روی دستور بعدی بپرد
 یعنی از روی PC بعدی

* اگر شرط درست باشد یعنی
 هر دو را عملی باشد نمی پرد

ARAZ Haghighi



وضعیت رجیستر (Status Register) متصل حرف ۲۷۴ : این دستورات بالا، وضعیت رجیستر را

overflow * به تنگ حسابی به یک پنج می دهد

* Alu هر کاری که انجام دهد آن رجیستر کانتینر update می شود

حصول حرف ۲۷۵ !

@EngineersRepository

ذخیره آدرس بازت در آدرس از قبل تعیین شده : آدرس دوم شده ! همان وقفه

۱۴۱ : آدرس

PC: ۱۴۲ عمل ذخیره آدرس بازت در آدرس ۱۴۲ را در خانه می ندارد در واقع

ذخیره آدرس بازت در آدرس از قبل تعیین شده : آدرس دوم

تعیین شده ! همان BSA

BSA 760 0 ۱۴۱ : آدرس

PC: ۱۴۲

ArAz Haghbini

آدرس سوم : ذخیره آدرس بازت در Register از قبل تعیین شده ! آدرس پنجم : RS

آدرس چهارم : ذخیره آدرس بازت در آدرس پنجم

نکته : به از هر تهرات (آدرس سوم) عددی تنها مابقی می توانیم حساب افزایمان را انجام داد.

* وقتی وقفه رخ می دهد قبل از شروع به اجرای دستورات وقفه می کشیم باید انجام دهیم!

۱- ذخیره PC در آدرس ۰ (ذخیره آدرس بازت در خانه تعیین شده)

۲- ذخیره محدثات تمام رجیسترهای پردازنده که بعد از انجام وقفه برای آدرس درون فرمان بنویسد

کامپیوتر مگر می تواند اصلاً به وقفه نرفته!

۳- ذخیره رجیستر کنترل (PSW) بنویسد : ۷۵۴

Ac=5
DR=7
TR=13

* CPU وقفه‌ها و وقفه‌ها که scan از محیط فرد انجام می‌دهد و آنها را در حافظه (RAM) ذخیره می‌کند.

صفحه ۳۸ : انواع وقفه :

* وقفه خارج و داخل یا توسط CPU ایجاد می‌شود مثلاً خارجی یعنی بیرون از CPU (خارجی بیرون از CPU) تا برای وقفه خارجی : عملیات I/O : زدن دکمه keyboard ، موس ...

اعلام پایان عملیات I/O : ارسال پیام پایان دریافت بیت از پورت به CPU

Time-Out : حل شدن زمان در ویندوز ، کامپیوتر

این هم برای این است که در timeout در نظر می‌گیرد (این که timeout می‌گذارد) که این زمان را CPU در نظر می‌گیرد.

محدودیت منابع انرژی : مثل باقی ماندن اطلاعات بعد از اعلام باتری و خاموش شدن.

وقفه داخل : از درون CPU رخ می‌دهد : ۱- استفاده اشتباه از پردازنده (یا یک جزء دیگر) از پردازنده
۲- overflow شدن - خطای تقسیم بر صفر - کیفیت نازل برق

وقفه نرم افزار : وقفه‌ای که توسط برنامه نویسی انجام می‌گیرد : ۳- عمل بعد از رخ دادن وقفه که خود برنامه نویسی صورت می‌دهد (در سطح پایین یعنی نوشتن ابزار صورت می‌گیرد)


* CPU ای RISC در مقابل عملیات سریع حافظه می روند!

صفحه ۲۸۳ کتاب : مدار RISC و CISC : ۲۸۴

باید لاین pipeline

* دستورات با طول مختلف در decode درن تبدیل می شوند. (تفاوت CISC)
از زمان pipeline به مدت در decode بپوشش می آید.

با دستورات می توان
خوبتر: ضریب بهره وری در
ناتر: بازگشت انجام داده




ArAz Haghbini

* واحد کنترل CPU ای RISC (RISC) عملیات اجرایی است:


- ۱- سرعت: سرعت بالا
- ۲- براد: چون عملیات اجرایی است امکان ای تغییرات در آن وجود ندارد.

تفاوت بین CPU و SOC: تفاوت در CPU دو قطعه ای است: پردازنده و حافظه شان از هم جداگانه (اندازه آن است).




→ SOC: System on chip

کشف دوربین CCD: عدس روی لنز شده روی آن زغره می کشند هر چه کمتر بهتر




* ارتباط بین CPU و حافظه بسیار است. بی ابزارهای حل این لنز استفاده از حافظه cache
 این بیان است که سرگرمی بسیار بالا دارد. CPU اول اطلاعات مورد نیاز خود را در cache جستجو می کند
 اگر پیدا کند به حافظه می رود. اگر اطلاعات مورد نیاز را در cache پیدا نکند hit شده و
 اگر پیدا نکند miss شده.



hit rate: به عنوان درصد پیدا کردن اطلاعات مورد نیاز
 از CPU از cache گویند که در عملی 45٪ است.


انواع cache: (از نظر محل قرارگیری)



ArAz Haghbini

مهره دراز

ترتیب دسترسی CPU به cache :



* در RAM سرعت از برای دسترسی بسیار کم و در حافظه کم، هم مافوقی شود

وکی در cache سرعت از برای حداقل ۶ ترانزیستور (بدون حافظه) نیاز دارد در حافظه آن در ابعاد RAM (۱۶GB و ۸GB و ...) با حجم در آن خواهد شد.

ArAz Haghibin

* در این نوع سیستمی انواع cache !

مثال: اگر سرعت دسترسی به حافظه ۱۰۰۰ ns (نانو) باشد و سرعت دسترسی به cache ۱۰۰ ns

باشد و این ۱۰ درخواست نامی آنها در cache یافت نشد متوسط دسترسی به اطلاعات چند برابر است

$$\frac{4 \times 100}{\text{cache}} + 1 \times (100 + 1000) = \frac{2000}{10} = 200 \text{ ns}$$

cache
اول
حافظه
رسانه
معمولا

تعداد $L1, L2, L3$:
 سرعت انتقال ؟

سرعت دسترسی حافظه	از هر ۱۰ درخواست
$L3 \rightarrow$	۲
$L2 \rightarrow$	۲
$L1 \rightarrow$	۵


$$L1: 5 \times 10 + L2: 2(10 + 120) + L3: 2(10 + 120 + 150) + Cache: 1(10 + 120 + 150 + 1000)$$

۱۰

ArAz Haghbin

حافظه ای Associative (تداوی) صفحه ۴۵۷ کتاب :

سرعت بسیار بالا و باربران در میان بازی **که بر اساس آدرس** و از حافظه عمومی باربر میزند!



تلاش بریدن اسم از هر فلاش تا پیدا شود (حافظه عمومی)
 یعنی تستن خانه به خانه
 صادر کردن اسم که گفته شد (حافظه تداوی)

* این رفتار حافظه به ازای هر خانه حافظه
 ضایع تر دارد، در همه همزمان عمل می کند چون
 ضایع تر است مستقل هستند.


۱ یکنه
 اگر در هر خانه پیدا کردیم ضایع تر آن در M را
 ضایع تر دارد!

معماری cache (روش سافت کد ریزوش است) از صفر ۴۶۵ تا حافظه معماری ۱۶۷

روش ۱: cache کی بزرگی: (نقطه صفر ۴۶۶)


سوال: می‌خواهم بدانم برای نقطه صفر ۴۶۵ کس در برایت فیدبک می‌دهد!

* برای نقطه صفر ۴۶۵ ما تبدیل می‌کنیم:



$Ac \leftarrow Ac + M[200]$

این عملیات mapping است!
 گوییم!



ArAz Haghbini

$2^k = 2^{15} = 15 \text{ bit}$

$12 \text{ bit} = 2^7 \text{ bit}$

صورت دریل صفر ۴۶۵
 ۳۲k فایده داریم

۱۶ بیت داده ۹ bit آدرس $2^9 = 512$

0	
1	
2	
3	

سوال: حافظه: ۶۴ خانه ۱۶ بیتی
 کس: ۴ خانه ۲۰ بیتی


حساب: کس ما ۴ خانه ۲۳ بیتی داریم!

$22 = 9 + 16$
 بیت نیاز است!

روش دوم: نکات مستقیم: صورت انتهای عدد: در این روش شری (Cache) آدرس دارند



ماتریس تبدیل آدرس:



آدرس ۱۵ بیت آدرس دهی
شش بیت ۹ بیت

بین با این روش هر ۶-

$$۱۲ + ۶ = ۱۸$$

بیت

* در این mapping از این بین با این روش

ArAz-Haghibin




data tag

0		
۲۵	B	۲۵
۹۹		

تبدیل حافظه ۹۴ x ۱۶ بیت
شش ۴ x ۴

$$۹۴ = ۲^{(۶)}$$



$$۹ - ۲ = ۴$$

۴ بیت
۲ بیت

	tag	data
۰۰	۴ bit	۱۶ bit
۰۱		
۱۰		
۱۱		




حساب

$$۴ + ۱۶ = ۲۰ \text{ bit}$$

صورت ۱۹ داردا

اوشن سرور: Set Associated mapping: فہرست تداعیر مجموعی:

فہرست Decimad



دعا:

tag	index
۶ بیت	۹ بیت

۶ بیت tag 1 ۱۲ بیت data 1 ۶ بیت tag 2 ۱۲ بیت data 2 = ۳۶ bit

۲۵	۰۲	A	۱۳

فہرست: حافظہ ایونٹ ۲۰۴۸ گانہ ۱۵ آئی ڈی ایم آر فہرست ۳۲ گانہ ۱۵ آئی ڈی ایم آر

اندازہ گانہ ۳۲ دروہی فہرست (فہرست) آئی ڈی ایم آر

حافظہ: 2048×15



آدرس دہی حافظہ ۱۱ آئی ڈی ایم آر

۳۲ × P



آدرس دہی ۵ آئی ڈی ایم آر

عجب فہرست!

سوال اول:

طول کد در هر خانه	data
:	:
:	:

$$11 + 1d = 29 \text{ bits}$$

سوال دوم:

tag	data
$11 - d = 9$:

$$9 + 1d = 11 \text{ bits}$$

سوال سوم:

tag 1	Data 1	tag 2	Data 2
9	1d	9	1d
:	:	:	:

$$9 + 1d + 9 + 1d = 27 \text{ bits}$$