


جلسه پنجم

ضرب التدریجی با سری

می خواهیم مداری طراحی کنیم که کار ضرب کردن را انجام دهد. ابتدا برای سادگی کار یک ضرب کننده دو بیت در دو بیت را در نظر می گیریم.

$$\begin{array}{r} B_1 \quad B_0 \\ A_1 \quad A_0 \\ \hline A_0 B_1 \quad A_0 B_0 \end{array}$$

$$\begin{array}{r} A_1 B_1 \quad A_1 B_0 \\ \hline C_2 \quad C_1 \quad C_0 \end{array}$$



می خواهیم عدد سه بیتی A را در عدد چهار بیتی B ضرب کنیم. همانطور که از ضرب آن پیداست $Full-Adder$ های زیادی نیاز داریم بنابراین از آرایه های جمع کننده چهار بیتی با سبکی استفاده می کنیم.

$$\begin{array}{r}
 A_2 A_1 A_0 \\
 B_3 B_2 B_1 B_0 \\
 \hline
 B_3 A_2 \quad B_3 A_1 \quad B_3 A_0 \\
 B_2 A_2 \quad B_2 A_1 \quad B_2 A_0 \\
 B_1 A_2 \quad B_1 A_1 \quad B_1 A_0 \\
 B_0 A_2 \quad B_0 A_1 \quad B_0 A_0
 \end{array}$$

Figure 4-16 - page 148

$$C_6 \quad C_5 \quad C_4 \quad C_3 \quad C_2 \quad C_1 \quad C_0$$

مدار مقایسه دریا comparator

طراحی مدار این است که دو عدد چهار بیتی A و B را دریافت می کند آنها را با هم مقایسه کرده و می گوید کدام بزرگتر است و یا این که با هم مساوی است. خروجی این که دو عدد A و B به شکل زیر را داشته باشند:

$$A = A_3 A_2 A_1 A_0, \quad B = B_3 B_2 B_1 B_0$$

مسئله مقایسه بیت ها از بالا از سمت راست شروع می شود یعنی A_3 و B_3 .

$$x_i = A_i B_i + A_i' B_i' \quad \text{for } i = 0, 1, 2, 3$$

این $x_i = 1$ شود مشابه آن چه که برای gate XNOR تعریف می کردیم، یعنی دوست و روری آن با هم برابرند. در صورتی که دو عدد A و B با هم برابر باشند نتیجه می گیریم که همدی خنوبی های x_3, x_2, x_1, x_0 باید 1 باشند.

$$(A > B) = A_3 B_3' + x_3 A_2 B_2' + x_3 x_2 A_1 B_1' + x_3 x_2 x_1 A_0 B_0'$$

$$(A < B) = A_3' B_3 + x_3 A_2' B_2 + x_3 x_2 A_1' B_1 + x_3 x_2 x_1 A_0' B_0$$

بزرگترین عدد A از B بزرگتر است به ترتیب از بالا از سمت راست. اگر از سمت راست بیت به کم از سمت راست بیت آنرا چک می کنیم. اگر از سمت راست بیت A (یا A_3) بزرگتر از سمت راست بیت B (یا B_3) باشد باید $A_3 B_3'$ برابر 1 شود. چنانچه تنها حالتی که اتفاق می افتد و صحت است $A_3 = 1$ و $B_3 = 0$ باشد. برای مقایسه می بیت بعدی (A_2 و B_2) ابتدا شرط مساوی بودن $A_3 = B_3$ باید برقرار باشد.

$$x_3 = 1$$

بسی از آن A_2 و B_2 شماره A_3 و B_3 با هم چید می شوند. چون شرط فعال بودن x_3 برقرار است. x_3 باید در $A_2 B_2$ پس از آن A_2 و B_2 شماره A_3 و B_3 با هم چید می شوند. چون شرط فعال بودن x_3 برقرار است. x_3 باید در $A_2 B_2$ ضرب شود.

Figure 4.17 page 150

Decoder های مدارهای ریزش:

کار مدارهای ریزش این است که n بیت را در ورودی دریافت کنند و آنرا به دو به توان n خروجی تبدیل کنند. مثلاً 8 در ورودی را در نظر بگیریم از d_7 تا d_0 نازل های شده اند. سه سوئیچ ریزی در اختیار ما است که می تواند صفر یا یک باشد. کار decoder این است که اگر مثلاً این سه سوئیچ هر سه صفر باشند، در d_0 باز شود و اگر هر سه یک باشند در d_7 خروجی صحت آن به سلسله زده است.

Table 4.6 page 152

Figure 4.18 page 151

برخی اوقات مدارهای دیجیتال به ورودی موسوم به **Enable** مجهز می شوند. کار این ورودی این است که اگر 1 باشد مدار فعال شده و خروجی ها درست می آید و اگر صفر باشد مدار به ازای هر ورودی غیر فعال است. طای اوقات مدار اصطلاحاً **Active-low** است. در این حالت خروجی ها با **Enable**، **fire** می شود و اگر 1 بیاید مدار غیر فعال است.

Example: یک Decoder دو در چهار با ورودی **Enable** و با بیت **NAND** طراحی کنید.

Figure 4.19

Example: می خواهیم به یک Decoder سه در هشت یک Decoder چهار در شانزده درست کنیم. جدول صحت آن به سلسله زده

w	x	y	z	D ₀	D ₁	...	D ₈	D ₉	...	D ₁₆
0	0	0	0	1	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0
0	0	1	0	0	0	0	0	0	0	0
0	0	1	1	0	0	0	0	0	0	0
0	1	0	0	0	0	0	1	0	0	0
0	1	0	1	0	0	0	0	1	0	0
0	1	1	0	0	0	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

ما در Decoder سه درخت داریم. در هر کدام 8 خانه از آدرس‌های خروجی جاری می‌سازند. Decoder اول D_0 و D_1 و Decoder دوم D_2 و D_3 را می‌سازند.

Example، می‌خواهیم یک **Full-Adder** را به کمک یک **Decoder** سه درخت تولید کنیم.

$$S(x, y, z) = \sum(1, 2, 4, 7)$$


$$C(x, y, z) = \sum(3, 5, 6, 7)$$

Figure 4.21

حاصل می‌شود

Multiplexer، این مدار 2^n ورودی، n خط آدرس و 1 خروجی دارد. تمام ورودی‌ها توسط درب‌های سیتمی به خروجی متصل اند. n خط آدرس رفره‌هایم از این درها است. مثلاً برای یک **Mux** سه درخت داریم، احتیاج به سه خط آدرس داریم. اگر آدرس $\dots$ بیاورد، درب اول باز شده و اولین ورودی به خروجی جاری می‌شود.

Example، یک **Mux** دو درخت را در نظر بگیرید. سه آدرس و در آن به شکل زیر است. Figure 4.24



S_1	S_0	Y
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

Example، جدول صحت برای یک **Mux** چهار درخت به صورت زیر است.


می خواهیم یک **Mux** طراحی کنیم که زمانی که فعال باشد (ورودی **E** صفر باشد) بر حسب آدرس های ورودی میانه، یک عدد 4 بیتی را در خروجی نشان دهد. معنی آن آدرس صفر است که عدد **A** و آن آدرس یک است که عدد **B** را در خروجی نشان دهد.

page 160 → Figure 4.26

Example (imp): به کمک یک **4x1 Mux** چهار درجۀ خروجی زیر را بسازیم.

page 161 → Figure 4.27

x	y	z	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1




توضیح: از آن جایی که 8 مینیتم در این مثال مورد نظر بوده است به یک **Mux** هست درجۀ اصیاج داریم که ورودی های که این مینیتم ها را می سازد خطوط آدرس این **Mux** باشد. وی چون صورت مسئله ما را ملزم به استفاده از یک **Mux** چهار درجۀ کرده است، به جای آن که آنها را با صف و یک خاصیت بهم آخارا با یک ارزش ترفیع بیت ورودی نمایش می دهیم و دو ورودی دیگر نقش آدرس درجۀ به این **Mux** را خواهند داشت.

Example: به کمک یک **Mux** هست درجۀ تابع زیر را بسازیم.

page 162 → Figure 4.28

بیت های سه وضعیت:



سه وضعیت است که یک ورودی و یک خروجی و یک بیت کنترل دارد. زمانی که بیت کنترل با صفر باشد، با فرما مانند یک مقاومت با اید اسن بالا عمل می کند و بی زمانی که $C=1$ باشد با فرما نفس عادی خود را خواهد داشت.

طراحی Multiplexer به یک مای خواهد بود. چهار در یک راه به یک با فرهای سه وضعیت و یک Decoder دو در چهار طراحی کنیم (برای Decoder ورودی Enable را هم در نظر بگیرید)

page 163 → Figure 4.30 (b)

Example: یک Mux دو در یک راه به یک با فر سه وضعیت پیاده سازی کنید.

page 163 → Figure 4.30 (a)

جلسه دوم

Encoders

مدارات رمزگشایی

برخلاف Encoders، Decoders می‌توانند در ورودی دریافت کرده و در خروجی رمز را تولید می‌کنند. با توجه به جدول سخت‌زیر، خروجی‌های یک مدار Encoder را می‌توان به شکل زیر بدست آورد.

D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7	x	y	z
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	1	0	0
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	0
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

$$z = D_1 + D_3 + D_5 + D_7$$


$$y = D_2 + D_3 + D_6 + D_7$$

$$x = D_4 + D_5 + D_6 + D_7$$

تمرین: خروجی یک Encoder، 16×4 را طراحی کنید.


فصل 5، مدارات ترتیبی

برخلاف مدارات ترتیبی که خروجی مستقیماً به ورودی ربط دارد، در مدارهای ترتیبی که از یک مدار ترتیبی و یک عنصر حافظه باید حداقل تسلسل شده باشد، خروجی می‌تواند به ورودی $feedback$ شود.



در واقع یک مدار ترتیبی از مجموعه‌ای از ورودی‌ها و خروجی‌های ترتیبی دار و حالت‌های داخلی تسلسل شده است. در بسیاری از این مدارات برای همزمان سازی همه المان‌ها از $clock\ pulse$ استفاده می‌شود.


مثلاً، برابر 1 است



مثلاً، برابر 0 است.


از پالس ها به طور منظم از عضو یک ها هستند که بر حسب این که در هر T از این پالس ها چند در صورتیکه باشند، Duty cycle را تعیین می دهند.

یکی از عناصر حافظه که در مدارات ترکیبی استفاده می شود، عضو دیگری به نام flip-flop است. این عضو که با لبه های بالا رونده کاری کند نقش مهمی دارد. نحوه اتصال آن به شکل زیر است:



عناصر حافظه: الف) Latches این ها قطعه ها اند Flip-flops عناصر حافظه هستند که clock pulse کاری کنند اما در تمام مدت زمانی که clock pulse = 0 (یا 1) به ما  خط می دهد. در غیر این صورت Deactive است.


SR Latch: این Latch دو ورودی S, R دارد. اگر $S=1 \Rightarrow output(Q)=1$ و اگر $R=1 \Rightarrow output(Q')=0$ و $S=0$ و $R=0$ $\Rightarrow$ بی تغییر: output. و اگر $S=1$ و $R=1$ حالت ناهنجار است (ممنوعه) زیرا $Q=Q'=0$ $\Rightarrow$ Impossible. مدار ترکیبی



S	R	Q
1	0	1
0	0	1 *
0	1	0 *
0	0	0
1	1	0

Forbidden


طریقی SR Latch به نام NAND



همچنین برعکس!

S	R	Q
1	0	0
1	1	0
0	1	1
0	0	1

طراحی مدار SR Latch همراه Clock pulse :




En	S	R	Next state of Q
0	X	X	No change
1	0	0	No change
1	0	1	Q=0 reset state
1	1	0	Q=1 set state
1	1	1	Indeterminate

Figure 5.6.


: D-latch

ورودی D تنها یک ورودی است و کار آن این است که هر چه در D بیاید، خروجی هم همان خواهد بود.

: Graphics symbols of Latches




ب. Flip-Flops : مانند Latches ، Flip-Flops زمانی ON هستند clock pulse در خود قرار دارند باشد (مثلاً لب بالا رونده یک دست حفاظت که پاس از منتهی یک می رود)





Triggered D flip-flop : Example



در این مدار زمانی که $clock\ pulse = 1 \leftarrow D\ Latch_1 = 1 \leftarrow y = 1$ و $D\ latch_2 = 0$ هم چنین $Q = 1 \leftarrow D\ latch_2 = 1 \leftarrow NS$  $clock\ pulse = 0$ در Q می توان به تغییر داد چون $clock\ pulse$ درست در لحظه که از 1 به 0 رفته است مدار فعال شده $\leftarrow$ مدار حساس به لبه پایین رونده این پالس است. $\leftarrow$ تعریف $D\ flip-flop$: با لبه بالا رونده :



Graphic symbol for edge-triggered D flip-flop:



چند flip-flop داریم:

1. $J\ K\ flip-flop$: این flip-flop مثل $SR\ latch$ ارتباطی دارد و در آن دلخواسته نداریم ؟

J	K	$Q(t+1)$	
0	0	$Q(t)$	No change
0	1	0	Reset
1	0	1	Set
1	1	$Q'(t)$	Complement

D	$Q(t+1)$	
0	0	Reset
1	1	Set

D flip-flop : b

T	$Q(t+1)$	
0	$Q(t)$	No change
1	$Q'(t)$	Complement

c. Toggle flip-flop (T-F) :