

دانشگاه آزاد اسلامی - واحد زاهدان

دانشکده فنی و مهندسی

گروه برق و الکترونیک

دستور کار

آزمایشگاه مدار منطقی

نگارش: دکتر عثمانی


مهندس جعفریان

آزمایش اول - گیت‌های منطقی

مقدمه: گیت‌های منطقی که با استفاده از ایده منطق سوئیچینگ ساخته شده‌اند کاربرد عینی جبر بول را در سیستمهای دیجیتال نشان می‌دهند.

گیت‌های منطقی از ترکیب عناصر ساده الکترونیکی نظیر دیود، مقاومت و ترانزیستور بوجود آمده‌اند و با توجه به ویژگی و نوع کاری که انجام می‌دهند برحسب معادل منطقی‌شان نامگذاری شده‌اند که در حقیقت بیانگر عملیات منطقی جبر بول به زبان الکترونیک دیجیتال هستند. با توجه به نحوه کار و راندمان و فاکتورهای فیزیکی مورد نظر، گیت‌های منطقی را می‌توان با ترکیبات مختلف از عناصر نامبرده ساخت. از آنجا که می‌توان کلیه مدارهای منطقی را با گیت‌های NAND و NOR، پیاده‌سازی نمود، این گیتها را یونیورسال نامند. از اینرو در این آزمایش به بررسی مدارهای اولیه آنها می‌پردازیم.

آزمایش ۱-۱) مداری مطابق شکل (۱-۱) ببینید. به کمک آزمایش، جدول صحت فیزیکی را در حالت‌های زیر تشکیل دهید.



شکل (۱-۱)

i. $V_R = 5\text{ v}$ و ورودیهای صفر یا 5 v

ii. $V_R = 0\text{ v}$ و ورودیهای صفر یا 5 v

جهت دیودها را معکوس نمائید و آزمایش را برای حالت‌های زیر تکرار کنید.

iii. $V_R = 0\text{ v}$ و ورودیهای صفر یا 5 v


iv. $V_R = -5\text{ v}$ و ورودیهای صفر یا 5 v

سوال ۱) با تشکیل جدول صحت منطقی در منطق مثبت و منفی برای حالت‌های چهارگانه فوق، نوع مدار را مشخص کرده و نتیجه را در جدول (۱) یادداشت نمائید.


جدول (۱)

	i	ii	iii	iv
منطق منفی				
منطق مثبت				

سوال ۲) در صورتیکه ترازهای منطقی مطابق دیاگرام زیر باشد حداقل مقاومت باری که گیت فوق (شکل ۱-۱) در حالت i می تواند تغذیه نماید چقدر است؟



آزمایش ۲-۱) مدار مطابق شکل (۲-۱) ببینید.



شکل (۲-۱)

i. به کمک آزمایش، جدول صحت فیزیکی آن را بدست آورید.

ii. مقدار $R_2 = 4.7 \text{ k}\Omega$ قرار داده و آزمایش را تکرار نمایید.


سوال ۳) در صورتی که $1 \text{ v} \leq V(0) \leq 5 \text{ v}$ و $2 \text{ v} \leq V(1) \leq 5 \text{ v}$ باشد، با تشکیل جدول صحت منطق مثبت، نوع مدار و رابطه منطقی (x) را در هر دو حالت i و ii مشخص نمایید.

سوال ۴) تاثیر مقاومت R_2 در مدار را شرح دهید (مقایسه حالات i و ii)

سوال ۵) برای آنکه مدار صحیح عمل نماید رابطه‌ای که نسبت $\frac{R_1}{R_2}$ را معین می کند بدست آورید.

سوال ۶) در صورتی که در مدار فوق ($V=0.5 \text{ v}$ دیود) باشد $R_{2\text{max}}$ را بدست آورید.

آزمایش ۳-۱) مدار مطابق شکل (۳-۱) ببینید:



شکل (۳-۱)

i. با استفاده از ترانزیستور Si و بکمک آزمایش، جدول (۲) را کامل نمائید.


جدول (۲)

A	X	از طریق محاسبه IC	وضعیت ترانزیستور
+5			
0			
باز			

سوال (۷) مدار فوق چه عملی را انجام می دهد؟

ii. مدار شکل (۱-۱) و (۳-۱) را مطابق شکل زیر بدنال هم ببینید. ضمن تشریح عملکرد دیود D و بدست


آوردن نوع مدار، آزمایش زیر را انجام دهید:



شکل (۴-۱)

موج مربعی با فرکانس ۱۰ کیلوهرتز و دامنه (0-5 v) به ورودی A اعمال نموده و شکل موج خروجی را برای B $B = 0$ v و باز $B = 5$ v ترسیم نمائید.

سوال ۸- تابع خروجی شکل (۵-۱) را بدست آورید.



شکل (۵-۱)

آزمایش دوم – ساده سازی توابع بول

مقدمه: این آزمایش رابطه بین یک تابع بول و نمودار منطقی مربوطه‌اش را نشان می‌دهد. توابع بولی طبق بحث فصل ۳ مرجع با روش نقشه کارنو ساده می‌شوند. آی سی های مورد استفاده برای نمودار منطقی باید از نوع گیت‌های NAND باشند. مشخصات آی سی های سری TTL در ضمیمه آمده است.

گیت NAND دو ورودی ۷۴۰۰


گیت NAND سه ورودی ۷۴۱۰

اگر یکی از ورودی های گیت NAND مورد استفاده قرار نگیرد نباید آن را آزاد رها کرد بلکه باید به ورودی دیگری که استفاده شده وصل گردد. مثلاً اگر مدار، وارونگری لازم دارد و دو گیت اضافی در آی سی ۷۴۰۰ موجود است، آنگاه هر دو ورودی گیت باید به هم وصل شوند تا برای وارونگر یک ورودی فراهم شود.

آزمایش ۲-۱) نمودار منطقی

این بخش از آزمایش با نمودار منطقی مفروضی، آغاز می‌شود و ما از آن برای کاهش تعداد گیت و احتمالاً تعداد آی سی استفاده خواهیم کرد. نمودار منطقی شکل 2-1 به دو آی سی ۷۴۰۰ و ۷۴۱۰ نیاز دارد. به تمام ورودی‌ها و خروجی‌های گیت‌ها، شماره پایه تخصیص داده و ورودی‌های X، Y و Z را به سه کلید و خروجی F را به یک لامپ وصل نمایید. با جدول درستی حاصل، مدار را تست کنید.

تابع بول مدار را بدست آورده و آن را با استفاده از روش نقشه ساده کنید. مدار ساده شده را بدون اتصال به مدار اصلی بسازید. هر دو مدار را با اعمال ورودی یکسان و خروجی‌های جداگانه تست نمایید. برای هر هشت ترکیب ورودی‌ها، نشان دهید که دو مدار خروجی‌های یکسانی دارند. این مطلب ثابت خواهد کرد که مدار ساده شده با مدار اصلی یکسان است.



شکل (۲-۱)

آزمایش ۲-۲) توابع بول

با فرض داشتن توابع بول زیر، آنها را با روش نقشه ساده کنید.

$$F_1(A,B,C,D) = \sum(0,1,4,5,8,9,10,12,13)$$

$$F_2(A,B,C,D) = \sum(3,5,7,8,10,11,13,15)$$

با توجه به چهار ورودی A، B، C و D خروجی F_1 و F_2 یک نمودار منطقی مشترک بدست آورید. دو تابع را

با حداقل تعداد آی سی های NAND (دو آی سی ۷۴۰۰ و ۷۴۱۰) پیاده سازی نمایید.

اگر جمله ای در هر دو تابع مشترک است، آن را دوباره تکرار نکنید. در صورت امکان از آی سی های موجود

به جای وارونگر استفاده نمایید. مدار را وصل و طرز کار آن را تست کنید. جداول درستی F_1 و F_2 باید با

میترم های ذکر شده در تابع مطابقت داشته باشد.

آزمایش ۳-۲) متمم

تابع زیر را روی نقشه کارنو پیاده کنید.

$$F(A,B,C,D) = A'D+BD+B'C+AB'D$$

۱) های نقشه را برای بدست آوردن فرم جمع حاصلضرب های تابع ساده شده با هم ترکیب کنید. سپس ۰ها را را

هم ترکیب کنید تا F بر حسب جمع حاصلضربها به دست آید. هر دو تابع F و F' را با گیت NAND پیاده

سازی کرده (فقط دو آی سی ۷۴۰۰) و دو مدار را به کلیدهای یکسان ولی لامپ های جدا وصل نمایید. جدول

درستی هر مدار را در آزمایشگاه بدست آورده و نشان دهید که متمم یکدیگرند.

آزمایش سوم - مدارهای ترکیبی

آزمایش ۱-۳) منطق اکثریت

منطق اکثریت مداری است که اگر اکثریت ورودی‌ها ۱ باشند، خروجی آن ۱ است. در غیر این صورت خروجی ۰ خواهد بود. با گیت‌های NAND یک مدار اکثریت سه ورودی بسازید و حداقل IC را بکار ببرید.

آزمایش ۲-۳) مولد توازن

یک مدار مولد بیت توازن زوج را با چهار بیت پیام طراحی کرده، با استفاده از آی سی ۷۴۲۰ پیاده‌سازی و تست نمایید. با افزودن یک گیت XOR اضافی، مدار را طوری تکمیل نمایید که بتوانید بیت توازن فرد را تولید کند.

آزمایش ۳-۳) پیاده‌سازی با دیکدر

یک مدار ترکیبی سه ورودی x ، y و z و سه خروجی F_1 و F_2 و F_3 دارد. توابع بولی ساده شده مدار به قرار زیر است.


$$F_1(x,y,z) = xz + x'y'z'$$

$$F_2(x,y,z) = x'y + xy'z'$$

$$F_3(x,y,z) = xy + x'y'z$$

مدار ترکیبی را با یک آسی دیکدر ۷۴۱۵۵ و گیت‌های NAND بیرونی پیاده‌سازی نمایید.

نمودار بلوکی دیکدر در شکل (۱-۳) و جدول درستی آن در جدول (۱-۳) ملاحظه می‌شود. ۷۴۱۵۵ می‌تواند به عنوان یک جفت دیکدر 2×4 یا یک دیکدر 3×8 در مدار قرار گیرد. زمانی که دیکدر 3×8 نیاز باشد، ورودی‌های C_1 و C_2 و ورودی‌های G_1 و G_2 طبق شکل نمودار منطقی، باید به هم وصل شوند. G یک ورودی فعال ساز است و هنگام عملکرد صحیح باید به ۰ وصل شود. در ساختار داخلی ۷۴۱۵۵ از گیت‌های NAND استفاده شده است. بنابراین خروجی‌های انتخابی به ۰ رفته و بقیه در ۱ خواهند ماند.



شکل (۱-۳)

جدول (۱-۳)

جدول درستی											
G	ورودیها			خروجیها							
	C	B	A	2Y0	2Y1	2Y2	2Y3	1Y0	1Y1	1Y2	1Y3
1	X	X	X	1	1	1	1	1	1	1	1
0	0	0	0	0	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1
0	1	1	0	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	0

آزمایش چهارم: مبدل‌های کد

آزمایش ۴-۱) کد گری به دودویی

مداری ترکیبی با چهار ورودی و چهار خروجی بسازید تا یک کد چهار بیت گری را به معادل دو دویی چهار بیت تبدیل کند. مدار را با گیت های XOR پیاده سازی نمایید (این کار را با آی سی ۷۴۸۶ انجام دهید) مدار را به چهار کلید و چهار چراغ وصل کرده صحت عملکرد را تحقیق نمایید.

آزمایش ۴-۲) متمم ۹

یک مدار ترکیبی با چهار خط ورودی و چهار خط خروجی طراحی کنید که در آن ورودی ها ارقام دهدهی را به BCD و خروجی های متمم ۹ ورودی را تولید نمایند. پنجمین خروجی، وجود خطا را در BCD ورودی نشان می‌دهد. این خروجی هنگامی ۱ است که چهار ورودی یک ترکیب غیر مجاز از کد BCD را دارا باشند. در طراحی، تعداد آی سی ها را حداقل نمایید.


آزمایش ۴-۳) نمایشگر هفت قطعه‌ای

برای نمایش حروف و ارقام از قطعات نمایش دهنده که مجموعه‌ای از LED ها هستند استفاده می‌شود. LED (Light Emitting Diode) دیودی است که اگر به طور موافق بایاس شود عبور جریان از آن باعث انتشار نور مرئی خواهد شد و به رنگ‌های مختلفی وجود دارد. برای نمایش اعداد ۰-۹ از لامپ‌های قطعه‌ای Seven Segment استفاده می‌شود که هر قطعه یک LED است و برای نمایش حروف از همین LEDها به صورت ماتریسی ۵×۷ یا ۷×۹ نقطه‌ای استفاده می‌شود. اگر کاتد تمام دیودهای Seven Segment بهم وصل شوند و از طریق آند فرمان بگیرند لامپ را کاتد مشترک و اگر تمام آندها بهم وصل و از طریق کاتد فرمان داده شوند لامپ را آند مشترک نامند.

طبیعی است برای نمایش ارقام به صورت کد باینری BCD بر روی لامپ ۷ قطعه‌ای باید از یک دیکدر BCD به Seven Segment استفاده کرد که این دیکدر به صورت آی سی در دو نوع کاتد مشترک و آند مشترک موجود است. آی سی شماره ۷۴۴۸ و ۷۴۴۹ دیکدر BCD به Seven Seg. از نوع کاتد مشترک و آی سی ۷۴۴۶ و ۷۴۴۷ دیکدر BCD به Seven Seg. از نوع آند مشترک می‌باشد.

آزمایش ۴-۳-۱)

الف) مدار شکل (۱-۴) را با استفاده از LED و مقاومت ۲۲۰ اهم بسته و جدول (۱-۴) را کامل نمائید. (در قرار دادن جهت LED دقت نمائید).



شکل (۱-۴)

جدول (۱-۴)


آزمایش	ولتاژ آند به کاتد	I (محاسبه)
الف		
ب		

ب) دیود را برعکس کرده و آزمایش الف را تکرار نمائید.

سوال ۱) مدار شکل (۱-۴) را طوری تغییر دهید که اتصال صفر ولت باعث روشن شدن LED شود.

آزمایش ۴-۳-۲)

الف) مدار شکل (۲-۴) را با استفاده از لامپ ۷ قطعه‌ای بشماره HDSP-5501 و آی سی ۷۴۴۶ با استفاده از اطلاعات مربوط به شماره پایه‌های آی سی و لامپ بسته و جدول (۲-۴) را کامل نمائید.



شکل (۲-۴)

ب) اکنون در همان مدار ۲-۴ ورودی Blank in آی سی ۷۴۴۶ (Pin 5) را به ولتاژ Low متصل کرده و ورودیهای ۰۰۰۰ تا ۱۰۰۱ را بدهید و در هر آزمایش حالت خروجی Blank out (Pin 4) و شکلی را که نمایش می‌دهد یادداشت نمائید.

جدول (۲-۴)

DCBA	عدد نشان داده شده	a b c d e f g
0000		0000001
⋮		
1111		


ج) Pin مربوط به Blank out را به ولتاژ Low وصل کرده و به ازاء چندین عدد ورودی نتیجه را بنویسید (توجه: اتصال Blank out به ولتاژ H مجاز نمی‌باشد). اکنون پایه Blank out را باز کنید و پایه Lamp Test (Pin 3) را به ولتاژ Low وصل نمائید. چه مشاهده می‌کنید؟

سوال ۲) چهار لامپ ۷ قطعه‌ای برای نمایش یک عدد چهار رقمی دهدهی بکار رفته‌اند ارقام به صورت کد BCD می‌باشند و از آی سی ۷۴۴۶ استفاده شده است. اتصالات آنها را طوری طراحی نمائید که صفرهای سمت چپ نشان داده نشوند. مثلاً عدد ۰۰۶۱ به صورت ۶۱ و عدد صفر به صورت یک صفر سمت راست نشان داده شود. مدار را رسم نمائید.

آزمایش ۳-۳-۴) لامپ ۷۳۰۰-۵۰۸۲ نمایش دهنده ماتریس اعداد می‌باشد که در آن از LED نقطه‌ای استفاده شده است. دیکدر مربوط به این لامپ در خود لامپ تعبیه شده است یعنی کافی است اعداد را به صورت BCD اعمال نمائیم و نمایش آن را بر روی لامپ ببینیم. با توجه شماره پایه‌های لامپ (شکل ۳-۴)، با استفاده از ۴ کلید مختلف، جدول (۳-۴) را تکمیل نمائید. در این جدول E (Latch enable) پایه شماره ۵ آی سی نمایشگر است و برای پر کردن ستون $E = H$ ، فرض کنید ابتدا $E = L$ بوده و عدد ملاحظه می‌شود و سپس $E = H$ شده و آزمایش ادامه می‌یابد.

جدول (۳-۴)

DCBA	عدد نشان داده شده	
	E = L	E = H
0000		
⋮		
1111		



شکل (۳-۴)

سوال ۳) وظیفه پایه شماره ۵ در آی سی ۷۳۰۰-۵۰۸۲ چیست؟

آزمایش پنجم: جمع و تفریق گر

در این آزمایش، شما انواع مدارهای جمع و تفریق گر را ساخته و تست خواهید کرد. سپس از تفریق گر برای مقایسه اندازه نسبی دو عدد استفاده می کنید.

آزمایش ۵-۱) نیم جمع کننده


یک مدار نیم جمع کننده را با استفاده از یک گیت XOR و دو گیت NAND، طراحی، ساخته و تست نمایید.

آزمایش ۵-۲) جمع کننده کامل

یک مدار جمع کننده کامل را با استفاده از دو آی سی ۷۴۸۶ و ۷۴۰۰، طراحی، ساخته و تست نمایید.

آزمایش ۵-۳) جمع کننده موازی

آی سی ۷۴۸۳ یک جمع کننده موازی ۴ بیت است. تخصیص پایه در شکل (۵-۱) نشان داده شده است. دو عدد دودویی ۴ بیتی ورودی به A_1 تا A_4 و B_1 تا B_4 اعمال می شوند. حاصل جمع چهار بیتی از پایه های S_1 تا S_4 گرفته می شود. C_0 رقم نقلی ورودی و C_4 رقم نقلی خروجی است.



شکل (۵-۱)

با اتصال پایانه های منبع تغذیه و زمین، جمع کننده دودویی ۴ بیت ۷۴۸۳ را تست نمایید. سپس چهار ورودی A را به عدد ثابت دودویی ۱۰۰۱ و ورودی های B و ورودی نقلی را به پنج کلید دو وضعیتی وصل کنید. پنج خروجی به پنج

نشان دهید که ضمن عمل جمع، اگر حاصل جمع از ۱۵ بیشتر شود، نقلی خروجی ۱ خواهد بود. و نیز نشان دهید که وقتی $A > B$ باشد، عمل تفریق جواب صحیح $A-B$ را تولید می کند و رقم نقلی $C_4=1$ است. ولی وقتی $A < B$ باشد، تفریق متمم ۲ را برای $B-A$ را تولید کرده و نقلی خروجی هم ۰ است.

آزمایش ۵-۵) مقایسه گر مقدار

مقایسه دو عدد عملی است که بزرگتر بودن، کوچکی و یا مساوی بودن یک عدد را نسبت به دیگری مشخص می کند. مقایسه دو عدد A و B ابتدا با تفریق $A-B$ ، طبق شکل (۵-۲) صورت می گیرد. اگر خروجی S برابر صفر باشد، می فهمیم که $A=B$ است. نقلی خروجی بیانگر نسبت مقادیر است: اگر $C_4=1$ باشد، داریم $A \geq B$. اگر $C_4=0$ باشد $A < B$ است و اگر $C_4=1$ و $S \neq 0$ باشد $A > B$ خواهد بود.

برای انجام مقایسه منطقی لازم است تا مدار شکل (۵-۲) اصلاح گردد. این عمل با مداری ترکیبی که پنج ورودی S_1 تا S_4 و C_5 و سه خروجی x ، y و z را دارد صورت می گیرد به طوری که

$(S=0000)$	اگر $A = B$	$x = 1$
$(C_4=0)$	اگر $A < B$	$y = 1$
$(C_4=1, S \neq 0000)$	اگر $A > B$	$z = 1$

مدار ترکیبی می تواند با دو آی سی ۷۴۰۴ و ۷۴۰۸ پیاده سازی شود.


مدار مقایسه گر را بسازید و عمل آن را تست نمایید. حداقل دو مجموعه اعداد را برای A و B به کار برده و به ازاء هر حالت، خروجیهای x ، y و z را چک کنید.

آزمایش ششم: مالتی پلکسر

مقدمه: در مدارات مالتی پلکسر با توجه به آدرسی که در هر لحظه وجود دارد اطلاعات در یکی از ورودی‌ها، به تنها خط خروجی منتقل می‌گردد و در مدارات دی مالتی پلکسر با توجه به آدرس موجود اطلاعات حاضر در تنها خط ورودی، به یکی از خروجیها منتقل می‌گردد.

آزمایش ۶-۱)

الف) آی سی ۷۴۱۵۱ (مالتی پلکسر ۸ به ۱) را به ازاء چندین ورودی آدرس و Data مختلف مورد آزمایش قرار دهید و نتایج را در جدولی نوشته و وظایف پایه‌های آن را تشریح نمایید.



ب) با استفاده از آی سی ۷۴۱۵۱ و آی سی ۷۴۰۰، تابع F را پیاده‌سازی نمایید.

$$F(A,B,C,D) = \sum (0,1,3,4,8,10,15)$$

برای آزمایش می‌توانید ورودی‌های A، B و C را به ورودیهای آدرس وصل نموده و ورودی D یا سایر مقادیر مناسب را به ورودیهای Data وصل نمایید.

سوال ۱) با استفاده از دو آی سی ۷۴۱۵۱ یک مالتی پلکسر ۱۶ به یک بسازید. (مدار و نحوه اتصالات را رسم نمایید)

آزمایش ۶-۲)

مشخصات طراحی

یک شرکت کوچک دارای ۱۰ سهم و هر سهم یک رأی در جلسه سهامداران است. ۱۰ سهم موجود بین چهار سهامدار به صورت زیر تقسیم شده است.

آقای W: یک سهم

آقای X: دو سهم

آقای Y: سه سهم


آقای Z: چهار سهم

هر یک از این افراد دارای کلیدی است که به هنگام رأی مثبت آن را می بندد و در رأی منفی آن را باز می کند. لازم است مدارای طراحی شود که تعداد کل سهام رأی مثبت را در هر رأی گیری نشان دهد. از یک نمایشگر هفت قسمتی و دیکدر مناسب، برای نمایش عدد مورد نظر استفاده نمایید. اگر در یک نوبت رأی گیری همه آرا منفی بود، نمایشگر باید تاریک باشد (توجه کنید که عدد دو دویی ۱۵ به ۷۴۴۶ همه قطعات را تاریک می کند. اگر هر ۱۰ سهام دار رأی مثبت دهند، نمایشگر باید ۰ را نشان دهد. در غیر این صورت، نمایشگر عددی دهدهی معادل با تعداد سهامی که رأی مثبت داده اند را نشان می دهد. از چهار مولتی پلکسر برای طراحی مدار ترکیبی استفاده نمایید تا ورودی را از سوئیچ های سهامداران به ارقام BCD برای ۷۴۴۶ تبدیل کند. خطوط انتخاب مالتی پلکسرها S₁، S₂ و S_۰ را به ترتیب Z، Y و W در نظر بگیرید. از 5V برای منطق ۱ استفاده نکنید. خروجی یک وارونگری که ورودی اش به زمین وصل است را به کار بگیرید.

آزمایش هفتم: فلیپ فلاپ‌ها

آزمایش ۱-۷

الف) مدار شکل (۱-۷) را که یک Latch است با آی سی ۷۴۱۰ (NAND سه ورودی) بسته و جدول (۱-۷) را کامل نمائید.




شکل (۱-۷)

جدول (۱-۷)

A	B	Q	\bar{Q}
0	1		
1	1		
1	0		
1	1		
0	0		

تصوره: در آزمایش فوق و سایر آزمایشهایی که باید جدولی را کامل کنید، حتماً وضعیت سطرهای جدول را پی در پی و مرتب تعقیب نمائید تا نتیجه صحیح به دست آید.

ب) مدار یک فلیپ فلاپ RS با ورودی Enable را با استفاده از شکل (۱-۷) و IC ۷۴۰۰ مطابق شکل (۲-۷) بسنیدید و جدول (۲-۷) را کامل نمائید.



شکل (۲-۷)

جدول (۲-۷)


سطر	E	Pr	CLR	R	S	Q(n+1)	$\overline{Q(n+1)}$	شرح وضعیت
1	H	1	1	1	0			
2		1	1	0	0			
3		1	1	0	1			
4		1	1	0	0			
5		1	1	1	0			
6	L	0	1	1	0			
7		0	1	0	0			
8		0	1	0	1			
9		0	1	0	0			
10		1	1	0	0			
11		1	0	0	0			
12		1	0	0	1			
13		1	0	0	0			
14		1	0	1	0			
15		H	0	0	x	x		
16	1		1	1	1			

سوال ۱- با توجه به نتیجه جدول (۱-۷) به نظر شما RS-Latch چه اشکال دارد؟

سوال ۲- جدول (۲-۷) را حتی الامکان ساده نمائید (تعداد سطرها را کاهش دهید)

آزمایش (۲-۷)

مدار یک فلیپ فلاپ D را مطابق شکل (۳-۷) ببینید و جدول (۳-۷) را کامل نمائید. برای این منظور به استثنای سطر اول) ورودی E را به کلیدی که در وضعیت L است متصل نمائید. پس از آن که وضعیت ورودی‌های CLR، Pr و D را مطابق جدول تثبیت کردید برای یک لحظه کلید متصل به E را به حالت H برده و سپس بلافاصله L کنید و نتیجه را در جدول یادداشت کنید. با این روش شما به مدار، CLOCK استاتیک اعمال می‌کنید.



شکل (۳-۷)

E	CLR	Pr	D	Q(n+1)
L	0	1	x	
	1	0	x	
H	1	1	1	
	1	1	0	
	1	1	1	
	1	1	0	


جدول (۳-۷)

سوال ۳- معادله عملکرد فلیپ فلاپ را استخراج نمایید.

سوال ۴- فلیپ فلاپ D چه عملی انجام می دهد.

آزمایش ۳-۷

مدار فلیپ فلاپ JK را مطابق با شکل (۴-۷) بسته، با اتصال فقط اسیلوسکوپ در وضعیت DC به خروجی های \bar{Q} و Q و اعمال پالس ساعت، جدول (۴-۷) را کامل نمایید.



شکل (۴-۷)

جدول (۴-۷)

E	J	K	$Q(n+1)$	$\bar{Q}(n+1)$	شرح وضعیت
□	0	1			
□	0	0			
□	1	0			
□	0	0			
□	0	1			
H	1	1			

آزمایش ۴-۷

الف) آی سی ۷۴۷۶ شامل دو فلیپ فلاپ JK می باشد. از طریق آزمایش، Function Table این آی سی را


تکمیل و مشخص نمایید که در کدام لبه CLK عمل می نماید.

جدول (۵-۷)

ورودی					خروجی	
J	K	CLK	CLR	Pr	$Q(n+1)$	$\bar{Q}(n+1)$
X	X	X	0	1		
X	X	X	1	0		
0	0	□	1	1		
0	1	□	1	1		
1	0	□	1	1		
1	1	□	1	1		

تبصره: در جدول (۵-۷) علامت \square به معنی این است که سوئیچ ابتدا Low بوده و برای لحظه‌ای High و سپس Low می‌گردد.

ب) J و K را H کنید و CLK را چندین بار L و H نمایند و شکل زمانی Q را برحسب تابعی از CLK در شکل (۵-۷) رسم نمایند.



شکل (۵-۷)

سوال ۵- در آی سی ۷۴۷۶ وقتی $J=K=1$ است، فلیپ فلاپ بدست آمده چه مصرفی دارد.

آزمایش (۵-۷)

آی سی ۷۴۷۴ یک فلیپ فلاپ نوع D است. با مراجعه به ضمیمه (یا Data Sheet) و شماره پایه‌های آی سی، یک Function Table برای این آی سی ارائه نمایند.

سوال ۶- آیا می‌توان از فلیپ فلاپ D، یک فلیپ فلاپ T ساخت؟ مدار آن را رسم کنید.

Q	CLK	D	J	K	Q
0	0	0	0	0	0
0	1	0	0	0	0
0	1	1	0	0	1
1	0	0	1	1	1
1	1	0	1	1	0
1	1	1	1	1	1

آزمایش هشتم: مدارهای ترتیبی


در این آزمایش، شما سه مدار ترتیبی همزمان را طراحی، ساخته و تست خواهید نمود. آی سی نوع ۷۴۷۶ یا ۷۴۷۴ را به کار ببرید. هر کدام که تعداد کل آی سی ها را حداقل کند، انتخاب نمایید.

آزمایش ۸-۱) بالا- پایین شمار با فعال ساز

یک شمارنده ۲ بیتی بالا یا پایین شمار را طراحی، ساخته و تست کنید. یک ورودی فعال ساز E مشخص کننده فعال شدن یا نشدن شمارنده می باشد. اگر $E=0$ باشد، شمارنده غیر فعال شده و علیرغم اعمال پالسهای ساعت به فلیپ فلاپها، در حال فعلی خود باقی خواهد ماند. اگر $E=1$ باشد، شمارنده فعال شده و دومین ورودی، X جهت شمارش را معین خواهد کرد. اگر $x=1$ باشد مدار رو به بالا و با رشته ۰۱، ۰۰، ۱۰، ۱۱ شمردن و شمارش تکرار خواهد شد. اگر $x=0$ گردد، مدار رو به پایین شمردن و رشته شمارش ۱۱، ۱۰، ۰۱، ۰۰ خواهد بود و سپس تکرار می شود. از E برای غیر فعال کردن ساعت استفاده نکنید، مدار ترتیبی را با E و X به عنوان ورودی ها بسازید.

آزمایش ۸-۲) نمودار حالت

یک مدار ترتیبی که نمودار حالتش در شکل (۸-۱) دیده می شود را طراحی، ساخته و تست نمایید. دو فلیپ فلاپ را A, B و ورودی را X و خروجی را Y بخوانید. خروجی فلیپ فلاپ کم ارزش تر B را به ورودی X وصل کرده و رشته حالات و خروجی که بر اثر اعمال پالس ساعت رخ می دهند را تخمین بزنید. گذر حالت و خروجی را با تست مدار تحقیق نمایید.



شکل (۸-۱)

آزمایش ۸-۳) طراحی شمارنده

شمارنده‌ای طراحی کنید که رشته حالت دودویی ۰، ۱، ۲، ۳، ۴، ۵، ۶، ۷، ۸، ۹، ۱۰، ۱۱، ۱۲، ۱۳، ۱۴ و ۱۵ را طی کند و به ۰ برگردد. توجه کنید که حالات دودویی ۴، ۵، ۸ و ۹ به کار نرفته است. شمارنده باید خود آغازگر باشد، یعنی اگر مدار از هر یک از چهار حالت نامعتبر شروع به کار کند، پالسهای شمارش مدار را به یکی از حالات معتبر خواهد برد تا شمارش ادامه یابد. عملکرد مدار را برای تست رشته شمارش مورد نظر بررسی نمایید. آیا مدار خود آغاز است. این عمل با مقدار دهی اولیه و بردن مدار به یکی از حالات به کار نرفته، با استفاده از پیش تنظیم و ورودی پاک و سپس اعمال پالس برای ردیابی رسیدن شمارنده تا رسیدن به یکی از حالات معتبر صورت می گیرد.