

• پیاده‌سازی توابع دودویی با استفاده از دیکدر

• یاد آوری:

• دیکودر ۳ به ۸ با خروجی یک فعال

$$D_0 = a'b'c'$$

$$D_1 = a'b'c$$

$$D_2 = a'bc'$$

$$D_7 = abc$$

• هر خروجی متناظر با یک مین ترم است.

ورودی‌ها			خروجی‌ها							
a	b	c	D ₀	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	D ₇
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

به نام خدا مدارهای منطقی

مدارهای ترکیبی (ادامه)

• دیکودر ۳ به ۸ با خروجی صفر فعال

ورودی‌ها			خروجی‌ها							
a	b	c	D ₀	D ₁	D ₂	D ₃	D ₄	D ₅	D ₆	D ₇
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0


$$D_7 = (abc)' = a' + b' + c'$$

• هر خروجی متناظر با یک مaks ترم است.

مثال: پیاده‌سازی تمام جمع‌کننده با دیکدر

روابط مربوط به تمام جمع‌کننده:

$$\begin{aligned} S &= x'y'z + x'yz' + xy'z' + xyz \\ C &= xy + xz + yz \end{aligned}$$




$$\begin{aligned} S(x,y,z) &= \sum(1,2,4,7) \\ C(x,y,z) &= \sum(3,5,6,7) \end{aligned}$$


دقت شود که با استفاده از دیکودر با خروجی صفر فعال و گیت AND نیز می‌توان توابع را پیاده‌سازی نمود.

رمزنده یا Encoder

- عمل آن دقیقاً برعکس دیکدر است.
- مداری ترکیبی است که حداقل 2^n ورودی و n خط خروجی دارد. در خروجی کد دودویی متناظر با مقدار ورودی فعال تولید می‌شود.



- با استفاده از چند گیت OR براحتی ساخته می‌شود.




ورودیها				خروجی‌ها		
D_0	D_1	D_2	D_3	x	y	v
0	0	0	0	X	X	0
1	0	0	0	0	0	1
X	1	0	0	0	1	1
X	X	1	0	1	0	1
X	X	X	1	1	1	1

- یک خروجی دیگر هم برای مدار در نظر گرفته می‌شود که همیشه مقدار آن 1 است بجز حالتی که همهٔ ورودی‌های انکودر برابر با صفر باشند. عبارت دیگر 1 بودن آن نشان دهندهٔ معتبر بودن خروجی انکودر است.


Encoder با حق تقدم

- مدار رمزندهای است که شاملتابع حق تقدم می‌باشد.
- اگر دو ورودی یا بیشتر بطور همزمان مساوی با 1 شوند، ورودی با بالاترین حق تقدم برتری خواهد داشت.




- بالاترین حق تقدم متعلق به D_3 و سپس به ترتیب به D_2, D_1 و نهایتاً D_0 می‌باشد.

به دست آوردن معادلات مربوط به خروجیها




مالتی پلکسر (Multiplexer) - تسهیم کننده

- مالتی پلکسر (انتخابگر داده) یک مدار ترکیبی است که دارای 2^n ورودی و n پایه کنترلی و یک خروجی است.
- مالتی پلکسر در هر لحظه یکی از چند خط ورودی را انتخاب و آن را روی خط خروجی ظاهر می سازد. (مانند سوییچی عمل میکند که روی ورودیها حرکت می کند)




$$Y = S_1' S_0' I_0 + S_1' S_0 I_1 + S_1 S_0' I_2 + S_1 S_0 I_3$$



پیاده سازی توابع دودویی با استفاده از مالتی پلکسر

- حالت اول: تعداد متغیرهایتابع با تعداد پایه های کنترلی مالتی پلکسر برابر باشد.

$$F(a, b, c) = \sum m(1, 2, 3, 5, 6)$$




پیاده سازی توابع دودویی با استفاده از مالتی پلکسر

- حالت دوم: تعداد متغیرهایتابع یکی بیشتر از تعداد پایه های کنترلی مالتی پلکسر باشد.

- مثال: تابع زیر را ابتدا با مالتی پلکسر 8 به یک و سپس با مالتی پلکسر 4 به یک پیاده سازی نمایید.


$$F(a, b, c) = \sum m(1, 2, 3, 6)$$



پیاده سازی توابع دودویی با استفاده از مالتی پلکسر

- حالت سوم: اختلاف تعداد متغیرهای تابع و تعداد پایه های کنترلی مالتی پلکسربرابر ۲ باشد.
- مثال: تابع زیر را ابتدا با مالتی پلکسر ۸ به یک و سپس با مالتی پلکسر ۴ به یک پیاده سازی نمایید.


$$f(a,b,c,d) = \sum m(1,2,8,9,12,13,14,15)$$



ورودی ها			خروجی ها			
E	x	y	D ₀	D ₁	D ₂	D ₃
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

دی مالتی پلکسر(Demultiplexer) – پخش کننده داده ورودی

- یک مدار منطقی ترکیبی که یک خط ورودی را به یکی از 2^n خط خروجی وصل می کند.
- انتخاب خط خروجی توسط n پایه کنترلی صورت می گیرد.




- یک دیکودر دارای خروجیهای صفر فعال و پایه فعال ساز صفر فعال می تواند مانند یک Demultiplexer عمل کند.

ROM (Read Only Memory) حافظه فقط خواندنی

- مداری ترکیبی است با n ورودی و m خروجی
- از دو طبقه تشکیل شده است:
- طبقه اول: AND هایی با خروجی ثابت که خروجی هر AND برابر یک مین ترم است.
- طبقه دوم: OR هایی که قابلیت برنامه ریزی دارند یعنی میتوان ورودیهای آنها را به دلخواه انتخاب نمود.

۳۲*۸ ROM ساختار داخلی یک



- مثال: یک ROM طراحی نمایید که دارای ۳ خط ورودی و ۲ خط خروجی باشد و توابع خروجی به صورت زیر باشند:

$$f_1(a,b,c) = \sum m(0,2,7)$$


$$f_0(a,b,c) = \sum m(1,2,4,5,7)$$

آدرس خانه های حافظه	محتوا خانه های حافظه
000	10
001	01
010	11
011	00
100	01
101	01
110	00
111	11

Programmable Logic Array (PLA)

آرایه منطقی برنامه پذیر

- ساختار آن مشابه ROM است با این تفاوت که طبقه اول آن (AND ها) نیز قابلیت برنامه پذیری دارند.
- مثال: ساختار یک PLA با ۳ ورودی و ۲ خروجی



(PAL)

- ساختار آن مشابه ROM و PLA است با این تفاوت که طبقه اول آن (AND ها) قابلیت برنامه پذیری دارند و طبقه دوم آن (OR ها) ثابت هستند.

- مقایسه PAL و PLA و ROM

	طبقه اول (AND ها)	طبقه دوم (OR ها)
ROM	ثابت	قابل برنامه ریزی
PLA	قابل برنامه ریزی	قابل برنامه ریزی
PAL	قابل برنامه ریزی	ثابت