



Scanned by CamScanner

در Latch تغییر در خروجی خودی هم
 Register در هر بلاک خودی تغییر میکند

Latch versus Register

□ Latch stores data when clock is low




□ Register stores data when clock rises



© Digital Integrated Circuits™ Sequential Circuits

لیج ها را در حالت خاص سطح خودی هم
 Register : آنها در هر بلاک خاص در هر بلاک
 در لیج وقتی که این است همان است که در این بلاک
 همواره در هر بلاک خاص در این بلاک

Latches




© Digital Integrated Circuits™ Sequential Circuits

در مدار ترکیبی یا دیجیتال می بینیم که در لیج ها
 N latch, P latch
 اگر در هر بلاک خودی در هر بلاک خودی
 در هر بلاک خودی در هر بلاک خودی
 اگر در هر بلاک خودی در هر بلاک خودی

Latch-Based Design

- N latch is transparent when $\phi = 0$
- P latch is transparent when $\phi = 1$



© Digital Integrated Circuits™ Sequential Circuits



Digital Integrated Circuits A Design Perspective


Jan M. Rabaey
 Anantha Chandrakasan
 Borivoje Nikolic

Designing Sequential Logic Circuits

November 2002

© Digital Integrated Circuits™ Sequential Circuits

Sequential Logic



- 2 storage mechanisms
- positive feedback
- charge-based

© Digital Integrated Circuits™ Sequential Circuits

لیج ها در هر بلاک خودی در هر بلاک خودی
 اینها در هر بلاک خودی در هر بلاک خودی
 لیج ها در هر بلاک خودی در هر بلاک خودی
 لیج ها در هر بلاک خودی در هر بلاک خودی
 لیج ها در هر بلاک خودی در هر بلاک خودی

Naming Conventions

- In our text:
 - a latch is level sensitive
 - a register is edge-triggered
- There are many different naming conventions
 - For instance, many books call edge-triggered elements flip-flops
 - This leads to confusion however!

© Digital Integrated Circuits™ Sequential Circuits

دو حالت $V_{in} = 1$ یا $V_{in} = 0$ را در نظر بگیرید. خروجی را با تغییر ورودی مقایسه کنید. استاندارد حالت است که در نظر گرفته شود.

Positive Feedback: Bi-Stability

$V_{in} = 1 \rightarrow V_{out} = 1$
 $V_{in} = 0 \rightarrow V_{out} = 0$

© Digital Integrated Circuits™ Sequential Circuits

توضیح زمانی

Timing Definitions

در داده ورودی T_{hold} و T_{su} داریم. قبل از آنکه داده تغییر کند باید T_{su} و T_{hold} را رعایت کنیم تا داده درست باشد.

داده ورودی باید در بازه زمانی مشخصی در نظر گرفته شود تا داده درست باشد. **Stable** می شود و داده صحیحی و خروجی درست می آید.

© Digital Integrated Circuits™ Sequential Circuits

از نظر زمان باید T_{su} و T_{hold} را رعایت کنیم. در هر دو حالت باید در نظر بگیریم.


Meta-Stability

Gain should be larger than 1 in the transition region

© Digital Integrated Circuits™ Sequential Circuits

این وضعیت می تواند به مشکل منتهی شود و باید در حال کار با این مدارها به این مشکل توجه کرد. در این حالت باید به این نکته توجه کرد که در این حالت باید به این نکته توجه کرد.

Characterizing Timing



این مدارها را می توان به عنوان Register و Latch در نظر گرفت. در هر دو حالت باید به این نکته توجه کرد.

این مدارها را می توان به عنوان Register و Latch در نظر گرفت. در هر دو حالت باید به این نکته توجه کرد. این مدارها را می توان به عنوان Register و Latch در نظر گرفت.

Writing into a Static Latch

Use the clock as a decoupling signal that distinguishes between the transparent and opaque states

© Digital Integrated Circuits™ Sequential Circuits

این وضعیت می تواند به مشکل منتهی شود و باید در حال کار با این مدارها به این مشکل توجه کرد.

Maximum Clock Frequency


Also: $f_{max} = f_{prop} + f_{cont}$
 $f_{cont} = \frac{1}{\text{contamination delay} + \text{minimum delay}}$

© Digital Integrated Circuits™ Sequential Circuits

Scanned by CamScanner

Master-Slave (Edge-Triggered) Register
 در این لحظه ورودی D به خروجی Q منتقل می‌شود و در حین پهنای پالس ورودی D تغییر نمی‌کند و در خروجی هم می‌تواند تغییر کند.
 در این لحظه ورودی D به خروجی Q منتقل می‌شود و در حین پهنای پالس ورودی D تغییر نمی‌کند و در خروجی هم می‌تواند تغییر کند.

Master-Slave (Edge-Triggered) Register




Two opposite latches trigger on edge Also called master-slave latch pair

© Digital Integrated Circuits™ Sequential Circuits

دومین مرحله اولی را می‌بینیم
 در این مرحله ورودی D به خروجی Q منتقل می‌شود و در حین پهنای پالس ورودی D تغییر نمی‌کند و در خروجی هم می‌تواند تغییر کند.


Master-Slave Register



© Digital Integrated Circuits™ Sequential Circuits

تأخیر $Q \rightarrow CLK$
 TC_{2Q} : از لحظه ورودی تا لحظه تغییر خروجی


Clk-Q Delay



© Digital Integrated Circuits™ Sequential Circuits

در لحظه ورودی D به خروجی Q منتقل می‌شود و در حین پهنای پالس ورودی D تغییر نمی‌کند و در خروجی هم می‌تواند تغییر کند.
 در این لحظه ورودی D به خروجی Q منتقل می‌شود و در حین پهنای پالس ورودی D تغییر نمی‌کند و در خروجی هم می‌تواند تغییر کند.


Mux-Based Latches



© Digital Integrated Circuits™ Sequential Circuits

در این لحظه ورودی D به خروجی Q منتقل می‌شود و در حین پهنای پالس ورودی D تغییر نمی‌کند و در خروجی هم می‌تواند تغییر کند.
 در این لحظه ورودی D به خروجی Q منتقل می‌شود و در حین پهنای پالس ورودی D تغییر نمی‌کند و در خروجی هم می‌تواند تغییر کند.


Mux-Based Latch



© Digital Integrated Circuits™ Sequential Circuits

سختی Latch با پهنای NMS

Mux-Based Latch




NMOS only Non-overlapping clocks © Digital Integrated Circuits™ Sequential Circuits

Scanned by CamScanner

فایب دایپ RE است. که خروجی است میانه R خروجی از R
 → Reset → Set

Overpowering the Feedback Loop – Cross-Coupled Pairs

NOR-based set-reset




S	R	Q	Q'
0	0	Q	Q'
0	1	1	0
1	0	0	1
1	1	Q	Q'

Forbidden State
 حالت غیر مجاز

© Digital Integrated Circuits™ Sequential Circuits

Setup Time





© Digital Integrated Circuits™ Sequential Circuits

clk	S	R	Q	Q'
0	x	x	0	1
1	0	0	0	1
1	0	1	1	0
1	1	0	0	1
1	1	1	Q	Q'

تقریباً: جدول حالت را بسازید
 تپا CLK به 1 ناله
 به مدار و این جدول را قیاس کنید

چون تا بیت برسد داده ها به درگاهها
 هر مدار را که CLK دارد و وقتی شروع به کار میکند چه چیز است
 و این نباشد (در حال حاضر) هر چه معنی ندارد
 هر کار از دست چه چیزی برود یا خوب است


Cross-Coupled NAND



This is not used in datapaths any more, but is a basic building memory cell

© Digital Integrated Circuits™ Sequential Circuits

Reduced Clock Load Master-Slave Register




میان اینها این اتفاق می افتد: رست چه زمان است نزدیک است
 درست است و این CLK است که در این زمان CLK که خروجی
 من می تواند روی ورودی اثر کند

© Digital Integrated Circuits™ Sequential Circuits

یک مدار ما می بینیم و قطع می کند و خروجی تغییر نمی کند
 تا یک بلا می کار از اسکوپ تغییر می کند
 تلاش می باشد که ما می بینیم و می بینیم تا قطع و تغییر نمی کند


در مدار داریم که CLK و clock است که در مدار ما می بینیم
 اثرش چیست؟ مدار می تواند - مدار ما می بینیم - و خروجی
 ما می بینیم - مدار ما می بینیم - مدار ما می بینیم - مدار ما می بینیم
 هم در مدار ما می بینیم و می بینیم - مدار ما می بینیم - مدار ما می بینیم

Sizing Issues



© Digital Integrated Circuits™ Sequential Circuits

Avoiding Clock Overlap




© Digital Integrated Circuits™ Sequential Circuits

Scanned by CamScanner

(تایم Setup و hold)
 D را در صورتی که در حالت hold قرار دارد
 اگر در حالت D در 0 باشد و در صورتی که در 1 باشد خودی خود مشکلی نیست


Setup/Hold Time Illustrations



© Digital Integrated Circuits™ Sequential Circuits

در مورد تایم Setup و hold باید بدانیم که هر چه طولانی تر باشد مشکلی نیست اما هر چه کوتاه تر باشد مشکل ایجاد می کند.
 اول D باید پایداری داشته باشد و بعد از آن clock را می بینیم.
 در حالت hold باید بدانیم که هر چه طولانی تر باشد مشکلی نیست اما هر چه کوتاه تر باشد مشکل ایجاد می کند.


Setup/Hold Time Illustrations



© Digital Integrated Circuits™ Sequential Circuits


اینجا باید بدانیم که هر چه طولانی تر باشد مشکلی نیست اما هر چه کوتاه تر باشد مشکل ایجاد می کند.
 در حالت hold باید بدانیم که هر چه طولانی تر باشد مشکلی نیست اما هر چه کوتاه تر باشد مشکل ایجاد می کند.

Setup/Hold Time Illustrations



© Digital Integrated Circuits™ Sequential Circuits


Storage Mechanisms



© Digital Integrated Circuits™ Sequential Circuits

تفاوت در این است که در حالت static بار همیشه در مدار است و در حالت dynamic بار فقط در زمان clock در مدار است.
 بار الکتریکی در حالت dynamic در زمان clock در مدار است و در زمان دیگر در مدار نیست.


Making a Dynamic Latch Pseudo-Static



© Digital Integrated Circuits™ Sequential Circuits

تفاوت در این است که در حالت static بار همیشه در مدار است و در حالت dynamic بار فقط در زمان clock در مدار است.
 بار الکتریکی در حالت dynamic در زمان clock در مدار است و در زمان دیگر در مدار نیست.


More Precise Setup Time



© Digital Integrated Circuits™ Sequential Circuits

Scanned by CamScanner


Setup/Hold Time Illustrations



Setup/Hold Time Illustrations


Handwritten Persian notes:
 Tsetup: زمانی که قبل از آن که یک داده ارسال شود
 تا داده ارسال شود. - همین اندازه باید
 از چند نانودانیه قبلش D داده تا به تغییر کرد

Circuit before clock arrival (Setup-1 case)




Handwritten Persian notes:
 اگر D در همان لحظه یا نزدیک آن
 یک سیگنال داشته باشد و در همان لحظه
 در آن تغییر کند و در خروجی
 یک سیگنال داشته باشد.

Setup/Hold Time Illustrations




Setup/Hold Time Illustrations




Handwritten Persian notes:
 آیا این هم نیاز به رعایت
 دارد؟ این زمان به اندازه کافی
 داشته باشد تا در خروجی
 یک سیگنال داشته باشد.
 داده حکایت است پس در آن
 لحظه باید داشته باشد

Setup/Hold Time Illustrations




Setup/Hold Time Illustrations



Scanned by CamScanner

برای افزایش سرعت خطایابی استفاده می‌کنند
 (داده) $a + b \rightarrow c$
 شش بیت از خطایابی
 در دسترس است. در هر مرحله یک بیت از خطایابی
 در دسترس است. در هر مرحله یک بیت از خطایابی
 در دسترس است. در هر مرحله یک بیت از خطایابی

Pipelining




Reference	Check Point	Address	Absolute Value	Logarithm	Pipelined
	1	$a_0 + b_0$	$a_0 + b_0$		
	2	$a_1 + b_1$	$a_1 + b_1$		
	3	$a_2 + b_2$	$a_2 + b_2$	$\log(a_2 + b_2)$	
	4	$a_3 + b_3$	$a_3 + b_3$	$\log(a_3 + b_3)$	
	5	$a_4 + b_4$	$a_4 + b_4$	$\log(a_4 + b_4)$	

Sequential Circuit
 در هر مرحله یک بیت از خطایابی در دسترس است

درست نیست: فاصله بین دو دروازه = $T_{setup} + T_{hold}$
 در دست راست $T_{hold} + T_{setup}$
 زمان کم است یعنی سرورهای

latch روی یک بار مقابله
 Register روی بار مقابله


Setup/Hold Time Illustrations



Sequential Circuit
 ساخته شده Master و Slave با دروازه

آخرت نیست: $M3$ و $M4$ و $M3$ و $M4$ و $M3$ و $M4$
 هم سرورهای $CL1$ و $CL2$ و $CL3$ و $CL4$
 درست نیست: $M3$ و $M4$ و $M3$ و $M4$
 در ضمن $CL1$ و $CL2$ و $CL3$ و $CL4$


Other Latches/Registers: TSPC



Positive latch (transparent when CLK = 1)
 Negative latch (transparent when CLK = 0)


در هر مرحله یک بیت از خطایابی در دسترس است
 در هر مرحله یک بیت از خطایابی در دسترس است
 در هر مرحله یک بیت از خطایابی در دسترس است
 در هر مرحله یک بیت از خطایابی در دسترس است

Including Logic in TSPC



Example: logic inside the latch
 AND latch


Other Latches/Registers: C²MOS



"Keepers" can be added to make circuit pseudo-static

همیشه نیست: $clock$ و $over\ lap$
 اگر بین $clock$ و $over\ lap$ و $over\ lap$ و $over\ lap$
 اگر $over\ lap$ و $over\ lap$ و $over\ lap$ و $over\ lap$
 $clock$ و $over\ lap$ و $over\ lap$ و $over\ lap$
 $clock$ و $over\ lap$ و $over\ lap$ و $over\ lap$

Insensitive to Clock-Overlap



(a) (0-0) overlap
 (b) (1-1) overlap