

فصل اول

بسترهای پردازش موازی

در استیل با دو معماری پردازشی که موازی را برانیم اینک از حتم و چهار استفاده شود
 زیر ساخت را با دو برانیم آنالیت پردازنده که را با دو برانیم
 مثلا برد جمع آنکه که آنالیت خاص را اصلاح داریم تا بتوانیم پردازشی را با دو برانیم

مقدمه


- اجزاء یک کامپیوتر: پردازنده، حافظه و مسیره داده
 - گلوگاه هایی را در کل نرخ پردازشی یک سیستم ارائه می دهند.
 - راه حل: ارائه چندگانگی (multiplicity) در اجزاء فوق.
 - موازی سازی ضمنی (implicit) از دید برنامه نویسان.
 - قابل وضوح برای برنامه نویسان به شکل های مختلف.
- مسیره داده: در طراحی در اصلیات از پردازنده در حافظه منتقل می شود و بالعکس
 در هر سمت حافظه، پردازنده، مسیره داده (معماری ضمنی شده در نرخ پردازشی)
 سیستم را برانیم

multi threading به حالت انطباق وضوح برد یک نویسنده

نرخ تکثیر خط تولید داریم (خط کارهای ماشین) یک ماشین در زمان T واحد تولید می‌کند
تکثیر ماشین همگونی خط تولید (مجموع ساعت (مان) هر خطی که در ... و نهایتاً ماشین بیرون می‌آید

2/8/2014

در مجاری stage 1 خط تولید می‌شود
رفتی که ماشین اول در مرحله اول می‌گذرد ماشین که بعدی در حالت سرسکه‌ها رفتی ماشین اول در stage 2 است
ماشین اول در stage 2 رفتی



موازی سازی ضمنی

در این حالت از خط اول سوپر اسکالر استفاده می‌کنیم $= nT$

- اجرای خط لوله و سوپر اسکالر با سه ماشین $T + 2T/4$
- اجرای خط لوله: تقسیم یک وظیفه بزرگ به وظایف کوچکتر و اجرای آنها در چندین مرحله ← خط لوله چند مرحله ایی
- افزایش سرعت اجرای یک وظیفه
- اجرای سوپر اسکالر: داشتن چندین خط لوله در یک پردازنده

$T + (n-1) T/4$

برای ۱۰۰ ماشین

$T + 99 T/4 = 26T$

$\frac{T}{T/4} = 4x$


تقریباً سرعت ۴ برابر شود
در این حالت خط لوله می‌کشیم

موازی سازی ضمنی

- خط لوله
- قابلیت همپوشانی اجرای چندین دستورالعمل را در یک زمان دارد.
- موازی سازی را در اجرای دستورات بکار می‌گیرد و از دید برنامه نویس مخفی است.
- مثال: خط تولید ماشین: فرض شود ۲ ساعت زمان تولید یک ماشین است و ۱۰۰ ماشین بایستی تولید شود.
- توان عملیاتی خط تولید: تعداد ماشینهای تولید شده در یک ساعت.
- توان عملیاتی پردازنده: تعداد دستورات کامل شده در یک ثانیه است.
- مرحله خط لوله: هر گام در خط لوله را مرحله (stage) خط لوله گویند. همه مراحل خط لوله بایستی دارای طول یکسانی باشند.
- در خط تولید هر مرحله یک گروه کاری در خط تولید است.
- Speedup خط لوله:

$$speedup = \frac{\text{time per instruction on unpipelined machine}}{\text{time of pipe stage}} \times x$$

سوپر اسکالر یعنی مترادف از چند خط لوله در پردازنده



این سوزی سازی از دید برای بررسی محتمل است

**موازی سازی ضمنی
خط لوله**

- فرض شود انجام یک عمل ۴۰ نانوثانیه طول می کشد و در ۵ مرحله قابل اجرا است. بنابراین زمان هر مرحله (در حالت ایده آل) برابر با ۸ نانو ثانیه است: $speedup = 40/8 = 5x$
- فرض شود همان عمل در ۵ مرحله انجام می شود که ۴ مرحله آن ۷.۵ نانو ثانیه و یک مرحله ۱۰ نانوثانیه باشد. لذا زمان یک مرحله ماکزیمم طول مراحل می باشد، یعنی ۱۰ نانوثانیه.

بنابراین:

$$Speedup = 40/10 = 4x$$

اینجا $speedup = \frac{pipeline \text{ length}}{stage \text{ length}}$

برای هر stage و اصولاً برابر

از طریق زمان در حالت ایده آل است و برابر است

نشان دهنده در خروجی زمان stage ماکزیمم را در نظر بگیریم
خوبه در نویسی خطی آسانتر در از pipeline در خوبی استفاده شود

دستور R1 و R2 در دستورات
انضم دسترس و در دسترس
عملی انجام شوند
دستور 3 و 4 مستقل هستند
دستور 3 در 1 وابسته است
دستور 4 در 2 وابسته است
دستور پنجم در دسترس سوم
دستور 5 وابسته است
دستور 5 وابسته است
دستور پنجم در دسترس سوم

1. load R1, @1000	1. load R1, @1000	1. load R1, @1000
2. load R2, @1008	2. add R1, @1004	2. add R1, @1004
3. add R1, @1004	3. add R1, @1008	3. load R2, @1008
4. add R2, @100C	4. add R1, @100C	4. add R2, @100C
5. add R1, R2	5. store R1, @2000	5. add R1, R2
6. store R1, @2000		6. store R1, @2000

(a) Three different code fragments for adding a list of four numbers.

Instruction cycles

IF	ID	OF	E	WB	load R1, @1000
IF	ID	OF	E	WB	load R2, @1008
IF	ID	OF	E	NA	add R1, @1004
IF	ID	OF	E	NA	add R2, @100C
IF	ID	NA	E	NA	add R1, R2
IF	ID	NA	WB	NA	store R1, @2000

(b) Execution schedule for code fragment (i) above.

مثال:
اجرای
سوپراسکالر
دو-مسیره

سوپراسکالر دو مسیره یعنی دو تا pipeline

کدام 9 تا زمان برده

در مدل از هر دو pipeline در خوبی استفاده شود
که در هم در همونی نوشته شده در از pipeline هم استفاده نشده
Spine line در صورت موازی اجرا می شوند

محدودیت های سیستم حافظه

- کارایی یک برنامه روی یک سیستم علاوه بر سرعت پردازنده، به قابلیت سیستم حافظه جهت انتقال داده ها به پردازنده نیز بستگی دارد.
- پهنای باند سیستم حافظه (Memory System Bandwidth):
- نرخ انتقال داده ها از حافظه به پردازنده.
- تأخیر سیستم حافظه (Memory System Latency):
- زمان انتقال یک بلاک داده بطول b از حافظه به پردازنده.

این دو پارامتر در کنار هم چگونه می توانند عملکرد سیستم را تأثیر دهند؟

7

تأثیر تأخیر حافظه روی کارایی

- مثال: پردازنده ای با سرعت 1GHz (کلاک یک نانوثانیه) و یک حافظه متصل به آن با تأخیر ۱۰۰ نانوثانیه (بدون کاشه) در نظر بگیریم.
- فرض شود پردازنده دو واحد جمع-ضرب دارد و چهار دستورالعمل را در یک سیکل کلاک (یک نانوثانیه) انجام می دهد. بنابراین پیک پردازنده 4GFLOPS است.
- تأخیر حافظه ۱۰۰ سیکل است و برای هر درخواست حافظه از طرف پردازنده، بایستی پردازنده ۱۰۰ سیکل منتظر بماند.
- فرض شود دو بردار ضرب داخلی می شوند. لذا برای هر دو عنصر نیاز به یک عمل ضرب-جمع است. لذا برای خواندن هر دو عنصر بایستی پردازنده ۱۰۰ نانوثانیه صبر کند. به عبارتی پیک پردازنده به 10MFLOPS کاهش پیدا می کند.

$$\text{تعداد عملیات} \times \text{سرعت پردازنده} = \text{پیک پردازنده}$$

Flops : Floating per second

$$ab = a_1b_1 + a_2b_2 + \dots + a_nb_n$$

هر یک از این عملیات ضرب را می توانیم

حفظ a_1 در b_1 و a_2 در b_2 و ... و a_n در b_n را می توانیم در یک سیکل انجام دهیم. اگر حافظه ما ۱۰۰ سیکل تأخیر داشته باشد، یعنی هر ۱۰۰ سیکل یک بار می توانیم این عملیات را انجام دهیم. بنابراین پیک پردازنده ما ۱۰ MFLOPS خواهد بود. (چون در هر سیکل فقط یک عملیات را می توانیم انجام دهیم)

اگر حافظه ما ۴۰۰ سیکل تأخیر داشته باشد، یعنی هر ۴۰۰ سیکل یک بار می توانیم این عملیات را انجام دهیم. بنابراین پیک پردازنده ما ۲.۵ MFLOPS خواهد بود.

پردازنده استرا a و b دارای حافظه در cache محوس موازی

n^3 3 تکان n

64 n چون پردازنده L4 دستورالعمل را

در این حالت L cache یک 303 MFLOPS است 1 سوت cache با سوت پردازنده است

30 پردازنده و 10 در هر

پردازنده بهبود بسیار ده

این دستور 10 در هر دستوری

بهبود کارایی با استفاده از کاشه

- مثال: پردازنده ای با سرعت 1GHz (کلاک یک نانوثانیه) و یک حافظه متصل به آن با تاخیر 100 نانوثانیه (بدون کاشه) در نظر بگیرید. در این حالت یک کاشه با اندازه 32Kb و با تاخیر 1 نانوثانیه (یک سیکل کلاک) معرفی می شود.
- فرض شود دو ماتریس A و B با ابعاد 32×32 در هم ضرب شوند و کاشه نیز آنقدر بزرگ است (عناصر را طوری در نظر می گیریم) که هر سه ماتریس A, B و C (ماتریس حاصلضرب) در آن جای گیرد. پس ابتدا دو ماتریس در کاشه بارگزاری می شوند: 2K داده بایستی واکنشی شوند که معادل $2Kns = 200us$ زمان می برد.
- برای ضرب دو ماتریس $n \times n$ نیاز به $2 \times n^3$ عمل است که در این مثال 64K عمل نیاز داریم که $64K/4 = 16K$ سیکل (1 نانوثانیه) که معادل 16us است، زمان لازم است. که جمعا: $200 + 16us = 216us$ که معادل نرخ $64K/216 = 303 \text{ MFLOPS}$ است که 30 برابر نسبت به مثال قبل بهتر شده است. بهر حال این مقدار 10% پیک پردازنده است.

را بهبود کاشه حافظه از cache استفاده کردیم

تاثیر پهنای باند حافظه روی کارایی

- پهنای باند حافظه: نرخ انتقال داده ها بین پردازنده و حافظه
- بستگی به پهنای باند گذرگاه بین پردازنده و حافظه دارد.
- مثال: ضرب دو بردار
- فرض شود اندازه بلاک نسبت به مثال قبل به چهار کلمه در هر بلاک افزایش یابد. بنابراین در مثال قبل برای انجام هر عمل ضرب جمع بایستی 100 سیکل پردازنده منتظر بماند، در نتیجه پیک سرعت به 10MFLOS کاهش یافت.
- حال در این مثال چون در هر 100 سیکل چهار کلمه (بجای یک کلمه) بارگزاری می شود، لذا پیک سرعت به 40MFLOS نسبت به قبل افزایش می یابد.

حالا باند حافظه را افزایش می دهیم و نسبتی طوری که باند حافظه
بیشتر از نیاز پردازنده باشد در دسترس اجرای دستورالعمل می آید

نتیجه گیری در خصوص پهنای باند

- مثالهای قبل نشان داد که با افزایش پهنای باند، نرخ پیک محاسباتی افزایش می یابد. این فرض زمانی درست است که ترتیب دسترسی به داده ها در حافظه طوری باشد که کلمات داده ایی پی در پی در حافظه توسط دستورات استفاده شوند. عبارتی، توالی از دستورات داده های یک بلاک را بکار برند.
- **Spatial locality** (محلیت فضایی): از دید برنامه نویسی، دسترسی به داده های پی در پی در حافظه با دستورات پی در پی که منجر به محاسبات موفق می شود.

- اگر محاسبه ای (یا الگوی دسترسی) طوری باشد که محلیت فضایی نداشته باشد، پهنای باند موثر خیلی کوچکتر از پیک پهنای باند خواهد شد.

کود برای دسترسی به یک پیک پهنای باند استفاده نمی و این مسئله محاسبات


تاثیر دسترسی با گامهای بلند (strided access)

- مثال: فرض شود که یک ماتریس بصورت row-major در حافظه ذخیره شده است و یک قطعه برنامه که قصد دارد مجموع ستونهای ماتریس را در یک بردار ذخیره کند.

- روش اول: ماتریس 1000*1000

```

1 for (i = 0; i < 1000; i++)
2     column_sum[i] = 0.0;
3     for (j = 0; j < 1000; j++)
4         column_sum[i] += b[j][i];
    
```



12

دستیابی به هر یک از عناصر یک بعدی است
 دسترسی به یک عنصر در هر یک از سطرها
 دسترسی به یک عنصر در هر یک از ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها

در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها
 دسترسی به یک عنصر در هر یک از سطرها و ستونها

دسترسی با گامهای بلند (strided access)

- روش اول: چون دسترسی به ماتریس بصورت ستون به ستون است و از طرفی ماتریس بصورت row-major ذخیره شده است، لذا دسترسی از یک عنصر به عنصر دیگر برابر 1000 گام است و این به این صورت است که برای هر عنصر بایستی یک بلاک (یک سطر از ماتریس) در کاشه بارگزاری شود. لذا اگر کاشه گنجایش فقط یک بلاک را داشته باشد، ۱۰۰۰۰۰۰ (بارگزاری) دسترسی به حافظه را داریم.


13

کاهش دسترسی با گامهای بلند (strided access)

- روش دوم: کد برنامه را بصورت زیر تغییر می دهیم:

```

1 for (i = 0; i < 1000; i++)
2   column_sum[i] = 0.0;
3 for (j = 0; j < 1000; j++)
4   for (i = 0; i < 1000; i++)
5     column_sum[i] += b[j][i];
    
```



14

دسترسی به ماتریس در این حالت در این حالت ۱۰۰۰ سطر می خواند و همه سطرها را در حافظه بارگزاری می کند در این حالت از این لحاظ باید در حافظه نگاه کرد.

روشهای دیگر برای مرتفع کردن تاخیر حافظه

• کاهش عدم پاسخ مرورگر وب در پیک ترافیک شبکه:

- پیش بینی صفحه های وب مورد نظر و مطالب مورد درخواست برای آنها
 - پیش واکشی (prefetching)
- باز کردن چندی مرورگر وب و دیدن یک صفحه در هر کدام، بطوریکه اگر یکی از مرورگرها در حال بارگزاری یک صفحه است، صفحات دیگر در مرورگرهای دیگر می تواند خوانده شود.
- چند نخگی (multithreading) برای مرتفع کردن تاخیر حافظه
- در یک حرکت چندین صفحه را در یک مرورگر باز شود.
 - محلیت فضایی (spatial locality)

از دست برداشتن خارج نیست
پیش واکشی برای مرتفع کردن تاخیر حافظه زمانی رخ میدهد که
cache داشته باشیم

15

چند نخگی برای مرتفع کردن تاخیر حافظه

- تعریف نخ: یک تک جریان کنترلی در جریان یک برنامه را نخ گویند.
- مثال: ضرب یک ماتریس $a(n*n)$ در بردار b برای حصول بردار c :

```
1 for(i=0;i<n;i++)
2   c[i] = dot_product(get_row(a, i), b);
```

- چون هر عمل ضرب داخلی در کد فوق مستقل از یکدیگر هستند، بنابراین می توان کد فوق را بصورت زیر نوشت:

```
1 for(i=0;i<n;i++)
2   c[i] = create_thread(dot_product, get_row(a, i), b);
```

- در سیکل اول تابع `dot_product` به یک جفت بردار از عناصر دسترسی پیدا می کند و منتظر دریافت داده ها می ماند. در سیکل بعدی این تابع به جفت بردار دیگر از عناصر دسترسی پیدا می کند و الی آخر. اولین تابع بعد از X واحد زمانی (تأخیر حافظه) داده ها را بدست می آورد و الی آخر. عبارتی در هر سیکل کلاک یک محاسبه انجام می شود.

پیش واکشی برای مرتفع کردن تاخیر حافظه

- اگر کاشه وجود نداشته باشد، پردازنده باید برای ضرب $a[i]$ در $b[i]$ یک درخواست به حافظه برای دریافت جفت داده (عنصر) دهد.
- فرض شود هر درخواست یک سیکل کلاک (۱ نانوثانیه) را لازم داشته باشد، بنابراین برای دو بردار ۱۰۰ عنصری ۱۰۰ نانوثانیه زمان صرف می شود.
- پیش واکشی: با وجود کاشه، پردازنده می تواند بجای بارگزاری یک جفت داده، یک جفت بردار را بارگزاری کند!
- تمرین: کدام روش کارایی بیشتری را در مرتفع کردن تاخیر حافظه دارد؟

17

سازماندهی بسترهای پردازش موازی

- سازمان فیزیکی: سازمان سخت افزاری واقعی بستر است.
- سازمان منطقی: دید برنامه نویس نسبت به بستر محاسباتی.
- دو جزء مهم محاسبات موازی از دید برنامه نویس:
 - تصریح وظائف موازی ← ساختار کنترلی
 - مکانیزمی برای تعیین محاوره بین این وظائف ← مدل ارتباطی

در سازمان منطقی وظائف موازی

18

ساختار کنترلی بسترهای محاسبات موازی


- وظایف موازی در سطوح مختلفی تعیین می شوند:
 - هر برنامه در یک مجموعه از برنامه ها می تواند بعنوان یک وظیفه موازی دیده شود.
 - دستورالعملهای منحصری در یک برنامه می توانند بعنوان وظایف موازی دیده شوند.
- بین سطوح فوق محدوده ایی از مدلها برای تعیین ساختار کنترلی و هر کدام یک معماری که آنها را پشتیبانی کند، وجود دارد.
- مثال: موازی سازی یک دستورالعمل روی چندین پردازنده


```

1 for (i = 0; i < 1000; i++)
2     c[i] = a[i] + b[i];
            
```
- چون هر جمع روی هر جفت عنصر کاملاً از جمع های دیگر مستقل انجام می شود، لذا اگر مکانیزمی وجود داشته باشد که یک دستور با داده های مختلف روی همه پردازنده ها همزمان اجرا شود، حلقه فوق با سرعت خیلی بالایی انجام می شود. بنابراین یک معماری برای پیاده سازی این مکانیزم لازم است.

19


فرآیندی که سه تا پردازنده داشته باشیم
 3 فرآیند داریم که در صورت موازی شدن این پردازنده که اجرا شوند
 می توانیم یک بار در صورت چند تا $TC \times 3$ در نظر بگیریم یعنی در صورت چندگانه



فصل دوم نوساخت لازم: اعلان پردازش موازی
معماری های پردازش موازی


چهار دهه از محاسبات (four decades of computing)

- Batch era (1965)
- Time sharing era (1970)
- Desktop era (1977)
- Network era (1980-90)
- Current trends
 - Cluster of workstations
 - Grid computing
 - Cloud computing



اولین نسخه ها: جمع بارهاست این بود
 ۱- محاسبه ها به صورت دسته ای انجام میشدند
 ۲- کاربران نمیتوانستند به طور مستقیم با داده ها کار کنند
 ۳- زمان زیادی صرف میشد تا داده ها از کاربر به سیستم برسد و برعکس
 ۴- در این دوره CPU بین کاربران تقسیم میشد
 ۵- کاربران میتوانند به طور مستقیم با داده ها کار کنند
 ۶- سیستم های شخصی (PC) رایج شدند
 ۷- شبکه های محلی (LAN) و شبکه های گسترده (WAN) ایجاد شدند
 ۸- اینترنت ایجاد شد
 ۹- امروزه ما ۳ مدل داریم

ارسته ها میباشند: Cluster در دسترس محاسبات
 نباشند Grid است که در این دوران ایجاد شدند
 معماری چین کارهای ساده انجام میدهند
 در Cloud هم سرورهای دور هستند



طبقه بندی Flynn (Flynn's taxonomy)


- جریانهای اطلاعاتی در پردازنده ها به ۳ دسته تقسیم کرد.
- ۱ - جریان دستورالعمل (instruction stream): دنباله ای از دستورالعملها که توسط پردازنده اجرا می شوند.
- ۲ - جریان داده ها (data stream): ترافیکی از داده ها که بین پردازنده و حافظه تبادل می شوند.

طبقه بندی Flynn (Flynn's taxonomy)

- طبقه بندی معماری کامپیوتر
- Single-Instruction Single-Data (SISD)
- Single-Instruction Multiple-Data (SIMD)
- Multiple-Instruction Single-Data (MISD)
- Multiple-Instruction Multiple-Data (MIMD)

Single-Instruction Single-Data (SISD)


- کامپیوترها Van Neumann هستند.
- معماری SISD:



معماری SIMD ^{استوک}

Single Instruction-Multiple Data (SIMD)

- یک واحد کنترل دستورالعملها را به هر واحد پردازشی توزیع می کند.
- هر دستورالعمل بطور همزمان توسط همه واحدهای پردازشی اجرا می شود.
- مناسب برای محاسبات ساخت یافته روی ساختارهای داده ای موازی نظیر آرایه ها است.
- نیاز به "activity mask" دارد که مشخص شود کدام داده و عمل در عملیات شرکت داشته باشد یا خیر.
- اجراهای شرطی می تواند کارای SIMD را کاهش دهند، لذا در استفاده از آنها باید دقت شود. (مثال اسلاید بعد را ببینید).



هر پردازنده هم یک حافظه لوکل دارد

داده ها داخل Local حافظه پردازنده

دستور پردازنده ها یک جمع انجام داد رسیدن نام


نوعی

این ساختار برای سیستم های موازی خاص بسیار رده جمع

در جمع داده ها ...

ارائه سفیر سوم 3

در دوم در صورتی نوشته شده و از pipeline هم استفاده نشده و pipeline در صورت موازی اجرا می شود.




$T_{total} = 8T$



در سوم انحراف pipeline استفاده کرده

اول pipeline

هم pipeline

$T_{total} = 7T$






کارایی در معماری SIMD

• مثال: کاهش کارایی معماری SIMD در اجرای دستورات شرطی:

```

if (B == 0)
    C = A;
else
    C = A/B;
        
```

دستور فوق در دو گام اجرا می شود:
 در گام اول پردازنده هایی فعالند که مقدار B در آنها صفر است و مابقی غیرفعال هستند.
 در گام دوم سایر پردازنده ها فعال می شوند.




Multiple-Instruction Multiple-Data (MIMD)

چندین پردازنده و چندین ماژول حافظه از طریق برخی IN بهم متصل می شوند.

- ۱ - حافظه مشترک (Shared Memory) ← چندین پردازنده درون یک شبکه قرار دارند
- ۲ - انتقال پیام (Message Passing)

معماری Shared Memory MIMD

- ارتباط بین پردازنده ها از طریق حافظه مشترک صورت می گیرد.
- هر پردازنده شانس دسترسی یکسانی را برای خواندن/نوشتن حافظه دارد و همچنین سرعت دسترسی یکسان.




Shared Memory MIMD Architecture

از هر پردازنده در حافظه مشترک
 دسترسی یکسان است چون بین پردازنده
 و حافظه مشترک داده به یکدیگر برمیگردد

معماری Message Passing MIMD


- در هر گروه از IN، هر پردازنده به حافظه محلی خود متصل است.
- داده ها از یک حافظه محلی به دیگری از طریق انتقال پیام صورت می گیرد.
- انتقال پیام از طریق `send/recieve` صورت می گیرد.
- گسترش پذیر است بدلیل توزیع شدن حافظه ها (مازولها) و پردازنده ها



Message Passing MIMD Architecture

Non uniform

Message Passing



رابطه مشترک نداشته
 (انتقال پیام)
 به دور نیست پیام

معماری Distributed-Shared Memory (DSM) ترکیبی از حافظه مشترک و انتقال پیام


نمونه لغزش از انتقال پیام در مدل حافظه مشترک

- ترکیبی است از مزایای حافظه مشترک و انتقال پیام.
- سخت افزار انتقال پیام را پشتیبانی می کند (حافظه ها توزیع شده اند)
- مدل برنامه نویسی تفکر حافظه مشترک است.

مدل ارتباطی بسترهای موازی

بسترهایی با فضای آدرس مشترک (حافظه مشترک)

- سیستم (معماری) حافظه مشترک از رده های مهم چند پردازنده ها است که همه پردازنده ها یک حافظه را به اشتراک می گذارند.
- تبادل داده ها (ارتباط) بین taskها روی پردازنده های مختلف از طریق خواندن/نوشتن روی حافظه اشتراکی صورت می گیرد.



این حافظه پردازنده ها است
 اگر کشهای 845 داشته باشند به
 در فرات کاربرد 845 و 845 در فضای کش
 همین که کش به همین دلیل از کش استفاده می کند

لایه به کش حافظه همگام آدرسها در کشها

در فرات 845 نه لایه

مدل ارتباطی بسترهای موازی
ویژگی های بسترهایی با فضای آدرس مشترک

- ۱ برنامه نویسی در فضای آدرس مشترک، ساده است.
- همه تبدلات فقط خواندنی (read-only) از دید برنامه نویس پنهانند و کد نویسی کاملاً مشابه با کد نویسی سریال است.
- ۲ در تبدلات خواندنی/نوشتنی (read/write) کد نویسی کمی مشکلتر خواهد بود که نیاز به انحصار متقابل برای دسترسی های همزمان است.
- ۳ وجود کاشه در هر پردازنده مجادله برای دسترسی پردازنده ها به حافظه مشترک را کاهش داده است.

اگر همه تبادل شده باشند، نوشتن اشتراکات، نوشتن هیچ رفتاری نداریم، برنامه را می نویسیم
P₁ و P₂ هم می توانند P₂ بخواند
نویسند اما همزمان، آن سبک را می خواند

مسئله همدوسی کاشه ها (cache coherency) ایجاد شده است: کلیه کپی ها در کاشه ها بایستی یکسان باشند. *بلاکها را پردازنده در دسترس خود قرار دهد و این را به شما میدهد.*
اگر یک پردازنده را با کاشه های دیگر در یک سیستم پردازنده ها هم باید این کار را انجام دهد.

15

مدل ارتباطی بسترهای موازی

طراحی بسترهایی با فضای آدرس مشترک (حافظه مشترک)

- مسائلی که باید در طراحی یک حافظه مشترک باید در نظر گرفته شود:
 - ۱ - کاهش کارایی به دلیل مجادله (contention)
 - ۲ - مسائل ارتباطی (همدوسی) (coherence)
- مجادله (contention): چندین پردازنده برای دسترسی به حافظه مشترک همزمان درخواست دهند.
- وجود کاشه ممکن است مسئله مجادله را تا حدی حل کند، ولی داشتن چندین کپی از داده ها که بین کاشه ها منتشر شده اند، مسئله همدوسی را ایجاد می کند.
- همدوسی (coherency): کپی ها در کاشه ها همدوس هستند اگر مقادیر آنها با یکدیگر یکسان باشد. حال اگر یک پردازنده در کاشه خود تغییراتی را ایجاد کند، آن کاشه ناسازگار (inconsistent) است.

16

معماری Distributed-Shared Memory (DSM) *مدلی از حافظه مشترک و انتقال پیام*


مدل توزیع انتقال پیام در مدل حافظه مشترک

- ترکیبی است از مزایای حافظه مشترک و انتقال پیام.
- سخت افزار انتقال پیام را پشتیبانی می کند (حافظه ها توزیع شده اند)
- مدل برنامه نویسی تفکر حافظه مشترک است.

مدل ارتباطی بسترهای موازی

بسترهایی با فضای آدرس مشترک (حافظه مشترک)

- سیستم (معماری) حافظه مشترک از رده های مهم چند پردازنده ها است که همه پردازنده ها یک حافظه را به اشتراک می گذارند.
- تبادل داده ها (ارتباط) بین taskها روی پردازنده های مختلف از طریق خواندن/نوشتن روی حافظه اشتراکی صورت می گیرد.



این حافظه پردازنده ها است

آدرس مشترک ۸۴۵ داشته است یعنی

در فرات ۸۴۵ به آدرس مشترک

یعنی هر کس به همین آدرس اشاره کرد


آدرس به یک جایی هم رسید آدرس مشترک است

در فرات ۸۴۵ می دهد

مدل ارتباطی بسترهای موازی

طبقه بندی سیستم های حافظه مشترک

- ساده ترین سیستم حافظه مشترک شامل یک ماژول حافظه (M) و دو پردازنده P1 و P2 است:



Shared memory via two ports.

- یک واحد دایوری درون حافظه وجود دارد که سیگنالهای busy یا grant را از طریق کنترل کننده حافظه به پردازنده ها ارسال می کند.


چون سگنال است پردازنده خواندن و نوشتن را میسر می کند. اگر سیگنال busy یا grant در دسترس باشد پردازنده می تواند به حافظه دسترسی داشته باشد.

17

مدل ارتباطی بسترهای موازی

طبقه بندی سیستم های حافظه مشترک بر اساس شبکه ارتباطی

- UMA (Uniform Memory Access)
- دسترسی به حافظه مشترک توسط پردازنده ها از طریق IN به همان صورتی است که یک پردازنده به حافظه خودش دسترسی دارد.
- همه پردازنده ها زمان یکسانی را برای دسترسی به هر موقعیت از حافظه دارند.
- IN استفاده شده در UMA می تواند Single Bus, Multiple Bus و یا یک Crossbar Switch باشد.
- چون دسترسی ها به حافظه مشترک بالانس است، این نوع سیستمها به Symmetric Multiprocessor-SMP نیز معروفند.




18

مدل ارتباطی بسترهای موازی
طبقه بندی سیستم های حافظه مشترک بر اساس شبکه ارتباطی

- NUMA (Nonuniform Memory Access)

- هر پردازنده به بخشی از حافظه مشترک دسترسی دارد.
- حافظه دارای یک فضای آدرس دهی است. هر پردازنده با آدرس واقعی به هر موقعیت از حافظه دسترسی دارد. بنابراین زمان دسترسی به هر مازول حافظه بستگی به فاصله آن از پردازنده دارد.
- IN های استفاده شده در این رده می توانند گذرگاه های چند سطحی (سلسله مراتبی) و یا درخت باشد.

هر پردازنده به بخشی از حافظه مشترک دسترسی دارد. بنابراین زمان دسترسی به هر مازول حافظه بستگی به فاصله آن از پردازنده دارد.



شبکه
پردازنده
حافظه

مدل ارتباطی بسترهای موازی

طبقه بندی سیستم های حافظه مشترک بر اساس شبکه ارتباطی

- COMA (Cache-Only Memory Architecture)

- همانند NUMA است ولی حافظه مشترک شامل حافظه کاشه است.
- داده ها از کاشه یک پردازنده به کاشه دیگر منتقل می شوند.

همان NUMA است ولی کاشه دارد.

فرآیندهای مشترک: زمان فرآیندهای مشترک را در دسترس می‌گذارد. سیستم: فرآیندهای مشترک را در دسترس می‌گذارد.

مدل ارتباطی بسترهای موازی
موضوعاتی که باید در سیستمهای حافظه مشترک در نظر گرفت

- ۱ • کنترل دسترسی (access control): بایستی درخواستهای پردازنده‌ها برای دسترسی به حافظه مشترک کنترل شود تا برخوردی (conflict) صورت نگیرد.
- ۲ • همزمان سازی (synchronization): زمان دسترسی فرآیندهای مشترک را به منابع مشترک محدود می‌کند.
- ۳ • حفاظت (protection): قابلیت از سیستم است که دسترسی غیرمجاز فرایندها را به منابعی که در اختیار سایر فرایندها است، مانع می‌شود.

مدل ارتباطی بسترهای موازی
بسترهای انتقال پیام (message passing platforms)

- ۱ • هر پردازنده دارای حافظه خاص خودش است و ارتباط بین پردازنده‌ها فقط از طریق انتقال پیام صورت می‌گیرد. به سبب توزیع شده بودن، مثل گویا
- ۲ • هیچ حافظه مشترکی بین پردازنده‌ها وجود ندارد.
- ۳ • دو عمل اصلی send و receive در این نوع بسترها جهت تبادل داده‌ها نقش اصلی را دارند.

2/8/2014

گسترش سیستم ارسال پیام بر روی پردازنده‌های موازی (پردازش موازی) برای پردازش موازی در پردازش موازی

مدل ارتباطی بسترهای موازی
بسترهای انتقال پیام (message passing platforms)


- ۱ مدل: گره‌ها از طریق $send/recieve$ با هم در ارتباطند (حافظه مشترک وجود ندارد).
- ۲ گره: شامل پردازنده و حافظه محلی برای ذخیره کردن پیامها جهت ارسال یا دریافت.
- ۳ فاکتورهای مهم در طراحی IN در سیستمهای انتقال پیام:
 - ۱ - پهنای باند (link bandwidth): تعداد بیتهایی که می‌توانند در واحد زمان انتقال داده شوند.
 - ۲ - تاخیر لینک (link latency): مدت زمانی که انتقال پیام کامل می‌شود.

سازمان فیزیکی بسترهای موازی

- معماری ایده‌آل یک کامپیوتر موازی:

Parallel Random Access Machine (PRAM)

- پردازنده فعال در یک سیکل همزمان عمل خواندن، محاسبه و نوشتن را انجام می‌دهند.
- دستورالعملها یکسان روی دا




حالت های مختلف برای خواندن و نوشتن در PRAM

- ۱ • خواندن انحصاری (ER): در یک زمان فقط یک پردازنده می تواند از هر مکان از حافظه بخواند.
- ۲ • نوشتن انحصاری (EW): در یک زمان فقط یک پردازنده می تواند در هر مکان از حافظه بنویسد.
- ۳ • خواندن همزمان (CR): چند پردازنده می توانند همزمان از یک مکان حافظه بخوانند.
- ۴ • نوشتن همزمان (CW): چند پردازنده می توانند همزمان در یک مکان حافظه بنویسند. این عمل ایجاب می کند. تراشه ایجاب می کند. *

25

حالت های مختلف برای خواندن و نوشتن در PRAM

- * • تداخل در نوشتن همزمان بایستی با استفاده از رویه زیر حل شود:
 - ۱ - عمومی (Common): تمامی نوشته های همزمان مقدار یکسانی را ذخیره می کنند.
 - ۲ - اختیاری (Arbitrary): تنها یک مقدار دلخواه انتخاب شده و ذخیره می شود. از بقیه مقادیر صرفه نظر می شود.
 - ۳ - کمینه (Minimum): مقدار نوشته شده توسط پردازنده با کوچکترین شاخص ذخیره می شود و از بقیه مقادیر صرفه نظر می شود. P_1 - P_2 - P_3 - P_4 - P_5 - P_6 - P_7 - P_8 - P_9 - P_{10} - P_{11} - P_{12} - P_{13} - P_{14} - P_{15} - P_{16} - P_{17} - P_{18} - P_{19} - P_{20} - P_{21} - P_{22} - P_{23} - P_{24} - P_{25} - P_{26} - P_{27} - P_{28} - P_{29} - P_{30} - P_{31}
 - ۴ - کاهش (Reduction): تمامی مقادیر با استفاده از توابع کاهش مثلا جمع، مینیمم، ماکزیمم و مانند آنها به یک مقدار کاهش می یابند.



26

فصل سوم
شبکه اتصال درونی چند پردازنده ها
**Multi Processor
Interconnection Network**

1

شبکه های اتصالی برای کامپیوترهای موازی

- یک شبکه اتصالی مکانیزمی را برای انتقال داده ها بین گره های پردازشی و یا بین پردازنده ها و حافظه ها فراهم می کند.
- هر شبکه اتصالی شامل n ورودی و m خروجی است. *نمودار تعداد ورودی و خروجی بیان می کند.*
- شبکه های اتصالی یا از لینک (link) و یا از سویچ (switch) ساخته می شوند.
- لینک: یک رسانه فیزیکی نوعاً از سیم یا کابلهای فیبر نوری ساخته می شود.

2


انواع شبکه های اتصالی

فقط لینک مستقیم

- شبکه ایستا (Static) یا مستقیم (Direct): شامل لینک های ارتباطی نقطه-به-نقطه بین گره های پردازشی است. *همه علاقه بر لینک مستقیم است نه در مسیر*
- شبکه پویا (Dynamic) یا غیر مستقیم (Indirect): شامل لینک های ارتباطی و سویچها است. یک لینک به لینک دیگر بصورت پویا از طریق سویچ متصل شده و یک مسیری بین گره های پردازشی و حافظه ها بنا نهاده می شود. *بین گره ها با خود گره ها چیزی نمی مسی و جبر دارد*

3

انواع شبکه های اتصالی



node از طریق رابط شبکه به شبکه متصل می شوند

سوئیچ در شبکه های اتصالی

- شامل پورت های ورودی و خروجی است.
- حداقل عملکرد سوئیچ: نگاشت پورت ورودی به پورت خروجی است.
- تعداد پورتهای یک سوئیچ، درجه (Degree) آن سوئیچ گفته می شود.
- سوئیچها ممکن است برخی عملیات داخلی انجام دهند، شامل: بافرینگ (زمانیکه پورت خروجی درخواست شده اشغال باشد)، مسیریابی (برای کاهش ازدحام در شبکه) و چندپخش (خروجی یکسان روی چند پورت).

5

رابط شبکه در شبکه های اتصالی

- + • ارتباط بین گره ها با شبکه را فراهم می کند.
- دارای پورت های ورودی و خروجی است که داده ها را به درون و بیرون شبکه هدایت می کند.
- شامل وظائفی نظیر:
 - بسته بندی داده ها (Packetizing data)
 - آنالیز اطلاعات مسیریابی
 - بافر کردن داده های ورودی و خروجی برای همسان سازی سرعت شبکه با گره های پردازشی.
 - خطایابی.

6


با فرستادن بسته ها به سمت گره ها

شبکه های اتصالی مبتنی بر گذرگاه

Bus-based IN

سیستمهای تک گذرگاه

- هر پردازنده دارای کاشه خاص خود است.
- اندازه این سیستم ها بین ۲ تا ۵۰ پردازنده است.
- پیچیدگی شبکه ای: برای سیستمهای مبتنی بر گذرگاه بر اساس تعداد گذرگاهها است = $O(1)$
- پیچیدگی زمانی: با میزان تاخیر ورودی به خروجی تعیین می شود = $O(N)$



Bus ها گسترش پذیرند و در هر گره سیستم کامپیوتر دارد

تعداد پردازنده ها با برپایمانی از پردازنده ها محدود می شود

node یعنی هر یک از پردازنده ها

Scalability: قابلیت گسترش پذیری

Bus: بوسیله گره ها

Scalability: قابلیت گسترش پذیری (پردازنده ها)

node: هر یک از پردازنده ها



با این روش گسترش پذیر است


شبکه های اتصالی مبتنی بر گذرگاه

Bus-based IN


سیستمهای چند گذرگاه

- توسعه سیستمهای تک گذرگاه است.
- از چند گذرگاه موازی برای اتصال پردازنده ها و ماژولهای حافظه استفاده می شود.





شبکه های اتصالی مبتنی بر گذرگاه
 انواع سیستمهای چند گذرگاه گذرگاه حافظه ها اتصالشان به سیستم در دو کلاس قرار دارند



شبکه های اتصالی مبتنی بر گذرگاه
مشخصه های معماریهای گذرگاه چندگانه

• K: تعداد کلاسها
 • g: تعداد گذرگاه ها در هر کلاس
 • Mj: تعداد مازولهای حافظه در کلاس j

تعداد ارتباطات: $g \times M_j$


Connection Type	No. of Connections	Load on Bus i
MBFBMC	$B(N+M)$	$N+M$
MBSBMC	$BN+M$	$N+M_j$
MBPBMC	$B(N+M/g)$	$N+M_j/g$
MBCBMC	$BN + \sum_{j=1}^k M_j(j+B-k)$	$N + \sum_{j=\max(i+k-B, 1)}^k M_j, 1 \leq i \leq B$

13

شبکه های اتصالی مبتنی بر گذرگاه
همزمان سازی گذرگاه

• انواع گذرگاه:
 1. همزمان (Synchronous): زمان برای هر انتقال مشخص است. هر دیوایس برای پذیرش یا تولید اطلاعات روی گذرگاه زمان مشخصی را دارد.
 2. غیرهمزمان (Asynchronous): مبتنی بر وجود داده ها و آمادگی دیوایسها برای انتقال داده است. هر دیوایس که آمادگی انتقال را داشته باشد، داده را میفرستد (داده در سبک است).
 • در سیستمهای تک گذرگاه یک داوری گذرگاه (bus arbitration) نیاز است، بطوریکه هر پردازنده برای دسترسی به گذرگاه، درخواستی را به منطق داوری ارسال می کند. این عمل برای جلوگیری از مساله مجادله گذرگاه (bus contention) صورت می گیرد.
 • درخواست پردازنده به منطق داوری و دریافت پاسخ، Handshaking نام دارد و توسط دو سیگنال انجام می شود:
 • Bus request: درخواست دسترسی به گذرگاه. درخواست فقط در صورتی داده می شود.
 • Bus grant: پذیرش درخواست. (عدم پذیرش درخواست: Bus busy)

14



15

**شبکه های اتصالی مبتنی بر گذرگاه
همزمان سازی گذرگاه**

• انواع دآوری:

- Simple rotation priority: همه سطوح اولویت یک سطح کاهش پیدا می کنند تا اینکه پردازنده با اولویت پایین در اولویت بالا قرار گیرد. (مکانیزم ???)
- Equal priority: وقتی دو یا چند درخواست صورت پذیرد، همه درخواستها دارای شانس یکسانی دارند. برای هر پردازنده، شانس هر کدام $1/n$ است. (مکانیزم ???)
- Least recently used-LRU: اولویت بالاتر برای پردازنده ای است که در زمان طولانی تر از گذرگاه استفاده نکرده است.

اولویت به پردازنده ای که اخیراً در گذرگاه استفاده کرده است میسر می آید.

16

شبکه های اتصالی های مبتنی بر سویچ

Switch-based IN

- ارتباط بین پردازنده ها و حافظه ها از طریق سویچ صورت می گیرد.
- سه نوع توپولوژی وجود دارد:
 - Crossbar } تک مرحله
 - Single-stage } تک مرحله
 - Multi-stage } چند مرحله

17

شبکه های اتصالی های مبتنی بر سویچ

Crossbar های شبکه

- نقطه مقابل گذرگاه، Crossbar است. n پردازنده و n حافظه نسبت به هم متصل هستند.
- گذرگاه فقط یک اتصال را برقرار می کند، درحالیکه Crossbar ارتباطات موازی را بین همه ورودیها و خروجیها برقرار می کند.

نقطه مقابل گذرگاه، Crossbar است. n پردازنده و n حافظه نسبت به هم متصل هستند.

گذرگاه فقط یک اتصال را برقرار می کند، درحالیکه Crossbar ارتباطات موازی را بین همه ورودیها و خروجیها برقرار می کند.

The figure illustrates the case of setting the SEs such that simultaneous connections between P_i and M_{8-i+1} for $1 \leq i \leq 8$ are made.

پیچیدگی شبکه از لحاظ تعداد سویچها: $O(N^2)$

پیچیدگی شبکه از لحاظ تاخیر ورودی به خروجی: $O(1)$

Crossbar یک شبکه غیربلوکه است.

An 8 × 8 crossbar network (a) straight switch setting; and (b) diagonal switch setting.

18

نقطه مقابل گذرگاه، Crossbar است. n پردازنده و n حافظه نسبت به هم متصل هستند.

گذرگاه فقط یک اتصال را برقرار می کند، درحالیکه Crossbar ارتباطات موازی را بین همه ورودیها و خروجیها برقرار می کند.

هندسه را ببینید

تیمار اتصال موازی

برای هر ورودی و خروجی

چون هیچ اندازش در آن

وضع نمی دهد




پیچیدگی شبکه از لحاظ تعداد سویچها: $O(N^2)$

پیچیدگی شبکه از لحاظ تاخیر ورودی به خروجی: $O(1)$

Crossbar یک شبکه غیربلوکه است.

شبکه های اتصالی های مبتنی بر سویچ
 شبکه های Single-stage

- یک طبقه از SEها بین ورودیها و خروجیها قرار دارد.
- ساده ترین SEها که در این شبکه استفاده می شود، SEهای 2*2 است.



تمرین: طراحی سویچ 2 در 2 با بیت های کنترل

شبکه های اتصالی های مبتنی بر سویچ
 شبکه های Single-stage

- دو عمل استفاده می شود:


Shuffle:

$$S(p_{m-1}p_{m-2} \dots p_1 p_0) = p_{m-2}p_{m-3} \dots p_1 p_0 p_{m-1}$$

$$E(p_{m-1}p_{m-2} \dots p_1 p_0) = p_{m-1}p_{m-2} \dots p_1 p_0$$




- اگر تعداد ورودیها (پردازنده ها) برابر با N و تعداد خروجیها (حافظه ها) برابر N باشد، تعداد SEها در یک طبقه برابر N/2 است.
- ماکزیمم طول یک مسیر از یک ورودی به یک خروجی در شبکه بر اساس تعداد SEها در طول مسیر محاسبه می شود و برابر است با $\log N$

تمرین: طراحی شبکه Shuffle-Exchange برای N=8



Handwritten notes: Shuffle

Handwritten notes: Exchange



شبکه های اتصالی های مبتنی بر سویچ
 شبکه های Single-stage

- مثال: در یک Shuffle-Exchange با ۸ ورودی، اگر مبدا (000) باشد، و مقصد (110) باشد، آنگاه دنباله Shuffle-Exchange و چرخش داده ها بصورت زیر است:
- $$E(000) \rightarrow 1(001) \rightarrow S(001) \rightarrow 2(010) \rightarrow E(010) \rightarrow 3(011) \rightarrow S(011) \rightarrow 6(110)$$

$$\left. \begin{array}{l} O(N): \text{ پیچیدگی شبکه} \\ O(N): \text{ پیچیدگی زمانی} \end{array} \right\}$$

21


شبکه های اتصالی های مبتنی بر سویچ
 شبکه های Single-stage

- شبکه مکعب (Cube network):

- الگوی اتصالی برای شبکه مکعب بصورت زیر است:

$$C_i(p_{m-1}p_{m-2} \dots p_{i+1}p_i p_{i-1} \dots p_1 p_0) = p_{m-1}p_{m-2} \dots p_{i+1} \bar{p}_i p_{i-1} \dots p_1 p_0$$

- مثلا برای یک آدرس ۳ بیتی (N=8) داریم: $C_2(6) = 2, C_1(7) = 5$ and $C_0(4) = 5$



22

نورمندی
 در بیت اول شماره است
 در بیت دوم شماره است
 در بیت سوم شماره است
 به این ترتیب شماره را می توانیم پیدا کنیم
 به این ترتیب شماره را می توانیم پیدا کنیم

شبکه های اتصالی های مبتنی بر سویچ
Single-stage های شبکه

• شبکه $Plus-Minus 2^i (PM2I)$

• شامل $2K$ تابع ارتباطی است: $PM2_{+i}(P) = P + 2^i \bmod N (0 \leq i < k)$

• $K = \text{Log}N$: $PM2_{-i}(P) = P - 2^i \bmod N (0 \leq i < k)$

• مثال: برای حالت $N=8$ داریم: $PM2_{+1}(4) = 4 + 2^1 \bmod 8 = 6$

Handwritten: $K=3$ برای $N=8$

شبکه های اتصالی های مبتنی بر سویچ
Single-stage های شبکه

• شبکه Butterfly

• الگوی اتصالی برای شبکه Butterfly بصورت زیر است:

Handwritten: این الگو است

$$B(p_{m-1}p_{m-2} \dots p_1 p_0) = p_0 p_{m-2} \dots p_1 p_{m-1}$$

$B(000) = 000$ $B(010) = 010$ $B(100) = 001$ $B(110) = 011$
 $B(001) = 100$ $B(011) = 110$ $B(101) = 101$ $B(111) = 111$

شبکه های اتصالی های مبتنی بر سویچ شبکه های (MN)-Multi-Stage

- فراهم کردن چندین مسیر همزمان بین پردازنده ها و حافظه ها در یک شبکه
- در MNها مسیریابی بین مبدأ و مقصد بر اساس آدرس مقصد انجام می شود (self routing)
- در یک MN $N \times N$ ، تعداد طبقات: $\log(N)$
- در یک MN $N \times N$ ، تعداد بیت های آدرس مقصد: $\log(N)$
- آدرس مقصد و تعداد طبقات از چپ به راست پیمایش می شود.
- اگر بیت i ام برابر 0 باشد، آنگاه ورودی سویچ در طبقه i ام به خروجی بالای آن وصل می شود.
- اگر بیت i ام برابر 1 باشد، آنگاه ورودی سویچ در طبقه i ام به خروجی پایین آن وصل می شود.

فراهم کردن چندین مسیر همزمان بین پردازنده ها و حافظه ها در یک شبکه

در MNها مسیریابی بین مبدأ و مقصد بر اساس آدرس مقصد انجام می شود (self routing)

در یک MN $N \times N$ ، تعداد طبقات: $\log(N)$

در یک MN $N \times N$ ، تعداد بیت های آدرس مقصد: $\log(N)$

آدرس مقصد و تعداد طبقات از چپ به راست پیمایش می شود.

اگر بیت i ام برابر 0 باشد، آنگاه ورودی سویچ در طبقه i ام به خروجی بالای آن وصل می شود.

اگر بیت i ام برابر 1 باشد، آنگاه ورودی سویچ در طبقه i ام به خروجی پایین آن وصل می شود.

در یک MN $N \times N$ ، تعداد طبقات: $\log(N)$

25

تعداد طبقات: $\log(N)$

تعداد بیت های آدرس مقصد: $\log(N)$

آدرس مقصد و تعداد طبقات از چپ به راست پیمایش می شود.


اگر بیت i ام برابر 0 باشد، آنگاه ورودی سویچ در طبقه i ام به خروجی بالای آن وصل می شود.

اگر بیت i ام برابر 1 باشد، آنگاه ورودی سویچ در طبقه i ام به خروجی پایین آن وصل می شود.




سویچ های مبتنی بر سویچ

شبکه های اتصالی های مبتنی بر سویچ شبکه Shuffle-Exchange



An example 8×8 Shuffle-Exchange network (SEN)

26



تعداد طبقات: $\log(N)$

شویچ های مبتنی بر سویچ


shuffle-ex = (تعداد طبقات) * (تعداد بیت های آدرس مقصد)

13 اگر فرض کنیم در هر سویچ 2 بیت آدرس مقصد داریم


نوع ارتباط در این حالت در این نوع است (تحت فشار به راست)
 در هر سطح به طبقه اول وصل و در هر طبقه اول به طبقه دوم ...

شبکه های اتصالی های مبتنی بر سویچ شبکه بانیا

- در $N \times N$ Banyan: تعداد SEها در هر طبقه: $N/2$
- در $N \times N$ Banyan: تعداد طبقه ها: $\log(N)$
- پیچیدگی شبکه ای به ازای تعداد کل SEها: $O(N \log(N))$
- پیچیدگی زمانی به ازای تعداد SEها موجود در مسیر بین مبدأ و مقصد: $O(\log(N))$
- مسیریابی؟




مسیر یابی: در هر طبقه اول به طبقه دوم ...



$000 \rightarrow 000$
 $001 \rightarrow 100$
 $010 \rightarrow 001$
 $011 \rightarrow 101$
 $100 \rightarrow 010$
 $101 \rightarrow 110$
 $110 \rightarrow 011$
 $111 \rightarrow 111$

شبکه های اتصالی های مبتنی بر سویچ شبکه امگا

- مسیریابی؟



شبکه های اتصالاتی های مبتنی بر سویچ
شبکه آرایش پذیر بنز (Benes) *در تمام مراحل، به شرطی که از آن تشریح کنند، امکان تغییر برقرار است.*

- این امکان برای آرایش مجدد اتصالات از قبل ایجاد شده وجود دارد تا امکان ایجاد اتصالات جدید و همزمان وجود داشته باشد.
- شبکه آرایش پذیر Benes:
- نحوه ایجاد اتصال:

- S_i : سویچهای طبقه i ام
- δ_i : اتصالات بین مرحله i و $i+1$
- $S \geq 3$: تعداد طبقات و $S \geq 3$
- n_i : تعداد ورودی/خروجی هر سویچ در طبقه i ام
- به ازای $i=1, 2, \dots, (s+1)/2$
- N : تعداد کل ورودیهای شبکه: $n_i \geq 2$

$$\prod_{i=1}^{(s+1)/2} n_i = N$$

شبکه های اتصالاتی های مبتنی بر سویچ
شبکه آرایش پذیر بنز (Benes)


- مثال: اگر $s=5$ و $N=8$ باشد: $i=1, 2, 3$
- $\prod_{i=1}^{(s+1)/2} n_i = 8$ $n_i = 2 \rightarrow \begin{cases} n_1 = 2, n_2 = 2, n_3 = 2 \\ n_1 = 1, n_2 = 2, n_3 = 4 \end{cases}$ ترکیب دوم درست نیست
- شرایط لازم برای شبکه آرایش پذیر:
- شرط متقارن:

$$\delta_i = \delta_{s-i}^{-1} \quad i = 1, 2, 3, \dots, \frac{s-1}{2}$$


$$s_i = s_{s-i+1} \quad i = 1, 2, 3, \dots, \frac{s-1}{2}$$

δ_{s-i}^{-1} : معکوس اتصال δ_{s-i} است.

$n_1 * n_2 * n_3 = 8$
 $1 * 2 * 4 = 8$
 $2 * 2 * 2 = 8$
 در مرحله اول تبدیل است
 در مرحله طبقه سویچ ها 2×2 هستند
 طبقه داریم.



نصف شبکه را طوری کنیم و نیمه معکوس آن را هم طوری کنیم که این طرف به 2×2 است



شماره 3
N=8
2/8/2014

شبکه های اتصالاتی های مبتنی بر سویچ شبکه آرایش پذیر بنز (Benes)

• نحوه اتصال نیمی از شبکه کافی است. $1 \leq i \leq (s-1)/2$

• مثال: برای $s=5$ و $N=8$: $n_1 = n_2 = n_3 = 2$


Benes network with two simultaneously established paths

the rearrangement of connection 110 → 100 in order to satisfy connection 101 → 001

حقیقت اول داریم. حقیقت دوم را هم داریم. در صورت تقسیم هر...

8x8

حقیقت اول و حقیقت دوم را داریم. حقیقت دوم...



شبکه های اتصالاتی های مبتنی بر سویچ شبکه غیر بلوکه کلاز (Clos)

• شبکه Clos, (m, n, r) , آرایش پذیر است اگر $m \geq n$ باشد.

• مثال: $m=3, n=3, r=4$

$n \times m$ درون طبقه اول بر سر $r \times r$ در طبقه میانی $n \times m$

شکل کلی آن فقط 2 طبقه دارد. تعداد درجه طبقه اول و دوم m است. تعداد درجه در طبقه میانی r است. نه سستی؟ تعداد درجه طبقه اول و دوم m دارد.

در تعداد درجه طبقه اول و دوم m دارد.

در طبقه اول و دوم m درجه داریم. در طبقه وسط r درجه داریم. در طبقه اول و دوم m درجه داریم.

شبکه های ایستا

- اتصالات ثابت یکطرفه یا دوطرفه بین پردازنده ها و حافظه ها.
- انواع شبکه های ایستا:

شبکه اتصال کامل (مجموعه node ها هم وصل هستند)

Completely Connected Networks-CCN }
 Limited Connected Networks-LCN }

33

شبکه های ایستا

شبکه با اتصال کامل


Completely Connected Networks-CCN

- هر گره به کلیه گره های دیگر در شبکه متصل است.
- مزایا:
- سرعت بالای انتقال (فقط یک لینک باید پیمایش شود).
- مسیریابی ساده است.

هر چه تعداد نودها بیشتر و متنوع
 تعداد شبکه ها کمتر
 توانایی بالاتر رود. نزدیک
 باطنی دارد در پیچیدگی زمان بالا
 دارد.

تعداد گره ها N

تعداد اتصالات: $\frac{N(N-1)}{2}$



- معایب:
- هزینه اتصالات بالا است: $O(N^2)$
- N: تعداد گره ها
- پیچیدگی شبکه: $O(N^2)$
- پیچیدگی زمانی: $O(1)$

34


شبکه های ایستا
شبکه با اتصال محدود
Limited Connected Networks-LCN

- یک لینک مستقیم بین هر جفت گره وجود ندارد.
- مسیریابی بین دو گره از طریق گره های دیگر صورت می گیرد.
- طول یک مسیر بین دو گره برابر تعداد لینک هایی است که پیمایش می شوند.
- دو نیازمندی در LCN ها وجود دارد:
 - نیاز به یک الگوی ارتباطی بین گره ها
 - نیاز به یک مکانیزم برای مسیریابی پیامها در شبکه.
- الگوهای ارتباطی:
 - Linear arrays
 - Ring (Loop) networks
 - Two Dimensional arrays (Mesh)
 - Tree networks
 - Cube networks

35

شبکه های ایستا
شبکه آرایه خطی (Linear Array)

- هر گره به دو گره مجاورش متصل است (بجز گره های ابتدایی و انتهایی).
- برای ارتباط بین گره i و j ، $(j > i)$ ، پیام باید گره های $i+1, i+2, \dots, j-1$ را پیمایش کند. برای $(i > j)$ ، داریم: $i-1, i-2, \dots, i-j$
- بدترین حالت، ارتباط گره 1 با N است که $N-1$ گره باید پیمایش شود.
- مزایا: پیاده سازی و مسیریابی ساده است.
- معایب: شبکه کند است.
- پیچیدگی شبکه: $O(N)$
- پیچیدگی زمانی: $O(N)$




36

پیچیدگی شبکه: تعداد گره ها
 سن زیاد محققه بیان می کنند
 بدترین حالت در شکل خود را در
 اگر بیان شود
 پیچیدگی زمانی: درست زمان
 در این حالت در زمان
 در این حالت
 باید نورانی که در این
 تا در اول در این راه بود که
 این است که (معدلهت با)

شبکه های ایستا
شبکه حلقوی (Ring)

- با اتصال گره ابتدایی و انتهایی شبکه Linear array، شبکه Ring شکل می گیرد.




37

شبکه های ایستا
شبکه درختی (Tree)

- برای ارتباط بین گره آم با گره سطح زام، $(i > z)$ ، پیام باید گره های سطوح $i-1, i-2, \dots, z+1$ را پیمایش کند.
- تعداد پردازنده ها در یک شبکه با K سطح:


$$N(k) = 2^0 + 2^1 + 2^2 + \dots + 2^k = \frac{(2^k - 1)}{2 - 1} = 2^k - 1$$




- عمق درخت: $\lceil \log_2 N \rceil$
- پیچیدگی شبکه: $O(2^k)$
- پیچیدگی زمانی: $O(\log_2^2 N)$

38

شبکه های ایستا
 شبکه درختی (Tree) بر پایه درخت پردازش هستند
 گره از سر میانی سوئیچ هستند
 گره های برگها می پردازند
 به خط عمود نیازی نیست
 در درختها سوئیچها





شبکه های ایستا
 شبکه مکعب (Cube) اول ابعاد و اغلب راجع به این است
 بعداً به بررسی ساختار شبکه کاره داریم
 محور آدرس گره ها بعد از آن در جهت نام مشخصات هستند



قبل از این که به بحث در مورد شبکه های ایستا (Cube) بپردازیم، باید بدانیم که این شبکه ها چگونه کار می کنند. در اینجا ما به بررسی یک شبکه مکعبی (Cube) می پردازیم. این شبکه ها از 2^n رأس و (2^n - 1) لبه تشکیل شده اند. هر رأس با 2 رأس مجاورش فقط در یک بیت تفاوت دارند. این شبکه ها در سیستم های موازی پردازش داده ها کاربرد زیادی دارند.


$S = 0101$
 $D = 1111$
 در اینجا ما به بررسی یک شبکه مکعبی (Cube) می پردازیم. این شبکه ها از 2^n رأس و (2^n - 1) لبه تشکیل شده اند. هر رأس با 2 رأس مجاورش فقط در یک بیت تفاوت دارند. این شبکه ها در سیستم های موازی پردازش داده ها کاربرد زیادی دارند.



شبکه های ایستا شبکه مکعب (Cube)



- مثال: مسیریابی بین مبدأ (0101) و مقصد (1011) در یک 4-Cube:
- | |
|------|
| 1011 |
| 0101 |
| 1110 |
- پس باید ابعاد 2، 3 و 4 در 4-Cube پیمایش شوند. ترتیب پیمایش مهم نیست. بنابراین 3 مسیر وجود دارد:

در تنظیم سبک ترسیم



شبکه های ایستا شبکه مش (Mesh)

- جایبکه n: تعداد ابعاد و K_i : بعد K_i بعد n ام
- گره (i, j, k) به گره های $(i \pm 1, j, k)$ مجاورش متصل است.
- معماری Mesh با اتصالات wrap around نتیجه در شبکه Torus می شود.
- مکانیزمهای مسیریابی در Mesh:
- Dimension-ordering routing: پیام در یک مرتبه یک بعد را پیمایش می کند تا به مختصات خاصی برسد قبل از اینکه بعد بعدی را پیمایش کند.
- مثال: مسیریابی از مبدأ (000) به مقصد (211).




فصل چهارم

الگوریتم های بردارها و ماتریس ها

شبیه سازی دسترسی چندگانه روی یک EREW PRAM

- الگوریتمی که برای EREW طراحی شود، روی سایر مدلها قابل اجرا است، ولی عکس آن درست نیست.
- فرض شود مکان حافظه X در یک زمان مورد نیاز تمامی پردازنده ها در PRAM باشد.
- در مدل CRCW/CREW PRAM تمامی پردازنده ها می توانند در زمان ثابتی خواندن همروند انجام دهند.
- در مدل EREW PRAM باید مکانیزم پخش همگانی (Broadcasting) دنبال شود.

Handwritten notes:
 در مدل EREW PRAM هر پردازنده فقط می تواند یک حافظه را بخواند.
 در مدل CRCW/CREW PRAM هر پردازنده می تواند همزمان با دیگر پردازنده ها حافظه را بخواند.
 در مدل EREW PRAM برای دسترسی همگانی به یک حافظه، باید مکانیزم پخش همگانی (Broadcasting) استفاده شود.



Handwritten formulas:
 $P_1: \gamma \leftarrow [L_1, \dots, L_n]$
 $ST \leftarrow P_1: P_2, \gamma \leftarrow [L_1, \dots, L_n]$
 $ST \leftarrow P_2: P_3, P_4 \left\{ \begin{array}{l} \gamma \leftarrow [L_1, \dots, L_n] \\ \gamma \leftarrow [L_2, \dots, L_n] \end{array} \right.$
 $ST \leftarrow P_3: P_5, P_6, P_7, P_8 \left\{ \begin{array}{l} \gamma \leftarrow \dots \end{array} \right.$

پخش-همگانی روی مدل EREW PRAM

- P1 مقدار X را می خواند و آنرا به P2 می شناساند.
- P1 و P2، X را به ترتیب به P3 و P4 بصورت موازی نشان می دهند.
- P1، P2، P3 و P4 بصورت موازی X را بترتیب به P5، P6، P7 و P8 نشان می دهند.
- این هشت پردازنده X را برای هشت پردازنده دیگر مشخص می کنند و الی آخر...

3

$2^{i+1} \leq j \leq 2^{i+1}$ P6 Parallel

$2^i \leq j < 2^{i+1}$

$2 \leq j < 2$


Task 1
 $y = L[j - 2^i]$
 $L[j] = y$

```
main()
{
  for (i=0; i < log n; i++)
  {
    for (j=2^i+1; j <= 2^{i+1}; j++)
    {
      create-thread(task)
    }
  }
  start()
}
```

مثالی از پخش-همگانی روی مدل EREW PRAM

```
Algorithm Broadcast_EREW
Processor Pi
y (in Pi's private memory) ← x
L[1] ← y
for i=0 to log p - 1 do
  forall Pj, where 2i + 1 ≤ j ≤ 2i+1 do in parallel
    y (in Pj's private memory) ← L[j - 2i]
    L[j] ← y
  endfor
endfor
```

- برای P=8
- آرایه L به طول 8 بعنوان فضای کاری در حافظه مشترک برای توزیع مقدار X به تمامی پردازنده ها استفاده می شود.



4

2/8/2014

مدرسین در سربل

در سربل

تعداد پردازنده ها * پیچیدگی زمانی

$$O(n) * 1$$

زمان اجرای الگوریتم موازی در برابر زمان اجرای سربل

هم کمتر است و هم سریعتر

$$O(n^2) * n$$

$$O(n^2)$$

تحلیل الگوریتم های موازی

- پیچیدگی الگوریتم: تابعی است که زمان اجرا الگوریتم را بر حسب n (تعداد ورودی های الگوریتم) می دهد.
- معیارهای اندازه گیری پیچیدگی الگوریتم های موازی:
 - زمان اجرا، زمان سپری شده طی اجرای الگوریتم است (زمان اجرای اولین پردازنده تا پایان اجرای آخرین پردازنده).
 - تعداد پردازنده ها که الگوریتم برای حل مساله بکار می گیرد.
 - هزینه الگوریتم موازی که حاصل ضرب زمان اجرا در تعداد پردازنده ها است.

5

قوانین طراحی الگوریتم های موازی

- تعداد پردازنده ها باید با اندازه مساله محدود شود.
- زمان اجرا باید به اندازه قابل توجهی از کمترین زمان اجرای بهترین الگوریتم متوالی کمتر باشد.

6