

مبانی آزمایش ، آزمون پذیری

و

طراحی سیستمهای مطمئن

احمد خادم زداده  
مرکز تحقیقات مخابرات ایران

## فصل اول

### مقدمه

رویاها به سرعت به واقعیت تبدیل می شوند. سرویس‌هایی که ارائه آن به کاربران در دهه گذشته رویایی بیش به نظر نمی رسید اکنون به کمک تکنولوژی‌های پیشرفته به واقعیت پیوسته است. وابستگی صنایع مختلف به فن آوری الکترونیک و نتیجتاً وابستگی جهان امروز به این صنعت روز به روز افزایش می یابد. فن آوری الکترونیک خود مورد انقلابی عظیم بوده و افزایش پیچیدگی و کاربرد تکنولوژی‌های بسیار پیشرفته در آن شتاب بسیار زیادی داشته است. مدارات الکترونیکی و بخصوص مدارات مجتمع<sup>۱</sup> دستخوش تحولاتی شگرف بوده اند. بعنوان مثال می توان افزایش سرعت و تواناییها و تقلیل حجم این مدارات یا عبارتی دیگر افزایش تعداد اجزاء الکترونیکی در واحد سطح یک قطعه را نام برد. یک مدار مجتمع در سالهای ۱۹۷۰ بطور متوسط حداکثر شامل ۱۰۰ عدد ترانزیستور بوده، حال آنکه در سالهای ۱۹۸۰ این رقم به یکصد هزار رسیده و در سال ۱۹۹۰ قطعاتی با سرعت بسیار بالا و با ترانزیستورهایی برابر ۱/۲ میلیون ( میکروپروسور ۸۰۴۸۶ از کمپانی اینتل با سرعت ۲۵ و ۳۳ مگا) در سیستمهای الکترونیکی به کار گرفته شده است.

این تعداد در سال ۲۰۰۲ به بیش از ۲۰۰ میلیون ترانزیستور و سرعتهای بیش از چند گیگا افزایش یافته است.

بکارگیری بسیار وسیع قطعات و زیر سیستمها در سیستمهایی با مشخصات ذکر شده و سیستمهای مختلف و بخصوص در سیستمهای بلادرنگ<sup>۲</sup> و با وظایف حیاتی، اگر چه باعث بوجود آمدن قابلیت‌های بسیار بالا بوده است ولیکن همزمان لزوم وجود قابلیت اطمینان در این نوع سیستمها را امری حیاتی و اجتناب ناپذیر نموده است.

قابلیت اطمینان مورد نیاز در سیستمهایی با کاربرد متفاوت به صورت متفاوت تامین می شود. برای کاربردهای بدون وقفه از قبیل سیستمهای مخابراتی نظامی و غیر نظامی<sup>۳</sup> و کنترل کننده های مراحل تولید صنعتی<sup>۴</sup> و سیستمهای کنترل ناوبری فضایی<sup>۵</sup> و غیره، کار بدون توقف یک نیاز حیاتی بوده و این نوع سیستمها بایستی طوری طراحی شوند تا بتوانند با وجود خرابی به وظیفه خود بطور مناسب ادامه دهند. سیستمهای الکترونیکی بر اساس کاربرد وظیفه مورد نظر طراحی و ساخته می شوند. سیستم ساخته شده بایستی قادر به سرویس دهی<sup>۶</sup> ( عملکرد صحیح) بر اساس مشخصات در نظر گرفته شده در مرجع معتبر سیستم<sup>۷</sup> باشد ( مرجع ۱) عوامل و علل مختلفی می تواند سیستم را وادار نماید تا نتواند قسمتی و یا همه وظایف محوله را بطور مناسب انجام دهد. ( مرجع ۱)

1-Integrated Circuits

2-Real Time

3-Army Communication Systems

4-Industrial Process Control

5- Navigation Control Systems

6- Proper behavior

7-Authoritative system reference

تاثیر وقایع نامطلوب<sup>۱</sup> بر هر یک از قسمتهای سیستم با توجه به منشاء آن در محیطهای مختلف یک سیستم ( محیط فیزیکی، منطقی، اطلاعاتی و مصرف کننده ) بر عملکرد صحیح سیستم و بعبارتی عملکرد مطلوب سیستم بر اساس شکل ۱-۱ نشان داده شده است ( مرجع ۲).

بطور کلی ساختار یک سیستم الکترونیکی کنترل شونده توسط برنامه های ذخیره شده<sup>۲</sup> را به چهار قسمت ( چهار محیط) مختلف تقسیم می نمایند که به ترتیب محیط فیزیکی<sup>۳</sup>، محیط منطقی<sup>۴</sup>، محیط اطلاعاتی<sup>۵</sup> و محیط کاربر (خارجی)<sup>۶</sup> می باشند.

محیط فیزیکی سیستم به کلیه اجزاء فیزیکی سیستم اطلاق می شود. بنابراین یک مقاومت، یک خازن، یک ارتباط سیمی و یا یک ارتباط باریک مسی بر روی یک برد و نظائر آن یک جزء فیزیکی می باشد که در صورت وجود هر نوع نارسائی یا بعبارتی دیگر تغییر یک یا چند مشخصه در این اجزاء دال بر خرابی<sup>۷</sup> آن جزء است.

محیط منطقی، سطحی بالاتر از محیط فیزیکی می باشد که در این محیط تغییرات ناخواسته مقادیر منطقی مورد نظر می باشد. تاثیرات خرابی در محیط فیزیکی منجر به ایجاد اشکال<sup>۸</sup> در محیط منطقی می گردد. اگر چنانچه بعنوان مثال یک خرابی در یک ترانزیستور واقع بر خروجی یک قطعه مدار مجتمع<sup>۹</sup> ایجاد گردد، در این حالت مقدار منطقی خروجی مربوطه همواره دارای مقدار منطقی صفر و یا یک خواهد بود. بنابراین تاثیر خرابی در محیط فیزیکی منجر به وجود اشکال در محیط منطقی گردیده است.

سطح بالاتر محیط منطقی، محیط اطلاعاتی می باشد که در این محیط، تاثیر اشکال باعث نتایج ناخواسته ( خطا)<sup>۱۰</sup> در پردازش اطلاعات و در محیط اطلاعاتی می گردد. بعنوان مثال اگر چنانچه اطلاعات در روی یک شریان داده بصورت سریال و بصورت ۸ بیتی جریان داشته و به هر ۸ بیت اطلاعات یک بیت پاریتی الصاق شده باشد، اگر چنانچه یک خرابی در محیط فیزیکی و یا اشکال در محیط منطقی و در محیط پردازش بوجود آید که منجر به تغییر چند بیت از مقدار واقعی به مقدار غلط گردد، لازم است جهت تشخیص وجود تغییر در اطلاعات، پاریتی جدیدی بر اساس اطلاعات دریافت شده محاسبه و سپس این پاریتی با پاریتی دریافت شده مقایسه شود. اگر پاریتی جدید و پاریتی قدیم مساوی باشند خطایی در اطلاعات وجود ندارد و در غیر اینصورت اطلاعات دارای خطا می باشند.

بالاترین سطح در یک سیستم محیط خارجی می باشند که در آن اثر خطا از محیط اطلاعاتی به طریقی به محیط خارجی سیستم و یا کاربران منتقل می شود. در این حالت در سیستم و یا جزئی از آن از کار افتادگی<sup>۱۱</sup> اتفاق افتاده است.

1-Undesired events

2- Stored Program Control systems

3-Physical Universe

4-Logical Universe

5-Informational Universe

6-External Universe


7-Failure

8-Fault

9- Integrated Circuit ~ IC

10-Error

11-Crash



شکل (۱-۱)

بر اساس کمیت تاثیر این وقایع نامطلوب در عملکرد مطلوب ( یا عبارتی درصد سرویس دهی ) سیستم، وقایع نامطلوب به سه دسته جزئی<sup>۱</sup>، کلی<sup>۲</sup> و بزرگ<sup>۳</sup> تقسیم بندی می شوند.

وقایع نامطلوب جزئی تنها درصد ناچیزی از وظیفه مندی سیستم را تحت تاثیر قرا میدهند. بعنوان مثال در یک سیستم سوئیچینگ تلفن که دارای ظرفیت سرویس دهی به ده هزار مشترک می باشد وجود خرابی در یک واحد کنترل<sup>۴</sup> مشترک یک خرابی جزئی به حساب می آید حال آنکه در همین سیستم اگر مدار کنترل زنگ دارای خرابی شود بعلت عدم وجود هر نوع سیگنال صوتی تصور کاربر بر خرابی سیستم و نتیجتاً میتوان آنرا یک واقعه نامطلوب کلی تلقی نمود. دریک سیستم با کنترل مرکزی اگر چنانچه خرابی در واحد کنترل بوجود آید بعلت اینکه سیستم قادر نمی باشد هیچ نوع سرویسی ارائه دهد بنابراین نوع خرابی بسیار بزرگ تلقی خواهد شد. بنابراین هر چه سطح همپوشانی در شکل (۱-۱) بین وقایع مطلوب و وقایع نامطلوب بیشتر باشد تاثیر خرابی بیشتر خواهد بود.

جهت افزایش قابلیت اطمینان در سیستمهای الکترونیکی لازم است بر اساس شناخت دقیق از نقش هر یک از اجزاء سیستم در عملکرد مطلوب سیستم و نوع وقایع نامطلوب قابل وقوع در آن جزء سیستم و تعیین اندازه تاثیر نامطلوب در وظیفه مندی، سیاستهای مختلفی را در آن اتخاذ نمود.

قابلیت اطمینان در یک سیستم را می توان به دو طریق بوجود آورد:

الف: بکارگیری روشهای پرهیز از وقایع نامطلوب<sup>۴</sup> با بکارگیری اجزاء فیزیکی با کیفیت بسیار خوب و استفاده از تجهیزات بسیار پیشرفته و اجراء دقیق قوانین طراحی و بازرگری بر آن و آزمایش و ارزیابی مرحله به مرحله می باشد که میتواند از بوجود آمدن وقایع نامطلوب ( سخت افزاری و نرم افزاری ) جلوگیری کند. ( مرجع ۴،۲ )  
ب: طراحی سیستم و ساختار آن به گونه ای باشد که سیستم بتواند وجود وقایع نامطلوب را آشکار و تصمیم مناسب برای مقابله با آن را اتخاذ نماید<sup>۵</sup>. جهت آشکار سازی وقایع نامطلوب و در صورت نیاز بر طرف کردن آن از چهار نوع افزونگی<sup>۶</sup>

- سخت افزاری

- نرم افزاری

- اطلاعاتی

- زمان

استفاده می شود ( مرجع ۴ و ۵و۶). که با توجه به کاربرد هر یک و یا مجموعه ای از افزونگی های مختلف می توان ساختار پدافندی<sup>۷</sup> مناسب جهت بوجود آوردن سیستمی با قابلیت اطمینان مناسب را بدست آورد. در شکل (۱-۲) نمادی از یک سیستم، طراحی مطمئن نشان داده شده است و در شکل مذکور هر نوع خرابی (a) که بتواند عملکرد سیستم را در محیط فیزیکی تحت تاثیر قرار دهد و عملکردی ناخواسته برابر  $UE(a)$  داشته باشد، در صورت وجود سیاست مقابله مناسب  $R_1$  به محیط عملکرد صحیح باز می گردد. در

1-Minor

2-Major

3-Catastrophic


4-Fault avoidance technique

5-Fault tolerant

6-Redundancy

7-Defense structure

صورت عدم وجود امکانات مناسب مقابله با خرابی، اثر خرابی به محیط لوژیکی منتقل و اشکال b بوجود آمده یا مقابله و سیستم به حالت عادی برمی گردد یا به لایه اطلاعاتی منتقل و باعث ایجاد خطا خواهد شد و به همین ترتیب در صورت عدم مقابله با خطا اثر آن به محیط خارجی منتقل نمی شود.



شکل (۱-۲) روشهای آشکار سازی و غلبه بر وقایع نامطلوب

با توجه به اینکه یکی از خواسته های مهم مصرف کنندگان سیستمهای با تکنولوژی بالا در چرخه حیات سیستم<sup>۱</sup>، قابلیت اطمینان و طول عمر مناسب و نگهداری اقتصادی می باشد، تولید کنندگان این نوع محصولات با توجه به کمبود کارشناسان دارای تخصص و همچنین پیچیدگی مراحل انجام تولید محصولات باید جوابگوی نیازهای قابلیت تولید<sup>۲</sup>، راندمان تولید<sup>۳</sup>، کنترل کیفیت<sup>۴</sup> و اقتصادی بودن، نگهداری، آینده سازی باشند.

تجربیات و بررسی های اقتصادی و صنعتی، خط مشی صحیح را در هر چه بیشتر اتوماتیزه نمودن کلیه مراحل مختلف این نوع سیستمها پیشنهاد نموده و امروزه ثابت گردیده است که بدون استفاده از چنین


- 
- 1-Life Cycle
  - 2-Productivity
  - 3-Product efficiency
  - 4-Quality control

روشهایی امکان طراحی، تولید و نگهداری و آینده سازی، کاملاً غیر اقتصادی و در مورد سیستمهایی با تکنولوژی بسیار پیچیده غیر ممکن می باشد. بنابراین امر تولید و مصرف سیستمهایی با تکنولوژی بالا مستلزم بکارگیری علوم و فن آوری های مرتبطی می باشد .

علوم و فن آوریهای مرتبط با این سیستمها بصورت تکاملی و همزمان با پیشرفت و توسعه تکنولوژی های مرتبط توسعه یافته و امروزه اساس چرخه حیات آنها را تشکیل می دهد.

کارشناسان و تحلیل کنندگان صنعتی معتقدند که انقلاب صنعتی جدید بر مبنای استفاده از کامپیوتر در چرخه حیات از دهه ۱۹۷۰ آغاز گردیده است که در ارتباط با صنعت الکترونیک تحت عنوان طراحی و مهندسی تولید و نگهداری<sup>۱</sup> به کمک کامپیوتر می باشد .

وجود تکنولوژی های نو و فرآیندهای مربوطه یعنی تحقیق و توسعه طراحی و ساخت نمونه مهندسی ، تولید ، مصرف، مراقبت و نگهداری، پیش بینی و آینده سازی، زنجیره ای بسته را بر اساس دیاگرام (۱-۱) تشکیل می دهند که حیات آن بسته به مکانیسم های پیشرفته اطلاع رسانی در داخل این زنجیره و نحوه ارتباط اجزاء این زنجیر ، با دنیای خارج است. تجربیات و بررسی های اقتصادی و صنعتی، خط مشی صحیحی را در جهت ارتقاء بهره وری در هر مرحله از زنجیره فوق و نتیجتاً ارتقاء بهره وری کل با استفاده از کامپیوتر فراهم می آورد. نقش محوری تکنولوژی اطلاعات و در این راستا، ایجاد پایگاه های اطلاعاتی لازم جهت بکارگیری ارتباط اطلاعاتی بین حلقه های زنجیره و دنیای اطلاعات خارج از زنجیره است. در یک کلام، نقش سیستم اطلاعات مدیریت<sup>۲</sup> (MIS) عامل استفاده موثر از تاریخچه موجود از این زنجیره در جهت بهینه سازی، اقتصادی نمودن و نتیجتاً ارتقاء بهره وری در مراحل مختلف قبل و بعد از تولید یک فرآورده با تکنولوژی پیشرفته محسوب می شود .




دیاگرام (۱-۱) زنجیره گذارهای قبل و بعد از تولد یک سیستم الکترونیکی با تکنولوژی پیشرفته

1-CADMAMFP(Computer Aided Design, Manufacturing, Maintenance and Future Planning

2-Management Information System

زیر ساخت لازم و مورد نیاز جهت طراحی یک سیستم مطمئن با توجه به دیاگرام (۱-۱) بصورت فلوجارت (۱-۱) می باشد.



فلوجارت (۱-۱) زنجیره طراحی و تولید با کمک کامپیوتر



				500
			50	
		5.0		
0.5				

آزمایش در سطح گارانتی  
 آزمایش در سطح سیستم  
 آزمایش در سطح برد  
 آزمایش در سطح قطعه

شکل (۳-۱) قیمت تمام شده برای آزمایش در سطوح مختلف سیستم

## آشنایی با آزمایش

- ۱-۱- مدارات دیجیتالی
- ۱-۲- ضرورت آزمایش
- ۱-۳- ماهیت آزمایش
- ۱-۴- ایجاد برنامه آزمایش
- ۱-۵- کمپنه ساختن الگوهای آزمایش
- ۱-۶- کد کردن برنامه آزمایش
- ۱-۷- وارد کردن برنامه آزمایش
- ۱-۸- آزمایش مشخص کردن اشکال برد
- ۱-۹- اشکال یابی
- ۱-۱۰- انواع آزمایشها

## آشنایی با آزمایش

در این فصل مفاهیم اصلی آزمایش از جمله ماهیت آزمایش، لزوم انجام آزمایش و چگونگی انجام آزمایش مورد بحث قرار می گیرد.

### ۱-۱ - مدارهای دیجیتالی

مدارات الکترونیکی به منظور ارائه سرویسهای (وظیفه مندی) مورد نظر طراحی می شوند. این مدارات شکلها و اندازه های گوناگون دارند. گاه یک برد کوچک با تعداد محدودی قطعه الکترونیکی است و گاه بردی بزرگ می باشد که از صدها قطعه الکترونیکی پیچیده تشکیل می شود. هر یک از قطعات نیز به نوبه خود ممکن است برای تحقق بخشیدن به چندین نوع سرویس به کار رود و یا عبارتی عملکرد بسیار پیچیده را بعهده داشته باشد. سیستمهای پیچیده با وظیفه مندی راهبردی<sup>۱</sup> گاه از هزاران برد تشکیل می شوند و گاه متشکل از یک و یا چند برد می باشند.

ولی با توجه به اهمیت و حیاتی بودن تداوم و سرویس دهی بدون وقفه برای این نوع سیستمها، یکی از مهمترین نیازها وجود قابلیت اتکاء<sup>۲</sup> و عبارتی قابلیت اطمینان<sup>۳</sup> در این سیستمها می باشد. یک سیستم زمانی اتکاء پذیر می باشد که قابلیتهایی در سیستم گنجانده شده باشد که با بکارگیری این قابلیتها همواره بتواند بطریقی وضعیت خود را در سطوح مختلف برد و زیر سیستم و سیستم درپایش<sup>۴</sup> (بازرسی) نماید.

### ۲-۱ - ضرورت آزمایش


ایجاد وقایع نامطلوب در چهار محیط فیزیکی و منطقی و اطلاعاتی و محیط مصرف کننده، اجتناب ناپذیر می باشد. در مرحله طراحی یک مدار الکترونیکی، عوامل پیشنهادی از قبیل خطاهای طراحی و در مرحله ساخت عواملی نظیر خرابی بعضی از قطعات و بردهای مدار چاپی، خرابی های مرتبط با سوار نمودن قطعات بر روی بردها و خرابی های تجمع بخشی به بردها و برپایی سیستم نیاز به آزمایش قدم به قدم یعنی آزمایش در سطح قطعه، آزمایش در سطح بردهای مدار چاپی، آزمایش بردهای مونتاژ شده و آزمایش بردهای مجتمع (زیر سیستمها) و نهایتاً آزمایش سیستم برپا شده می باشد. با توجه به آمار صنعتی لزوم آزمایش قدم به قدم و بکارگیری کامپیوتر محور اقتصادی طراحی و بکارگیری یک سیستم الکترونیکی پیشرفته می باشد. بر اساس شکل (۳-۱) قیمت تمام شده برای آزمایش در سطوح مختلف یک سیستم آورده شده است.

### ۳-۱ - ماهیت آزمایش

در پایش<sup>۵</sup> یک واحد از یک سیستم را آزمایش می نمائیم و آن فعالیتی است که بتواند واحد تحت آزمایش را وادار به انجام نوع وظیفه مندی نماید که بعهده آن واحد در سیستم<sup>۶</sup> اصلی گذاشته شده است.

- 1-Strategic
- 2- Dependability
- 3-Reliability
- 4-Monitor
- 5-Monitoring
- 6-Prime system

بنابراین لازم است جهت آزمایش واحد تحت آزمایش یک رشته ورودی‌هایی، مشابه ورودیهایی که در سیستم اصلی واحد اعمال می‌شود تهیه شود. این ورودیها تحت عنوان الگوهای آزمایش و با بررسی و تجزیه و تحلیل وظیفه مندی واحد و با استفاده از روشهای مختلفی تهیه می‌شود. شکل (۴-۱). به ازاء اعمال هر الگوی آزمایش به ورودی‌های واحد تحت آزمایش بردار خروجی (پاسخها) وقتی که واحد بدون تاثیر وقایع نامطلوب است، بنام خروجی منتظره<sup>۱</sup> نامیده می‌شود. بنابراین بطور کلی آزمایش یک واحد عبارت است از اعمال الگوهای آزمایش و همزمان دریافت پاسخهای واحد و سپس مقایسه خروجی‌ها (الگوهای) منتظره با پاسخهای واحد.




شکل (۴-۱) اصول آزمایش

یک مدار ترکیبی با چهار ورودی و یک خروجی و سه درجه در نظر می‌گیریم. مدار ترکیبی مداری است که خروجی آن تنها تابعی از ورودی‌های واحد می‌باشد. اقدام اول فراهم آوردن تحریکهای الگوهای آزمایش است که بتواند محل همه عواملی که باعث بوجود آمدن وضعیت نامطلوب در واحد تحت آزمایش مانند آنچه که در شکل ۱-۵ دیده می‌شود آشکار کند. عامل این مدار نمونه، اتصال کوتاهی است که بین زمین و سیم رابط بین پایانه‌های ۳ از U1 و پایانه ۱ از U3 ایجاد شده است. (اتصال بین این دو پایانه را گره می‌نامند).

1-Expected out-put

برای آشکار سازی وضعیت نامطلوب نخست باید عامل را برانگیخت و سپس موجبات انتقال اثر مخرب آن عامل بر واحد تحت آزمایش را به خروجی ها فراهم آورد. برای برانگیختن اشکال باید سطح منطقی "۱" که مخالف لوژیک بوجود آمده در محل خرابی می باشد را اعمال کرد. با اعمال این تحریک اگر مدار اشکال نداشته باشد در گره سطح منطقی "۱" ظاهر می شود اما چون مدار دارای اشکال سطح منطقی "۰" است که با حالت کار مدار در وضعیت مطلوب تفاوت می کند. بنابراین تعداد صحیح گره از یک به صفر تغییر می کند. از طرفی برای آشکار کردن اثر عامل در خروجی باید آن را انتقال داد. برای این منظور تنها راه ممکن آن است ورودی ۲ از واحد U3 صفر و یا عبارتی یکی از ورودیهای اصلی D,C صفر باشد . حال ببینیم چگونه می توان برای مدار یک برنامه آزمایش تهیه کرد. چون مدار یک ترکیبی ساده است یک راه برای ایجاد برنامه آزمایش تشکیل جدول واقعیتها است . جدول واقعیتها این مدار را در شکل (۱-۶) آمده است .




شکل (۱-۵) آزمایش برای نشان دادن اشکال

بر اساس مثال قبلی نقطه ای از یک مدار در اثر لحیم کاری نادرست با زمین دستگاه اتصال کوتاه شده است. برای برانگیختن این عامل خرابی شرایطی برای مدار فراهم آوریم که توانایی ایجاد سطح منطقی بالا را در محل خرابی داشته باشد. برانگیختن خرابی یک مرحله از کار است. مرحله دیگر آشکار کردن اشکال به کمک خطای ایجاد شده در پاسخ یعنی نشان دادن تفاوت عملکرد مدار در حالت سالم بودن با عملکرد آن در حالت خرابی است. این تفاوت زمانی آشکار می شود که اثر خرابی را بتوان به یک نقطه که توانایی آشکار کردن داشته باشد، معمولاً خروجی، انتقال داد. بنابراین خرابی هنگامی آشکار می شود که برانگیخته شود و اثر آن انتقال یابد. از این رو برای آشکار کردن خرابی در یک برد باید آن را با اعمال مجموعه ای از سطوح منطقی و الگوهای آزمایش بر انگیخت و با ایجاد مسیر بین محل اشکال تا خروجی امکان انتقال آن را فراهم آورد. با برانگیختن و انتقال عامل خرابی به خروجی به سطوحی منطقی که متفاوت با سطوح منطقی در حالت سالم بودن واحد تحت آزمایش است ، دست می یابیم و با مقایسه این الگوها با الگوهای سالم و از قبل تعیین شده وجود خرابی در واحد را آشکار می نمائیم . پس برای آشکار کردن خرابی باید آن را برانگیخت و امکان انتقال آن را فراهم ساخت.

#### ۴-۱ ایجاد برنامه آزمایش

پس از آشنایی با مراحل انجام آزمایش باید به نحوه ایجاد این برنامه بپردازیم. در شکل (۶-۱) یک مدار نمونه بسیار ساده ترکیبی دیده می شود. نخستین گام برای ایجاد یک برنامه آزمایش، تحلیل دقیق مدار از نظر وظیفه مندی می باشد.



شکل (۶-۱) مدار نمونه متشکل از دریچه های AND, OR و INVERT

چون در واحد تحت آزمایش ۴ ورودی وجود دارد بنابراین ۱۶ ترکیب (الگوی آزمایش) از سطوح منطقی می تواند وجود داشته باشد که هر یک از آنها یک الگوی آزمایش است. الگوی آزمایش مجموعه ای از سطوح منطقی است که باید به ترتیب به ورودیهای واحد اعمال شود. بنابراین اگر ۱۶ الگوی آزمایش را به مدار اعمال کنیم آزمایش مدار کامل می شود.

این روش آزمایش، یعنی آزمایشی که تمامی ترکیبات سطوح منطقی به ورودیها اعمال شود، را روش آزمایش فراگیر می نامند. تعداد الگوهای آزمایش برای آزمایش فراگیر یک واحد ترکیبی با n ورودی برابر با 2<sup>n</sup> الگوی آزمایش می باشد.

الگوی ورودی				الگوی خروجی منتظره
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

شکل (۶-۱) برنامه آزمایش فراگیر (الگوهای آزمایش فراگیر)

## ۵-۱ کمینه ساختن الگوهای آزمایش

با افزایش ورودیها، مقدار الگوهای ممکن به سرعت افزایش می یابد که برای ورودیهای بیشتر از ۲۵ ایجاد الگوهای کامل و اعمال آن به واحد تحت آزمایش بسیار زمانگیر می باشد. بنابراین می توان تعدادی از الگوهایی که نقشی در آشکار سازی وجود خرابی در واحد را ندارند حذف نمود ( کمینه کرد). در اینجا تنها عوامل خرابی نوع ایستا یعنی خرابی هایی که باعث می شوند سطح منطقی یک گره در مقدار ثابتی برابر "۰" یا "۱" باقی بماند در نظر می گیریم.


برای به حداقل رساندن الگوهای آزمایش نخست مطابق شکل (۷-۱) سطح منطقی اعمالی به ورودیهای B و D را "۱" و سطح منطقی ورودیهای اعمالی به A و C را "۰" در نظر می گیریم. سطح منطقی "۱" در B و سطح منطقی "۰" در A اشکال ایستای "۱" در پایه ۳ از U1 را برمی انگیزاند. چون روی این پایه خروجی باید سطح منطقی "۰" داشته باشد، اشکال ایستا بر "۱" در پایه ۱ از U3 نیز را برانگیخته می شود. وانگهی انتقال این اشکال مسلم است، زیرا سطح منطقی "۰" در C، سطح منطقی "۰" در پایه ۲ از U3 را به وجود می آورد. به این ترتیب هر یک از این اشکال خروجی E را تغییر می دهد. اشکالات مذکور که توسط الگوی مربوطه فعال و به خروجی منتقل می شوند اصطلاحاً گفته می شود که تحت پوشش الگوی مربوطه هستند. از طرفی E نقطه ای نمایانگر است پس اشکال را آشکار می کند. همچنین اگر سطح منطقی C,D به ترتیب "۱" و "۰" باشد اشکال ایستا بر "۱" در پایه ۳ از U2 و پایه ۲ از U3 برانگیخته می شود و چنانچه A سطح منطقی "۰" داشته باشد این اشکال منتقل می شوند. همچنین چون دو پایه ورودی U3 سطح منطقی صفر دارند، اشکال ایستا بر "۰" احتمالی در پایه ۳ از U3 نیز برانگیخته می شود و چون این اشکال روی گره خروجی است نیازی به انتقال آن نیست و خود آشکار می شود. و بالاخره سطح منطقی "۰" در گره های C,A اشکال ایستا بر "۱" پایه ۱ از U2 و پایه ۱ از U2 را برمی انگیزاند و چون D,B سطح منطقی "۱" دارند این اشکالها منتقل می شود. به این ترتیب الگوی آزمایش مربوط به کلیه اشکالهای فوق مشخص می شود.

اگر در گام دوم، به ترتیب الگوی آزمایش را وارانه کنیم اشکالها پایه ۲ از U1 و پایه ۲ از U2 مشخص می شود.

در گام سوم با اعمال سطح منطقی "۱" به B,A اشکال ایستا بر پایه ۳ از U1 و پایه ۱ از U3 برانگیخته می شود. بنابراین الگوی سطح منطقی در پایه ۳ از U3 اشکال ایستا بر "۱" آن را برمی انگیزاند و در ضمن مشخص می کند که پایه ۱ از U1 و پایه ۲ از U2 هیچکدام اشکال ایستای "۰" ندارند.

اشکال ایستای "۰" در پایه ۱ و پایه ۲ از U2 و پایه ۳ از U2 و پایه ۲ از U3 در گام چهارم که وارون گام سوم است برانگیخته می شود. و بدین سان با چهار گام کلیه اشکالهای احتمالی مدار مشخص خواهد شد.

بنابراین با تحلیل مدار موفق شدیم تعداد گامهای آزمایش را از ۱۶ به ۴ کاهش دهیم. اکنون مجموعه ای از الگوهای آزمایش در اختیار داریم که به کمک آنها می توان واحد تحت آزمایش را به طور بهینه آزمایش کرد. چون با مدارهای ترکیبی سروکار داریم ترتیب الگوهای آزمایش مهم نیست.



گام	الگوهای ورودی ABCD	( خروجی های منتظره ) الگوهای خروجی E	اشکالهای آشکار شده
1	0101	1	U1 pin 3 stuck high U3 pin 1 stuck high U2 pin 3 stuck high U3 pin 2 stuck low U1 pin 1 stuck high U2 pin 1 stuck high
2	1010	1	U1 pin 2 stuck high U2 pin 2 stuck high
3	1100	0	U1 pin 3 stuck low U3 pin 1 stuck low U3 pin 3 stuck high U1 pin 1 stuck low U1 pin 2 stuck low
4	0011	0	U2 pin 1 stuck low U2 pin 2 stuck low U2 pin 3 stuck low U3 pin 2 stuck low

شکل (۷-۱) الگوهای کاهش یافته و اشکالات تحت پوشش


### ۱-۶-۶-۱ کد کردن برنامه آزمایش

شکل ۱-۶-۶ نوعی برنامه آزمایش را نشان می دهد. چگونگی کد کردن چهار الگوی آزمایش به کمک یک زبان سطح بالا در این شکل دیده می شود. سه رقم سمت چپ هر خط ارقامی دلخواه اند که با افزایش جملات افزوده می شوند اصطلاح set inputs سطح منطقی اعمالی به پایه ها یعنی بالا (HI) یا پائین (LO) بودن آنها و اصطلاح Expect output سطح منطقی خروجی مورد انتظار را مشخص می کند. استفاده از زبانهای آزمایش معمولاً با توجه به برد تحت آزمایش تعیین می شود. علامت \$ نیز پایان یک الگوی آزمایش یا پایان یک مرحله از آزمایش را نشان میدهد که گاه به آن علامت پایان دهنده آزمایش می گویند.

در مثال بالا اولین گام که با شماره 070 مشخص شده است، نشان می دهد که ورودی های D,B را باید در سطح منطقی یک و ورودیهای C,A را در سطح منطقی صفر قرار داد و انتظار داشت که خروجی E سطح منطقی یک داشته باشد.



این چهار خط را کسانی که با آزمایش سرو کار دارند به خوبی می فهمند. اما برای دستگاههای آزمایشی باید سطح منطقی "۱" و "۰" برای کلیه پایانه های ورودی و خروجی تعریف شود. برنامه کامل آزمایش برای مدار مثال فوق در شکل (۸-۱) دیده می شود که در آن سیزده جمله به برنامه قبلی افزوده شده است .



```

070;SET INPUTS:HI(B,D)LO(A,C)
    EXPECT OUTPUTS:HI(E)$
075;SET INPUTS:HI(A,C)LO(B,D)
    EXPECT OUTPUTS:HI(E)$
080;SET INPUTS:HI(A,B)LO(C,D)
    EXPECT OUTPUTS:LO(E)$
085;SET INPUTS:HI(C,D)LO(A,B)
    EXPECT OUTPUTS:LO(E)$
090; END TEST $
  
```

شکل (۸-۱) برنامه آزمایش کد شده


جمله شماره 005 پایه های ورودی واحد تحت آزمایش را تعریف می کند. این پایه ها را "رانه" می نامند . رانه مداری از دستگاه آزمایشی است که ولتاژ و جریان مناسب برای فعال کردن ورودیهای واحد تحت آزمایش را فراهم می آورد.

جمله شماره 010 پایانه خروجی را تعریف می کند. این پایانه را دریافتگر می نامند. دریافتگر مداری از دستگاه آزمایشی است که سطوح مختلف در پایانه های خروجی تحت آزمایش را نشان میدهد یا در می یابد. شماره جملات در هر مرحله ۵ شماره افزوده می شود . به این ترتیب می توانیم هر جا که لازم باشد جمله جدیدی بیفزاییم، بدون اینکه نیازی باشد شماره جملات قبلی را تغییر دهیم.

در جمله های شماره 015 تا 035 پایه های دستگاه آزمایشی را مطابق مدار اصلی نامگذاری کرده ایم. مثلاً پایه شماره ۱ را A نامیدیم. این امر به برنامه نویس کمک می کند که برنامه را به ترتیبی تنظیم کند که با اسامی سیگنالهای مدار همخوان باشد .

در جمله های شماره 040 و 045 سطحهای منطقی "۱" و "۰" برای رانه دستگاه آزمایشی تعریف می شود. در این مثال سطح منطقی "۱" برابر ۲/۴۷ و سطح منطقی "۰" برابر ۰/۸۷ است. به همین ترتیب سطحهای منطقی "۱" و "۰" برابری دریافتگر نیز باید تعریف شود. این سطحها منطقی را آستانه می گویند. چون مثلاً در مثال بالا سطح منطقی "۱" که برابر ۲/۸۷ است نشان میدهد که مقادیر بالاتر از ۲/۸۷ از نظر دریا بنده در






شکل (۱۰-۱) ویرایش، تبدیل و ذخیره آزمایش

پس از وارد شدن برنامه به سیستم زبان آن که زبان سطح بالاست به زبان قابل فهم ماشین تبدیل می شود . این کار را نرم افزار سیستم انجام می دهد. در بلوک دوم فلوجارت این عمل نشان داده شده است. اگر برنامه اشتباه داشته باشد، کامپیوتر فهرستی از اشتباهات عرضه می کند که با مراجعه به آن می توان اشتباهات را برطرف کرد.


با ذخیره شدن برنامه باید مطابق شکل (۱-۱۱) رشته عملیاتی را زیر نظر اپراتور انجام داد. نخستین گام انتقال برنامه از حافظه پرگنجایش به حافظه اصلی سیستم آزمایش است. پس از آن اپراتور واحد تحت آزمایش را به سیستم آزمایش متصل میکند و دستور شروع را میدهد. دستگاه آزمایش باید نشان دهد که واحد تحت آزمایش دارای خرابی یا سالم است (بلوک با خطوط پهن). اگر واحد دارای اشکال باشد توسط آزمایش کشف می شود و اگر برد سالم باشد واحد دیگری تحت آزمایش قرار می گیرد واحد آزمایش می شود.

#### ۱-۸- روش عملی در آزمایش مشخص کردن خرابی واحد تحت آزمایش

در شکل (۱-۱۲) روش عملی تعیین دارای اشکال یا سالم بودن واحد تحت آزمایش دیده می شود. واحد پردازش مرکزی (CPU) برنامه آزمایش را از حافظه پرگنجایش به حافظه محلی دستگاه منتقل میکند و اجرای برنامه را آغاز می کند. به این ترتیب که اطلاعات از نوع "۰" و "۱" را از حافظه اصلی به حافظه محلی می برد. حافظه محلی اطلاعات را برای اعمال به واحد تحت آزمایش یا مقایسه اطلاعات به طور موقت حفظ می کند. واحد تحت آزمایش را یک تطبیق گر میانگیر به آزمایش وصل می کند.




شکل (۱۱-۱) عملکرد آزمایشده



شکل (۱-۱۲) آزمایش سالم یا خراب بودن

#### ۹-۱ اشکال یابی

اگر واحدی دارای اشکال باشد اغلب آزمایش می توانند آن را مطابق فلوجارت (۱-۱۳) اشکال یابی کنند یعنی محل خرابی را دقیقاً مشخص سازند.



شکل (۱۳-۱) عملکردهای آزمایشی در زمان تشخیص محل اشکال

در شکل (۱-۱۲) روش یا روشهای اشکال یابی را که یک آزمایشگر می تواند انتخاب نماید، تشریح شده است. با آشکار شدن وجود خرابی در یک واحد، نرم افزار آزمایشگر در ردیابی خرابی در واحد کمک می کند. کمکی که نرم افزار می کند سطوح مختلفی دارد. ممکن است تنها به اپراتور بگوید که برد دارای خرابی است و راهنمایی هایی برای اشکال یابی آن از طریق دستی (غیر خودکار) ارائه دهد. یا آنکه به کمک روشهای ویژه اشکال را به صورت خودکار بیابد و بصورت خودکار بر آن غلبه نماید و یا آنکه بر روی نمایشگر محل آن را مشخص کند و سرانجام ممکن است این امکان را فراهم آورد که اپراتور بتواند به کمک کاوشگر<sup>۱</sup> که مداری دریافتگر است سطوح منطقی گره های داخلی مدار را بررسی نموده و بصورت دستی محل اشکال را مشخص نماید.

#### ۱-۱۰- انواع آزمایشها (روش های عملی آزمایش)


روشهای آزمایشی و یا سیستمهای آزمایشگر بر سه نوع اند: آزمایشگر عملیاتی. آزمایشگر میان مداری و آزمایشگر ترکیبی روش آزمایش عملیاتی به کمک شکل (۱-۱۳) تشریح می شود. در این روش الگوهای آزمایش به ورودیهای برد تحت آزمایش اعمال می شود و پاسخ از خروجیها دریافت می شود. همچنین در این روش الگوهای آزمایش مشابه سطوح منطقی اعمالی سیستم بر واحد تحت آزمایش است. بردهای یک سیستم الکترونیکی در زمان انجام کار معمولاً غالباً بصورت عملیاتی آزمایش می شوند. همچنین آزمایشگر بردهای مدارهای چاپی با کاربرد نظامی معمولاً به صورت عملیاتی آزمایش می شود، زیرا در این نوع مدارها تنها راه دسترسی به مدار برد اتصالاتی لبه ای<sup>۲</sup> و برخی نقاط اضافی برای آزمایش است. این بردها را برای حفاظت در برابر زنگ زدگی، آلودگی و ضرب دیدگی (حفاظت در مقابل تکانهای شدید) با پوششی خاص می پوشانند و لذا امکان دسترسی به مدار برد در میان آن وجود ندارد.

آزمایشگر میان مداری در شکل (۱-۱۴) تشریح شده است. در این روش با امکان دسترسی مستقیم به هر قطعه، یکایک قطعات برد آزمایش می شوند. پایه های قطعات به کمک بستری با سوزنهای با طول متغیر به سیستم آزمایشگر متصل می شود و برد از طرف پشت بر روی این بستر سوزنی می نشیند. این نوع روش آزمایشگر بیشتر در زمان تولید و یا در زمان تعمیر یک برد الکترونیکی بکار گرفته می شود. در آزمایشگر ترکیبی به کمک بستر سوزنی ابتدا یکایک قطعات و سپس ارتباطات واحد تحت آزمایش را می آزمایشند و سپس کل مدار را از نظر عملکرد به محک آزمایش می گذارند.


1-Probe

2-EDGE Connector






شکل ( ۱۴-۱ ) تشخیص اشکال



شکل ۱ - ۱۳ آزمایش عملکردی

۳۲



شکل ۱ - ۱۴ آزمایش میان - مداری

۲ آزمایش عملکردی

مفهوم آزمایش عملکردی	۱۰۲
انواع آزمایش‌های عملکردی	۲۰۲
آزماینده عملکردی با الگوی ذخیره شده	۳۰۲
آزماینده عملکردی مقایسه گر با مرجع پویا	۴۰۲
آزماینده عملکردی تحلیل کد مشخمه	۵۰۲
مولد CRC	۶۰۲
تولید کد در CRC	۷۰۲
مزایا و معایب روش تحلیل کد مشخمه	۸۰۲
تشخیص اشکال	۹۰۲
کاوش کامپیوتری	۱۰۰۱
مزایا و معایب کاوش کامپیوتری	۱۱۰۲
روش فرهنگد اشکالها	۱۲۰۲
خلاصه	۱۳۰۲

موضوع این فصل بررسی آزمایش عملکردی است. انواع آزمایش عملکردی و مزایا و معایب هر یک از آنها از موضوعات دیگری است که در این فصل به آن می پردازیم.

## ۱۰۲ مفهوم آزمایش عملکردی

همانگونه که از نام آزمایش عملکردی برمی آید در این روش يك برد را بر مبنای عملکرد آن در سیستم اصلی آزمایش می کنیم. ارتباط با برد به کمک لبه اتصالات و برخی اتصالات اضافی دیگر برقرار می شود. این اتصالات اضافی (نقاط آزمایش) ممکن است از قبل در مدار طراحی شده باشد و یا طراحی آن آزمایش خود نقاطی را برگزیند.

ایده کلی آزمایش عملکردی در شکل ۱-۲ دیده می شود. در این روش آزمایش طبق معمول ورودیها به ب ت آ (برد تحت آزمایش) اعمال و پاسخهایی از آن دریافت می شود. ورودیها که در واقع همان الگوهای آزمایش است، با تحلیل مدارهای برد مطابق آنچه در فصل ۱ از آن سخن به میان آمد به دست می آید. الگوهای آزمایش را مولد تحریکات به صورت کدهای قابل فهم سیستم یعنی "۰" "هاو" "۱" های منطقی درمی آورد و به ب ت آ اعمال می کند.

پاسخ برد به تحریکها، نمونه برداری می شود و به صورت ۰ و ۱ منطقی درمی آید. از مقایسه پاسخهای نمونه برداری شده و رقمی شده (به صورت ۰ و ۱ منطقی درآمده) با خروجی می توان به سالم یا خراب بودن مدار پی برد.

پاسخهای مطلوب و نیز نحوه کنترل زمانی عمل مقایسه را برنامه آزمایش فراهم می آورد. برنامه آزمایش، تولید الگوهای آزمایش، و تولید پاسخ های مطلوب به نوع سیستم آزمایشنده بستگی دارد.

## ۲۰۲ انواع آزمایشنده های عملکردی


آزماینده های عملکردی سه نوع اند

۰۱. آزمایشنده عملکردی با الگوی ذخیره شده

۰۲. آزمایشنده عملکردی مقایسه گر با مبنای پویا

۰۳. آزمایشنده عملکردی تحلیل گر کد مشخصه

موضوع این فصل بررسی انواع آزمایشنده های عملکردی است. نخست به بررسی آزمایشنده عملکردی با الگوی ذخیره شده می پردازیم.



شکل ۱-۲ مفهوم آزمایش عملکردی

## ۳۰۲ آزماینده عملکردی با الگوی ذخیره شده


در این آزماینده که در شکل ۲-۲ دیده می شود برنامه آزمایش که شامل الگوهای آزمایش و پاسخهای مطلوب است در حافظه آن ذخیره شده است. مدارهای تولید تحریکات شامل حافظه محلی و مدارهای رانه است.

با شروع آزمایش الگوهای آزمایش به حافظه محلی انتقال می یابد، و مدارهای رانه آنها را به بت اعمال می کنند. مدار نمونه گیر شامل دریافتگرهایی (سنسورهایی) است که پاسخ بت آ به الگوهای آزمایش را به صورت "۰" و "۱" منطقی درمی آورند. آنگاه این سطوح منطقی به مقایسه گر و یا به واحد مرکزی پردازش (CPU) برای مقایسه با خروجیهای مطلوب می روند. با انجام عمل مقایسه سالم یا خراب بودن برد مشخص می شود.

آزماینده های عملکردی با الگوی ذخیره شده خود بردونوع اند: ایستا و پویا. آزماینده عملکردی (با الگوی ذخیره شده) ایستا آزماینده ای است که در آن پاسخ بت آ به واحد مرکزی پردازش منتقل می شود و سرعت اجرای آزمایش محدود است (حدود چند هزار گام آزمایش در ثانیه) و به زمان پردازش در CPU بستگی دارد. هرگام آزمایش زمان لازم از اعمال تحریک تا پایان عمل مقایسه است.

آزماینده عملکردی (با الگوی ذخیره شده) پویا آزماینده ای است که خود سخت افزار لازم برای مقایسه پاسخها با خروجی مطلوب را دارد. این آزماینده حافظه های سریع دارد و می تواند الگوهای آزمایش و پاسخهای مطلوب را در خود جا دهد. در این آزماینده به کمک يك ساعت سریع الگوهای آزمایش از حافظه های محلی به بت آ منتقل می شود و از طرفی پاسخ مطلوب را به مدار مقایسه برای مقایسه با پاسخهای بت آ می فرستد. بدیهی است در این حالت سرعت آزمایش به دلیل همزمانی ارسال الگوهای آزمایش و عمل مقایسه حدود چند میلیون گام آزمایش در ثانیه است. آزماینده عملکردی با الگوی ذخیره شده پویا را به اختصار آزماینده عملکردی پویا می نامند.

حافظه محلی آزماینده عملکردی پویا می تواند RAM یا شیفت رجیستر (ثبات انتقالی) با قدرت ذخیره کنندگی حدود چندین هزار بیت باشد. در آزماینده هایی که سخت افزار لازم برای مقایسه پاسخهای بت آ و پاسخهای مطلوب را دارند، XOR عمل مقایسه را انجام می دهد. این XOR عمل مقایسه را بیت به بیت انجام می دهد و چنانچه به خطایی برخورد کنیم می توان به این نتیجه رسید که بت آ خراب است.



شکل ۲-۲ مفهوم آزمایش عملکردی با الگوی ذخیره شده



۴۰۲ آزمون عملکردی مقایسه گر با مبنای پویا


اساس کار این آزمون در شکل ۲-۳ تشریح شده است. اصلی که این آزمونها را از تبعیت می‌کنند، این است که مدارهای دیجیتال هرگاه تحریکها یکسان باشند پاسخها نیز یکسانند. بنابراین چنانچه مطابق شکل به یک برد سالم و یک بت آ تحریکهای یکسانی اعمال کنیم، باید انتظار داشت که پاسخ آنها نیز یکسان باشد. در آزمونهای عملکردی مقایسه گر با مبنای پویا که به اختصار به آن آزمون مبنای پویا می‌گوییم سخت افزاری برای مقایسه پاسخهای برد سالم و بت آ وجود دارد که شامل دریچه (گیت) های XOR است. بدیهی است هرگاه پاسخها یکسان باشد خروجی XOR "۰" و در غیر این صورت خروجی "۱" است.

در آزمون مبنای پویا الگوهای آزمایش تولید می‌شود و ذخیره تا هنگامی که همه اشکالها برانگیخته شده و به خروجی برد منتقل می‌شود دیگر به ورودیهای پیچیده برای آزمایش بیشتر بردهای MSI نیازی نیست و به جای آن می‌توان به کمک مولدهای فرکانس و مولدهای کدگری میلیونها الگوی آزمایش مشتمل بر الگوهای برانگیزاننده و منتقل کننده تولید کرد. کدگری سطوحی منطقی فراهم می‌آورد که در هر گام آزمایش تنهایی از بیتهای الگوی آزمایش تغییر حالت دهد.


بنابراین شکل ۲-۴ به کمک یک شمارنده دودویی M بیتی و یک نوسان ساز فرکانس بالا می‌توان M خط ورودی دودویی تولید کرد. این M خط به پایههای ورودی بت آ وصل می‌شود و به این ترتیب می‌توان رشته پالسهای با دوره تناوب (پریود) مختلف به آن اعمال کرد. از این روش می‌توان در مدارهای ترکیبی ساده استفاده کرد. وانگهی از شمارنده دودویی فوق می‌توان برای راه اندازی یک مبدل دودویی به اعشاری (BCD) نیز استفاده کرد و مجموعه‌ای از شکل موجهای مختلف به دست آورد. البته این مبدل می‌تواند دودویی به کدگری باشد و به این ترتیب به الگوهای آزمایشی دست یافت که در هر گام تنها یک خط تغییر حالت دهد.

برای ایجاد مجموعه الگوهای آزمایشی که در آنها پالسها به پایههای ورودی اعمال شود از کدگشا (دیکودر) استفاده می‌شود. الگوهای آزمایشی شبه تصادفی را هم شیفت رجسترها (ثباتهای انتقالی) با پس‌خورد (فید بک) داخلی تولید می‌کنند.


روش تولید تحریکها در بالا تشریح شد. اکنون به روش اعمال تحریکها به بت آ به کمک شکل ۲-۵ می‌پردازیم. در آزمونهای مبنای پویایی که در آنها الگوهای آزمایش را سخت افزار تولید می‌کند، باید مولد الگوهای آزمایش را کنترل کرد. نیز باید مراقب بود که الگوهای آزمایش به صورت پایه به پایه به بت آ منتقل شود. این امور را کنترل کننده برعهده دارد و هر مولد الگوی آزمایش را روشن و خاموش و برجا می‌کند. اتصال مولدهای آزمایش به پایه های



شکل ۳-۱ اساس کار آزمایشگاه مینیا پوریا



شکل ۲-۴ تولید سخت‌افزاری تحریکها



ورودی بت آ را می توان به کمک مالتیپلکس (بس تافت) انجام داد. مولدهای آزمایش به يك باس متصل اند و می توان آنها را به هریک برد میانی متصل کرد.

آزماینده های منای پویا برای آزمایش بردهای با پیچیدگی متوسط مناسب اند. در این گونه سیستمها برنامه نویسی برای يك برد از راه تولید الگوهای آزمایش به کمک سخت افزار از ایجاد اشکال آزماینده پیچیده بسیار ارزانتر است. اما روش برنامه ریزی مشکلاتی به همراه دارد مثلاً "در مدارهای ترتیبی پیچیده آماده سازی برد آزمایش و انتقال آن از حالتی به حالت دیگر آسان نیست. زیرا هر مدار را در حالت مشخص می توان آزمایش کرد، سپر برای آماده سازی آن باید کارهای اضافی غیر ماشینی (درستی) انجام داد که وقت گیر است. مشکل دیگری که در پیش روی این روش آزمایش است، زمانی پیش می آید که برد حالتی نامعین داشته باشد که در این صورت ایجاد خروجیهای معین بسیار مشکل و گاه غیر ممکن است.

نبودن راهی برای پیشگیری از رشته آزمایشهای تصادفی و نیاز حتمی به برد سالم که اولاً "تهیه آن دشوار است و ثانیاً "آنها نیز ممکن است خراب شود، از عیوب دیگر این روش آزمایش است.


اما برای حل مشکل ایجاد حالت اولیه در برد برخی از سازندگان از الگوهای ذخیره شده سود می جویند تا تحریکهای لازم به صورت سخت افزاری تهیه شود. با اعمال الگوهای ذخیره شده به برد می توان آن را به حالت اولیه لازم برگرداند.

## ۵۰۲ آزماینده عملکردی تحلیل کد مشخمه

مفهوم آزماینده عملکردی تحلیل کد مشخمه در شکل ۲-۶ تشریح شده است. سالها پیش چنین استدلال می شد که برای الگوهای خاص و برای هر دفعه آزمایش تعداد گذار در خروجی (گذار از "۱" به "۰" و برعکس) برای بردهای سالم یکسان است. این واقعیت اساس کار دستگاههای آزماینده ای به نام دستگاههای آزماینده شمارشی (TRC) است. در این آزماینده پس از اعمال الگوهای لازم به بت آ پاسخها شمارش و با شمارش صحیح مقایسه می شود که بت آ سالم است یا خراب.

روش TRC دو اشکال عمده دارد. نخست اینکه با پیچیده تر شدن بردها به شمارنده های بزرگ نیاز است. دیگر اینکه ممکن است گذار از "۱" به "۰" و برعکس در يك برد سالم و يك برد معیوب از نظر تعداد مساوی اما از نظر زمان تا هماهنگ باشد و در نتیجه دستگاه آزماینده سرد معیوب را سالم قلمداد کند. همین اشکالات سبب شده دستگاه آزماینده شمارش جای خود را به دستگاه آزماینده دیگری با همان اساس کار اما بدون مشکلات فوق بدهد.

۴۳



شکل ۲-۶ مفهوم آزمایشده تحلیل کد مشخصه

۱۳۸۳

اساس کار این آزمایشگاه همانطور که گفته شد در شکل ۶-۲ دیده می شود. کنترل برنامه آزمایش را مولد تحریکات برعهده دارد. در روش آزمایش تحلیل کد مشخصه تحریکها ممکن است الگوهای ذخیره شده نرم افزاری با صورت سخت افزاری داشته باشد. ویژگی اصلی تحلیل کد مشخصه نمونه برداری از پاسخ است. در این روش آزمایش پاسخهای بیت آ را به آزمایشگاههایی به نام مولد CRC می سپارند.<sup>(۱)</sup>

### ۶-۲ مولد CRC

هر CRC واژه‌ای ۱۶ یا ۳۲ بیتی است که گذارهای "۱" به "۰" یا "۰" به "۱" هرپایه خروجی بیت آ را نشان می دهد. تعداد گذار اطلاعات فشرده شده‌ای است که به آن کد مشخصه می گویند. مولد CRC برای الگوهای خروجی کد مشخصه‌ای تولید می کند که احتمال یکسان بودن آن با کدهای مشخصه خروجی دیگر بسیار کم است.


عمل مقایسه‌ای که انجام می شود، مقایسه کد مشخصه تولیدشده با کد مشخصه مطلوب برنامه آزمایش است. برجا کردن و به کار انداختن و بازایستادن مولد CRC را می توان کنترل کرد که بستگی زیادی به تحریکات دارد. تولید کد مشخصه هنگام انتقال مدار به حالت اولیه و نیز هنگامی که اطلاعات در پایه خروجی نامعین است امکان ندارد. می توان به کمک پوشانش، مانع از ظاهر شدن اطلاعات شد.

### ۷-۲ تولید کد در CRC

مدار شکل ۷-۲ صورت مقدماتی مولد CRC یا مدار فشردن اطلاعات است. بخش اصلی مولد CRC در این مدار یک ثبات انتقالی ۱۶ بیتی است. در این ثبات انتقالی ورودیها به صورت پیاپی و خروجیها به صورت موازی است. چهار بیت خروجی راندارهای XOR برگشت می دهند. خروجیها XOR با پاسخهای بیت آ دوباره وارد XOR می شوند اگر از چهار بیتی که از ثبات انتقالی پسخورانده (فید بک) می شود، آنها که سطح منطقی "۱" دارند فرد باشد، سطح منطقی خروجی

1. Cyclic Redundancy Code (Check)
2. Reset
3. Masking

مدار پسخورد، بانماد  $a$ ، برابر "۱" و در غیر این صورت "۰" است. اگر خروجی پسخورد "۱" باشد، سطح منطقی داده‌های حاصل از آزمایش وارون می‌شود و اگر خروجی پسخورد "۰" باشد سطح منطقی داده‌های حاصل از آزمایش تغییر نمی‌کند. اگر داده‌های حاصل از آزمایش به CRC اعمال شود ۱۶ بیت اطلاعاتی در ثبات انتقالی به صورت رشته‌ای از سطحهای منطقی "۰" و "۱" ظاهر می‌شود. احتمال اینکه الگوی اطلاعات و الگوی اطلاعات مربوطه به حالت دارای اشکال پایه واژه ۱۶ بیتی یکسانی تولید کنند، بسیار کم است.



$a = 1$ ، اگر بیت‌های ۶، ۸، ۱۱، و ۱۵ پاریتی فرد داشته باشند.

$a = 0$ ، اگر بیت‌های ۶، ۸، ۱۱، و ۱۵ پاریتی زوج داشته باشند.

شکل ۲-۲ مولد CRC



روش تولید کد مشخصه تکرار پذیر است و تکرار پذیری شرط اصلی آزمایش است. برای سهولت کار می توان به جای واژه ۱۶ بیتی از چهار کارآکتر در دستگاه شانزده شانزدهی استفاده کرد.

نمونه کد تولید شده CRC در شکل ۸-۲ دیده می شود. کد نشان داده شده به این ترتیب تولید می شود که خطوط اطلاعات ورودی را در زبان اولین پالس ساعت "۱" می کند و در سایر زمانهای آزمایش "۰" نگاه می دارد. حال CRC محتویات ثبات انتقالی را پایه ۱۶ می برد. بیت سمت چپ پراهمیت ترین بیت است.

برخی تولید کنندگان وسایل الکترونیکی روش آزمایش تحلیل کد مشخصه را روشی استاندارد می دانند و بخش لازم برای آزمایش را در برد می گنجانند. این بخش يك نوسان ساز و يك حافظه RAM برای حفظ الگوی آزمایش لازم را دربر دارد. به این ترتیب کافی است آزمایش شده سیگنالهای کنترل برای آغاز کردن و باز ایستادن برنامه آزمایش را اعمال کند. از این رو طراح برد برچگونگی آزمایش آن احاطه کامل می یابد.

گام	ورودی	محتویات ثبات انتقالی	کد CRC به صورت عدد شانزده شانزدهی
00	1	1000000000000000	8000
01	0	0100000000000000	4000
02	0	0010000000000000	2000
03	0	0001000000000000	1000
04	0	0000100000000000	0800
05	0	0000010000000000	0400
06	0	0000001000000000	0200
07	0	1000000100000000	8100
08	0	0100000010000000	4080
09	0	1010000001000000	A040
10	0	0101000000100000	5020
11	0	0010100000010000	2810
12	0	1001010000001000	9408
13	0	0100101000000100	4A04
14	0	1010010100000010	A502
15	0	0101001010000001	5F.281

شکل ۸-۲ تولید کد در CRC

## ۸۰۲ مزایا و معایب روش تحلیل کد مشخمه

نخست به شرح مزایای این روش می پردازیم. چون تولید تحریکها و اندازه گیری پاسخها سخت - افزاری است دستگاه آزمایشده با سرعت بالا و حدود چندین مگاهرتز عمل می کند. مزیت دیگر این روش این است که طول الگوی آزمایش محدودیتی برای آن ایجاد نمی کند. این مزیت به ویژه در آزمایش مدارهای مجتمع با مقیاس بزرگ (LSI) اهمیت دارد. زیرا آزمایش چنین مدارهای مثلاً با روش الگوهای آزمایش ذخیره شده که در آن طول الگوهای آزمایش به اندازه حافظه محلی بستگی دارد آسان نیست.

از معایب روش تحلیل کد مشخمه این است که برای اشکال یابی نمی توان از روش کاوشگر کامپیوتری سود جست. گرچه می توان کدهای مشخمه هر احتمال ب ت آ را ذخیره کرد، اما جستجوگری با کامپیوتر در مدارهای دارای حلقه پسخورد کارایی چندانی ندارد. در این باره در آینده بحث خواهیم کرد.


عیب دیگر تحلیل کد مشخمه از آماده سازی شرایط اولیه آزمایش در ب ت آ سرچشمه می گیرد. ناهمزمانی احتمالی CRC با الگوهای آزمایش و نیز مساله ای که در مورد بردهای با حالت های نامعین در زمان اجرای برنامه آزمایش پیش می آید از عیوب دیگر این روش است. البته حالت های نامعین را باید نویسنده برنامه آزمایش کشف کند و اطلاعات مربوط به آن را بپوشاند (ماسک کند). روش کار چنین است که مولد CRC را تا زمانهایی که اطلاعات دوباره معتبر می شوند باز ایستاند.

## ۹۰۲ تشخیص اشکال

بیشتر دستگاه های آزمایشده عملکردی می توانند اشکال را تشخیص دهند (اشکال یابی کنند). روشی که در تشخیص اشکال در دستگاه های آزمایشده خودکار (ATE) به کار می رود محل اشکال را هم معین کند. یعنی نه تنها سالم یا خراب بودن ب ت آ را مشخص می کند بلکه محل اشکال را نیز شناسایی کند. در آزمایشده های حافظه نیز همین روش به کار می رود.

اگر ATE از چنین قابلیتی برخوردار نبود از کاوشگر کامپیوتری یا فرهنگ اشکال سود می جویم. در روش کاوشگری کامپیوتری، اپراتور (متمدی) به کمک کامپیوتر درست مانند وقتی که خود می خواهد اشکال را بیابد عمل می کند.

در شکل ۹۰۲ نمونه ای از مدار دارای اشکال که قبلاً در بخش ۱ از آن سخن به میان رفت دیده می شود. همان گونه که در شکل دیده می شود، تنها در گام سوم است که متوجه اشکال



کام	الگوی ورودی				الگوی خروجی مطلوب
	A	B	C	D	E
1	0	1	0	1	1
2	1	0	1	0	1
→ 3	1	1	0	0	0
4	0	0	1	1	0


شکل ۲-۹ مدار نمونه با برنامه آزمایش ساده

۴۸



می شویم. حال می خواهیم همین مدار را به کمک کاوش کامپیوتری اشکال یابی کنیم.

۱۰-۲ کاوش کامپیوتری *کتاب جامع در زمینه ۱۹۸*

روش کاوش کامپیوتری در شکل ۱۰-۲ تشریح شده است. در این شکل آنچه داخل پرانتز آمده است مقادیر مطلوب است. بیرون از پرانتز مقادیری است که آزمایشنده اندازه گیری می کند. در این مدار کامپیوتر متصدی را راهنمایی می کند تا کاوشگر را به پایه ۳ از U3 وصل کند (شکل ۱۱-۲ الف) برای اطمینان از اتصال کاوشگر به پایه، متصدی کلیدی را روی کنسول می فشارد و از وضعیت اتصال آگاهی می یابد. با اجرای برنامه آزمایش مقادیر منطقی در پایه مطلوب اندازه گیری می شود.



شکل ۱۰-۲ کاوش کامپیوتری



شکل ۲ - ۱۱ کاوش کامپیوتری

با این روش قابلیت مشاهده افزایش می یابد، زیرا دریافتگر دقیقاً " به نقطه مورد نظر متصل است. سپس مقادیر اندازه گیری شده با مقادیر مطلوب مقایسه می شود. و از روی همین مقایسه درست بودن یا نبودن پایه مشخص می شود.

در این مدار پایه ۳ از U3 اشکال دارد زیرا سطح منطقی اندازه گیری شده " ۰ " است در حالی که سطح منطقی مطلوب " ۱ " است. حال متمدی این راهنمایی را دریافت می کند که در باره سالم بودن سیگنال ورودی به U3 به جستجو بپردازد. این کار را می کند و نتیجه می گیرد که این پایه نیز جواب نمی دهد.

از آنجا که پایه ۱ سیگنال را از U1 دریافت می کند کامپیوتر متمدی را راهنمایی می کند که به آزمایش پایه ۳ از U1 بپردازد. شکل ۱۱-۲ الف نشان می دهد که این پایه نیز جواب نمی دهد. چون U1 دو پایه دارد نخست مطابق شکل ۱۱-۲ ب پایه ۱ را می آزمایشیم که جواب می دهد پس ممکن است پایه ۲ از U1 اشکال داشته باشد. مطابق شکل ۱۲-۲ آن را می آزمایشیم که جواب می دهد. پس هر اشکالی هست از U1 است یعنی IC آن خراب است. سیستم آزمایشنده عمل تشخیص خود را چنین اعلام می کند: " پایه ۳ از U1 ایستاب " است.


### ۱۱-۲ مزایا و معایب کاوش کامپیوتری

بزرگترین مزیت کاوش کامپیوتری در این است که متصدیان کم تجربه نیز می توانند به سادگی محل اشکال را مشخص کنند زیرا او دستورالعملهایی ساده ای از کامپیوتر دریافت می کند و کافی است که کاوشگر را به پایمهای مختلف وصل کند.

مزیت دیگر این است که اشکال یک گره IC را می توان دقیقاً " تعیین کرد. متمدی می تواند رهنمون شدن به یک گره خاص بلا فاصله آن را از جهت اتصال کوتاه شدن یا پایهها و اتصالاتی صدمه دیده بررسی کند.

مزیت سوم کاوشگری کامپیوتری این است که اشکالهای ایستایی آشکار پذیر به وسیله برنامه آزمایش را تشخیص می دهد. در روش کاوشگری کامپیوتری ضرورتی ندارد، با این اشکالها قبلاً " در برد دیگری یا در تحلیل اشکال مواجه شده باشیم، و کاوشگری کامپیوتری مستقل از تحلیل اشکال و تنها بر مبنای اطلاعات مناسب مدار استوار است. این اطلاعات باید شامل مقادیر منطقی مطلوب هر گره در هر گام برنامه آزمایش باشد.

عیب عمده روش کاوشگری در وابسته بودن آن به متمدی ( اپراتور ) است بنابراین سرعت آزمایش کم است و امکان وقوع اشتباه زیاد. عیب دیگر این روش در متصل کردن کاوشگر به



اشکال : پایه ۳ از U1 ایستابر صفر و متصل  
به پایه U3 پایه ۱

شکل ۲ - ۱۲ کاوش کامپیوتری

۵۲

گرهاست، زیرا ممکن است گره های واحد تحت آزمایش در دسترس نبوده و یا بخواهیم بصورت خودکار محل اشکال را ارزیابی نمائیم که کاربرد روش دیگری که بر مبنای فرهنگ اشکال یکی از روشهای ممکن می باشد.

## روش فرهنگ اشکالها

در این روش با اجرای برنامه آزمایش و اعمال الگوهای آزمایش به واحد تحت آزمایش و بر اساس شکل ۲-۹ و مقایسه خروجیهای عملی با خروجیهای منتظره و ارزیابی نتیجه مقایسه اطلاعاتی بدست می آید که می توان با تکیه بر این اطلاعات محل اشکال را ردیابی نمود.

فرهنگ اشکالهای مدار شکل ۲-۹ در شکل ۲-۱۳ با دیده می شود. هنگام استفاده از این فرهنگ اشکالها، آزماینده به ترتیب الگوهای آزمایش را قدم به قدم به واحد اعمال می نماید و در برخورد با نخستین تناقض، برنامه آزمایش را در آن قدم متوقف می کند و با مراجعه به سطر مربوط به آن قدم اشکالات ممکن را مشخص می نماید.

به این روش فرهنگ "اولین قدم مردودی" <sup>۱</sup> "اطلاق می شود .

بعنوان مثال اگر چنانچه بر اساس شکل ۲-۱۳ با اعمال الگوهای آزمایش در قدم اول اشکالی را آشکار نکنیم و در قدم بعدی با اشکال مواجه شویم با توجه به سطر مربوطه اشکالات ممکن به ترتیب

"U1 Pin2 stuck high"

و یا

"U2 Pin2 stuck high"

می باشند.

توجه شود الگوی آزمایش قدم دوم علاوه بر دو اشکال ذکر شده بعضی اشکالات قدم اول را نیز می پوشاند (شکل ۲-۱۴) ولی به دلیل اینکه در قدم اول موفق بوده است بنابراین اشکالات قدم اول از فهرست اشکالات قدم دوم حذف می شوند.

اما مزیت کاوشگری کامپیوتری نسبت به فرهنگ اشکالها در این است که در آن از نظر تشخیص محل اشکال می توان اطلاعات بیشتری بدست آورده و نتیجتاً به محل دقیقتری دست یافت. مزیت اصلی فرهنگ اشکالها سرعت عملکردی آن است به گونه ای که در زمان کوتاهی می توان بدون نیاز به کاربر (اپراتور) محلهای احتمالی یک خرابی را ردیابی کند.

عیب فرهنگ اشکالها ناتوانی آن در تشخیص اشکالات چند تایی است. زیرا با توجه به تعداد اشکالات ممکن چند تایی تهیه فرهنگی که بتواند کلیه اشکالات ممکن را در برگیرد بسیار مشکل و مستلزم وجود حافظه و عملیات بسیار زیادی می باشد

عیب دیگر روش فرهنگ اشکالها این است که غالباً ناتوان در تخصیص اشکال به یک گره است و بنابراین همواره نمی توان اشکال را مربوط به یک قطعه دانست و نهایتاً آزمایش مستلزم عملیات دستی جهت ردیابی دقیق محل اشکال می باشد.



Failing Step	Input Vector				Output Vector	Expected Vector	Faults
	A	B	C	D			
1	0	1	0	1	0	1	"U1 PIN1 STUCK HIGH" "U2 PIN1 STUCK HIGH" "U1 PIN3 STUCK HIGH" "U3 PIN1 STUCK HIGH" "U3 PIN3 STUCK HIGH" "U2 PIN3 STUCK HIGH"
2	1	0	1	0	0	1	"U3 PIN2 STUCK HIGH" "U2 PIN2 STUCK HIGH"
3	1	1	0	0	1	0	"U1 PIN1 STUCK LOW" "U1 PIN2 STUCK LOW" "U1 PIN3 STUCK LOW" "U3 PIN1 STUCK LOW" "U3 PIN3 STUCK LOW"
4	0	0	1	1	1	0	"U2 PIN1 STUCK LOW" "U2 PIN2 STUCK LOW" "U2 PIN3 STUCK LOW" "U3 PIN2 STUCK LOW"

شکل ۲-۱۳ فرهنگ اشکالهای مدار شکل ۲-۹

## فرهنگ اشکالات کامل<sup>۱</sup>:

استفاده از روش "اولین قدم مردودی" همانطوری که ملاحظه شد تنها اطلاعات مربوط به آخرین الگوی اعمال شده و الگوهای قبلی را جهت ردیابی اشکال مورد استفاده قرار می دهد. حال آنکه در روش "فرهنگ اشکالات کامل" الگوهای آزمایش تا آخرین قدم جهت آشکار سازی تک به تک اشکالات اعمال و نتایج حاصل بررسی می شوند.

بر اساس شکل ۲-۱۵ کلیه اشکالات مدل ایستایی ممکن در مدار شکل ۲-۱۴ در ستون اول آورده شده است. حال اگر چنانچه اشکال "UI-pin1-stuck-at-0" در مدار وجود داشته باشد، در اولین قدم (Test#1) با اعمال اولین الگو یعنی (0101) به مدار با توجه به اینکه این اشکال تحت پوشش الگوهای فوق نمی باشد، اشکال فوق کشف نخواهد شد. در قدم دوم نیز چون اشکالات تحت پوشش الگوی (1010) نمی باشد، اشکال کشف نخواهد گردید. اما در قدم سوم با توجه به اینکه الگوی (1100) اشکال فوق را تحت پوشش دارد نتیجتاً اشکالات کشف شده در جدول و در سطر و قدم مربوطه "E" قرار خواهد گرفت.

در قدم چهارم الگوی (0011) اشکال را پوشش نمی دهد و بنابراین در جدول سطر مربوطه به

اشکال فوق به صورت

UI pin1 stuck-at-0			E	
--------------------	--	--	---	--

خواهد بود.

جهت تکمیل جدول برای اشکالات باقیمانده همین عمل یعنی در نظر گرفتن اشکال مورد نظر در هر سطر و سپس اعمال قدم به قدم الگوهای آزمایش و تکمیل سطر انجام می گردد که نتیجه جدول شکل (۲-۱۵) بدست می آید.

در زمان آزمایش به ترتیب چهار الگوی فوق به واحد تحت آزمایش اعمال و با تشکیل یک سطر از جدول شکل ۲-۱۵ و مقایسه با کلیه با سطرهای فرهنگ اشکالات، چنانچه با یکی از این سطرها تطبیق نماید اشکال مربوطه مشخص و ردیابی می شود.

Fault	Test #1	Test #2	Test #3	Test #4
U1 Pin 1 stuck-at-0			E	
U1 Pin 1 stuck-at-1	E			
U1 Pin 2 stuck-at-0			E	
U1 Pin 2 stuck-at-1		E		
U1 Pin 3 stuck-at-0			E	
U1 Pin 3 stuck-at-1	E	E		
U2 Pin 1 stuck-at-0				E
U2 Pin 1 stuck-at-1	E			
U2 Pin 2 stuck-at-0				E
U2 Pin 2 stuck-at-1		E		
U2 Pin 3 stuck-at-0				E
U2 Pin 3 stuck-at-1	E	E		
U3 Pin 1 stuck-at-0			E	
U3 Pin 1 stuck-at-1	E	E		
U3 Pin 2 stuck-at-0				E
U3 Pin 2 stuck-at-1	E	E		
U3 Pin 3 stuck-at-0	E	E		
U3 Pin 3 stuck-at-1			E	E

شکل ۲-۱۵ فرہنگ اشکالات کامل

جدول ۱ - ۲ مقایسه آزمایش‌های عملکردی

آزمایندگی ذخیره شده	آزمایندگی با مرجع (مبنای پویا)	آزمایندگی با تحلیل کد مشخصه
کاربرد اصلی	آزمایش بردهای MSI ساده	آزمایش بردهای LSI با میزان آزمایش شونده بالا
بها	ارزان	متوسط
آزمایندگی (قابلیت آزمایش کردن)	متوسط	بالا
طول الگوی آزمایش	چند هزار الگو	میلیونها الگو
سرعت آزمایش	چند هزار الگو در ثانیه (ایستا) چند میلیون الگو در ثانیه (پویا)	حدود مگاهرتز
روشهای تشخیص اشکال	کاشگری کامپیوتری و فرهنگ اشکالها	کاشگری کامپیوتری

## ۱۳۰۲ خلاصه

اکنون براساس جدول ۱-۲ به مقایسه آزمایش‌های گوناگون می‌پردازیم

- ۱- کاربرد اصلی . آزمایش‌ها با الگوی ذخیره شده برای آزمایش بردهای MSI پیچیده و آزمایش‌ها با مرجع پویا برای آزمایش بردهای MSI ساده و آزمایش‌ها با تحلیل کد مشخصه برای آزمایش بردهای LSI به کار روند . اما باید توجه داشت که بردهای آزمایش شونده با آزمایش‌ها، تحلیل کد مشخصه باید از میزان آزمایش شوندگی با لایه برخوردار باشد .
- ۲- بها . آزمایش‌ها با الگوی ذخیره شده گران و آزمایش‌ها با مبنای پویا ارزان است و آزمایش‌ها با تحلیل کد مشخصه قیمتی بینا بین دارد .
- ۳- آزمایندگی . آزمایندگی (قابلیت آزمایش) آزمایش‌ها با الگوی ذخیره شده و مبنای پویا متوسط اما آزمایش‌ها با تحلیل کد مشخصه بسیار بالاست .
- ۴- طول الگوی آزمایش . طول الگوی آزمایش در آزمایش‌ها با الگوی ذخیره شده به سبب محدود بودن ظرفیت حافظه چند هزار است . اما در دو آزمایش‌ها نوع دیگر این طول به حدود چند میلیون می‌رسد .
- ۵- سرعت آزمایش . سرعت آزمایش آزمایش‌ها با الگوی ذخیره شده در آزمایش‌ها ایستایی (استاتیکی) چند هزار الگو در ثانیه و در آزمایش‌ها پویا (دینامیکی) چند میلیون الگو در ثانیه است . سرعت آزمایش آزمایش‌ها با مرجع پویا و تحلیل کد مشخصه حدود مگاهرتز است .
- ۶- روش‌های اشکال‌یابی (تشخیص اشکال) . آزمایش‌ها با الگوی ذخیره شده با دو روش کاوشگری کامپیوتری و فرهنگد اشکال می‌تواند اشکال‌یابی کند . در آزمایش‌ها با مرجع پویا برای کاوشگری کامپیوتری دو کاوشگر یکی برای اتصال به برد تحت آزمایش و دیگری برای اتصال به برد سالم لازم است . آزمایش‌ها با تحلیل کد مشخصه برای اشکال‌یابی روش کاوشگری کامپیوتری را به کار می‌گیرد .

## ۲ آزمایش میان - مداری

بنابره آنچه در فصل ۱ گفته شد هنگام ساخت بردها ممکن است اشکالاتی از جمله اتصال - کوتاه، مدار - باز، خرابی قطعات، و نصب نادرست پیش آید. با پیچیده تر شدن برد، سیم بندی ظریفتر و فشرده ترمی شود لذا امکان پیش آمدن حالت های اتصال - کوتاه یا مدار - باز افزایش می یابد. در این موارد ایجاد برنامه آزمایش به صورت عملکردی مشکل و گاه کاملاً غیر اقتصادی است. آزمایشی میان مداری که موضوع بحث این فصل است آزمایشی است که برای آزمایش مدارهای با ویژگیهای فوق مناسب است.

## ۱۰۳ اصول آزمایش میان - مداری

هرگاه بتوان با هر یک از گره های داخل برد اتصال الکتریکی برقرار کرد، در آن صورت می توان با اعمال تحریک و دریافت پاسخ و ارزیابی آن هر قطعه را آزمود. بدیهی است که ایجاد برنامه آزمایش برای یک قطعه به مراتب ساده تر از ایجاد برنامه آزمایش برای یک برد متشکل از قطعات بسیار است. از طرفی بنابراین روش قطعه خراب را می توان دقیقاً " باز شناخت ". بررسی امکان اتصال کوتاه بودن میان گره های مختلف مطابق این روش بسیار ساده است.

اگر تمام قطعات سالم باشند و احتمال - کوتاهی میان گرہها وجود نداشته باشد، می توان نتیجه گرفت که برد سالم است.

اتصال آزماینده میان - مداری با گرہهای مدار چاپی به کمک بستر سوزنی انجام می شود. این بستر سوزنهایی با طول متغیر دارد و ساختار آن به گونه ای است که به نحو مناسب به گرہهای مدار متصل می شود. پیکانهای پررنگی که در شکل ۱-۳ دیده می شود، همین اتصالات سوزنی را نشان می دهد. اتصالات سوزنی به رانهها و دریافتگرهای آزماینده متصل می شوند (خط چین ها).

برخی بردهای بزرگ صدها گرہ دارند. در آزمایش میان مداری هر سوزن به کلید (سوئیچ) ی وصل است که به کمک آن گرہ یا به رانه یا به دریافتگر متصل می شود.


در شکل ۱-۳ سوزنهایی که برای آزمایش U3 لازم است نشان داده شده است. برای آزمایش U3 از راه سوزنهای پایه ۱ از U3 و پایه ۲ از U3 را تحریک می کنیم و پاسخ را از پایه ۳ از U3 دریافت می کنیم. حال اگر بخواهیم U1 را با سوزنهای سوزنی که به پایه ۱ از U3 وصل است توسط سوئیچ از رانه جدا و به دریافتگر وصل می شود. برای آزمون U2 می توان همین کار را در مورد سوزنی که به پایه ۳ از U2 و نیز پایه ۲ از U3 وصل است انجام داد.

حال به آزمایش U3 بازمی گردیم. آزمایش آسان است: ورودیهای U3 را به کمک سوئیچ به رانههای آزماینده و خروجی آن را به دریافتگر متصل می کنیم. اما در اینجا مشکلی پیش می آید که باید راه حلی برای آن ارائه داد. مشکل در شکل ۲-۳ تشریح شده است. از آنجاکه همه قطعات همخانواده (مثلاً خانواده TTL) باید منبع تغذیه می شوند. بنابراین نمی توان یکی از قطعات داخل برد را به تنهایی به منبع تغذیه وصل کرد. با متصل کردن منبع تغذیه به برد هر یک از قطعات داخل برد به طور اتفاقی مقداری را اختیار می کنند.

در شکل ۲-۳ مقادیر داده شده به درجه (گیت) های U1 و U2 به گونه ای انتخاب شده اند که خروجی آنها، که ورودی U3 است سطح منطقی "۰" باشد. برای آزمایش U3 ورودیهای آن باید "۱" منطقی باشند که مخالف مقداری است که اکنون دارند.


### ۲-۳ پس رانی اجزای مدار

و اداری کردن یک گرہ به قبول سطحی منطقی مخالف سطح منطقی موجود آن پس رانی نام دارد. بنابراین در شکل ۲-۳ اگر بخواهیم پایه ۱ و ۲ از U3 سطح منطقی "۱" داشته باشند، باید از عمل پس رانی سودجوییم. برای اعمال "۱" به این پایهها رانه دستگاه آزماینده باید بتواند جریان




شکل ۳-۱ آزمایش میان-مداری





شکل ۳-۲ مشکل آزمایش میان-مداری

شکل ۳-۴ منحنی افزایش دمای یک درجه 7440 را بر حسب زمان به ازای ولتاژ ورودی پله‌ای ۴/۵۷ نشان می‌دهد. بنابراین منحنی افزایش دما در نخستین ۲۰ حدود ۱۳۰C است. اگر آزمایش پیش از رسیدن دمای قطعه به حداکثر مجاز انجام شود، قطعه صدمه نمی‌بیند. منحنی ولتاژ جریان بر حسب نوع قطعه متفاوت است. مثلاً "برای پس رانی به حالت منطقی ۱ در قطعات نوع شاتکی ۴۰۰ mA جریان و در قطعات نوع ماسی ۱۰ mA جریان لازم است." آزمایش میان مداری در صورتی که آزمایش سریع انجام شود به طوری که پس رانی قطعه موجب صدمه دیدن آن نشود، بسیار موثر است. آزمایش میان مداری مزایای دیگری نیز دارد که برای برشمردن آنها از شکل ۵-۲ کمک می‌گیریم.



شکل ۳-۴ افزایش دما بر حسب زمان

۶۴

### ۳۰۳ آزمایش اتصال - کوتاه

خرابی يك برد ممکن است جز خراب بودن قطعه ها دلایل دیگری از جمله اتصال - کوتاه بودن و مدار باز بودن مدار برد داشته باشد . اتصال کوتاه شدن خود دلایلی دارد از جمله خم شدن پایه های قطعه - ها . اگر بستر سوزنی آزمایشی برای هر گره مدار سوزنی داشته باشد ، آزمایش یافتن اتصال - کوتاه نسبتاً ساده است . روش کار به این ترتیب است که سطح منطقی گره را " ۱ " منطقی می کنیم و در همان حال آن را در می پیم ( مونیتور می کنیم ) و گره های دیگر را به " ۰ " منطقی می رسانیم . چنانکه در شکل ۵-۳ دیده می شود در پاییدن ( مونیتور کردن ) متصل کردن يك رانه و يك دریافتگر به پایه است . در شکل ۵-۳ دریافتگری که به پایه ۲ از U3 وصل است يك " ۱ " منطقی دریافت می کند ، حال آنکه رانه Q دستگاه آزمایشی تلاش می کند که این پایه را به سطح منطقی " ۱ " برساند .

در آزمایش يك مدار چایی برای یافتن اتصال کوتاه نباید توان اعمال شود . ضمناً " آزمایش باید با ولتاژهای کم ، حدود چند صد میلی ولت ، انجام شود . در غیر این صورت ممکن است به قطعات آسیب برسد .

### ۴۰۳ آزمایش مدار - باز

آزمایش مدار برای یافتن محل مدار باز مسائل متفاوتی دارد که در شکل ۶-۳ تشریح شده است . در این آزمایش ، آزمایشی ، باید برای هر پایه يك سوزن داشته باشد . برای آزمایش يك قطعه ابتدا سطح منطقی ۱ بر روی يك پایه از آن قطعه اعمال می کنیم و سپس سطح منطقی همه پایه های راکه به این گره وصل شده اند ، اندازه می گیریم . اگر این سطوح منطقی خلاف مقدار مطلوب باشند در مدار اتصال باز وجود دارد . در این حالت نیز مانند آزمایش اتصال - کوتاه از ولتاژهای پایین استفاده می شود .

معمولاً " آزمایش مدار - باز و اتصال - کوتاه پیش از آزمایش قطعه ها انجام می شود .

### ۵۰۳ آزمایش قطعات


مطلب را با بررسی يك دریچه NAND آغاز می کنیم . به شکل ۷-۳ توجه کنید . در شکل ۷-۳ الف برنامه آزمایش فراگیر این قطعه آمده است . چنانکه در فصل ۱ گفتیم برنامه آزمایش فراگیر ممکن است شامل جمله های زائد باشد . در اینجا می توان جمله اول برنامه را حذف کرد که در آن صورت

لازم را برای پس رانی فراهم آورد. حدود جریان لازم را برای يك دريچه از خانواده TTL در شكل ۳-۳ مشخص شده است. این منحنی از آن يك دريچه NAND شماره 7440 است.


در شكل ۳-۳ جریان لازم برای پس رانی خروجی دريچه از سطح منطقی "۰" به سطح منطقی "۱" در منحنی بالایی نشان داده شده است. خروجی دريچه ترانزیستوری است که کاملاً "وصل" است و امیتر آن به زمین و کلکتور آن به پایه خروجی IC وصل است. مطابق این منحنی به ازای ولتاژ ۴۷ جریان خروجی ترانزیستور حدود ۱۷۵ mA است که قریب ۲/۵ برابر جریان اتصال کوتاه مجاز این قطعه است. چنین جریانی را باید راندهای آزماینده فراهم آورند.

برای پس رانی دريچه از سطح منطقی "۱" به "۰" منحنی پایینی شكل ۳-۳ به کار می آید. بنابراین منحنی جریان حدود ۴۵mA است که قطعه می تواند آن را تحمل کند. رانه دستگاه آزماینده برای رسانیدن خروجی به سطح منطقی "۰" باید بتواند این جریان را بکشد.


از بحث فوق چنین نتیجه می گیریم که مشکل وقتی پیش می آید که بخواهیم بپس رانی سطح منطقی. رابه سطح منطقی ۱ برسانیم. پژوهشهای انجام شده نشان می دهد که آنچه باعث سوختن يك مدار مجتمع متصل به  $V_{CC}$  می شود افزایش دمای ناشی از عبور جریان زیاد است و نه فشار ولتاژ.



شكل ۳-۳ مشخصه های I-V يك دريچه NAND



شکل ۳ - ۵ آزمایش برای تعیین محل اتصال - کوتاه



شکل ۳ - ۶ آزمایش برای تعیین مدار - باز بودن

۹۹۷

در شکل ۸۳ پنج صورت مختلف استفاده از دریچه NAND در مدار و برنامه آزمایش آنها دیده می شود. اگر پایه‌ای از این قطعه به  $V_{CC}$  متصل باشد و تلاش کنیم که سطح منطقی آن پایه را به "۰" برسانیم، ممکن است مدار آسیب جدی ببیند. همچنین اگر پایه‌ای زمین شده باشد و بخواهیم سطح منطقی آن را به "۱" برسانیم باز ممکن است به مدار آسیب برسد. نیز اگر دو پایه یک قطعه به یکدیگر متصل باشند، غیرممکن است که بتوان بر روی دو پایه قطعه دو سطح منطقی مختلف به وجود آورد.

آزمایش یک قطعه با آزمایشگاه میان مداری کاملاً به شکل مدار بستگی دارد. در شکل ۹-۳ صورتهای گوناگون یک قطعه پیچیده‌تر یعنی یک فلیپ - فلاپ نوع D با شماره 7474 بررسی شده است. همه پایه‌های این فلیپ - فلاپ یا به قطعات دیگر متصل اند یا شناورند و در عین حال هیچ پایه‌ای به زمین یا  $V_{CC}$  متصل نیست. از طرفی همه پایه‌ها جدا از یکدیگرند. به این ترتیب محدودیتی از نظر آزمایش وجود ندارد. آزمایش را در دو مرحله برجا کردن<sup>(۱)</sup> و برپا کردن<sup>(۲)</sup> انجام می دهیم.

در آزمایش برجا کردن قطعه فلیپ - فلاپ نخست باید از پایه "برجا" آغاز کرد. سپس باید سطح منطقی "۱" با پالس ساعت وارد شود. چنانچه باز هم "برجا" در سطح منطقی "۰" باشد، باید آن را به سطح منطقی "۱" برد و مقدار "۱" را با پالس ساعت وارد کرد. سپس مجدداً به کمک "برجا" فلیپ - فلاپ را برجا کرد. در مورد عملکرد پایه "برپا" از روش مشابهی استفاده می شود.

در شکل ۱۰-۳ یا آزمایش متداول فلیپ - فلاپ به روش میان مداری مشخص شده است. در شکل ۱۱-۳ همان فلیپ - فلاپ در مدار دیگری جای گرفته است. در این شکل پایه برپا به  $V_{CC}$  وصل است. در این حالت دیگر نمی توان از جمله‌های آزمایش پیشین در مورد برپا استفاده کرد زیرا اگر از همان جمله‌ها استفاده کنیم، به این نتیجه می رسیم که قطعه خراب است. علت این موضوع این است که در قطعات با مدار ترتیبی پاسخ به مقادیر قبلی بستگی دارد و در نتیجه جملاتی که پس از جملات حذف شده قرار می گیرند، ممکن است منجر به جواب نادرست شود.


از ویژگیهای آزمایشگاه میان مداری که مورد توجه خریداران است، امکان استفاده از فرهنگ اشکال برای قطعات استاندارد در این روش است.

مثالهایی که ارائه شد، برای نشان دادن تاثیر شکل مدار بر آزمایش بود. برنامه نویسی آزمایش باید به شکل مدار آشنا باشد و برنامه آزمایش را بر مبنای آن بنویسد. البته برخی دستگاههای آزمایشگاه توانایی آن را دارند که برنامه آزمایش را به صورت خودکار یا نیمه خودکار

1. Clear
2. Preset

برنامه آزمایش شکل ۷-۳ ب به دست می آید.

این برنامه آزمایش کمینه راهنگامی می توان برای آزمایش دریچه NAND در روش میان مداری به کار برد که دریچه به قطعات دیگر یا پایه های ورودی متصل باشد. در مواردی نمی توان از این برنامه آزمایش استفاده کرد.




	A	B	C
۱ کام	0	0	1
۲ کام	0	1	1
۳ کام	1	0	1
۴ کام	1	1	0

الف) برنامه آزمایش فراگیر


	A	B	C
۱ کام	0	1	1
۲ کام	1	0	1
۳ کام	1	1	0

ب) برنامه آزمایش کمینه


شکل ۷-۳ آزمایش دریچه NAND




A	B	C
0	1	1
1	0	1
1	1	0




B	C
0	1
1	0



A	C
0	1
1	0




A	B	C
1	1	0
0	0	1




C=0

شکل ۳ - ۸ حالت‌های ممکن طرز قرار گرفتن یک دریچه NAND در مدار





شکل ۳-۹ حالت‌های ممکن مدار فلیپ فلاپ




TEST	N1	N2	N3	N4	N5	N6	
Reset via Clear	0	1	0	1	0	1	} Clear Test
Try to Clock in a 1	0	0	1	1	0	1	
	0	1	1	1	0	1	
Raise Clear	1	1	1	1	0	1	
Clock in a 1	1	0	1	1	0	1	
Reset via Clear	1	1	1	1	1	0	
	0	1	1	1	0	1	
Set via Preset	1	1	1	0	1	0	} Preset Test
Try to Clock in a 0	1	0	0	0	1	0	
	1	1	0	0	1	0	
Raise Preset	1	1	0	1	1	0	
Clock in a 0	1	0	0	1	1	0	
	1	1	0	1	0	1	
Set via Preset	1	1	0	0	1	0	

شکل ۳ - ۱۰ آزمایش نوعی فلیپ - فلاپ در روش میان مدار


اصلاح کنند.

حال به بررسی يك مسئله اساسی دیگر درباره تاثیر شکل مدار بر آزمایش می پردازیم. این مسئله به پیچیدگی نوشتن برنامه آزمایش برای آزمایش‌های میان مداری می افزاید. در شکل ۱۲-۳ يك فلیپ فلاپ نوع D با حلقه پسخورد دیده می شود. حلقه پسخورد خروجی خروجی را به ورودی دريچه NAND متصل به پایه برجامتصل می کند. اگر به سوزن متصل به پایه برجا "۱" منطقی اعمال کنیم، قاعدتا "نبايد در برپا کردن قطعه اشکالی ایجاد شود. اما چنین نیست. گرچه يك "۱" منطقی از قبل روی پایه دیگر دريچه NAND فرستاده شده است. اما این دريچه سعی می کند تا وقتی خروجی Q مقدار "۱" را دارد، مقدار "۰" را اعمال کند. وجود يك پالس منفی یا ناخواسته که ممکن است دريچه NAND به وجود آورد، کافی است که محتوای فلیپ - فلاپ را برجا کند و در نتیجه آزمایش خراب بودن قطعه را نشان می دهد.

پالس ناخواسته به علت وجود امپدانس اتصالات سوزن و نیز امپدانس سیمهای رابط به وجود



شکل ۳ - ۱۱ شکل مدار در آزمایش




شکل ۳-۱۲ اثرات بالقوه پسخورد در آزمایش

می آید. خروجی دریاچه NAND به طور لحظه‌ای امیدانر کمی نسبت به زمین نشان می دهد و به مجرد آنکه رانه دستگاه آزمایشنده بخواهد جریانی برای پسرانی ارسال کند، ممکن است محتوای فلیپ - فلاپ برجا شود (پاک شود). ظاهراً " به نظر می رسد که فلیپ - فلاپ هیچگاه برپاننده است. مشکلی که در اینجا وجود دارد، این است که این پالس ناخواسته ممکن است مرزی باشد و چون انرژی کافی برای برجا کردن (پاک کردن) فلیپ فلاپ را دارد، ممکن است در آزمایشی آن را برجا کند و در آزمایش دیگر چنین نکند. اگر نویسنده برنامه آزمایش، از وجود حلقه پسخورد آگاه باشد، می تواند به کمک روش محافظت از بروز مشکل جلوگیری کند.

روش محافظت رقمی در شکل ۳-۱۲ تشریح شده است. مطابق این شکل باید همه مسیرهای احتمالی پسخورد باید تعیین بسته شود. برای مدار مورد نظر این کار بسیار ساده است و کافی است مطمئن شد سوزن متصل به ورودی دریاچه NAND به خروجی فلیپ فلاپ متصل نیست. سبز باید به این سوزن سطح منطقی " ۰ " اعمال کرد، که در این حالت خروجی Q فلیپ فلاپ اثری بر پایه

۷۳۵




شکل ۲-۱۳ روش محافظت رقمی

"برجا" ندارد. چون تنها يك سوزن برای آزمایش دریچه NAND وجود دارد، بنابراین از آن می توان برای آزمایش فلیپ - فلاپ استفاده کرد. همیشه حلقه های پسخورد به سادگی حلقه پسخورد مورد بحث نیست و ممکن است شامل چند دریچه باشد. در این موارد نویسنده برنامه آزمایش باید دقت فراوانی در تحلیل مدار داشته باشد.


### ۶۰۲ تشخیص اشکال در آزمایش میان - مداری

در آزمایش میان مداری یکایک قطعات آزمایش می شوند و چنانچه نتیجه آزمایش در مورد يك قطعه مطلوب نبود. نتیجه می گیریم آن قطعه بخصوص اشکال دارد. اما همیشه مطلب به این سادگی نیست. برای تشریح این مطلب شکل ۲-۱۴ را ببینید. فرض کنید در آزمایش مدار داخل برد به يك دریچه AND دارای اشکال برخورد کنیم.




قطعه اشکال دارد (اتصال سوزن مناسب است)

حالت ۲



مدار - باز (اتصال سوزن مناسب و قطعه سالم است)

حالت ۳



اتصال سوزن مناسب نیست (قطعه سالم است)

شکل ۲ - ۱۴ تحلیل موارد اشکال در آزمایش میان - مداری

حالت اول این است که قطعه یعنی دریچه AND اشکال داشته باشد. در حالت دوم ممکن است که دریچه AND سالم و در مسیر مدار چاپی يك مدار باز باشد. و بالاخره حالت سوم ممکن است هم دریچه و هم سیم بندی مدار سالم باشد اما سوزن آزمایشی احتمال مناسبی با مسیر برقرار نکرده باشد. در هر يك از این حالتها با وصل کردن کواشگر می توان به اشکال واقعی برد پی برد.

### ۲.۳ جایگاه آزمایشی میان مداری

آزمایشی میان مداری دومزیت عمده دارد: یکی ارزان بودن نسبی و دیگری ساده بودن تولید برنامه آزمایشی برای آن. اما این آزمایشی عیب عمده‌ای نیز دارد و آن این است که کل مدار برد به عنوان يك واحد، آزمایش نمی شود و بنابراین بردهای پیچیده‌ای که تمامی قطعات آن سالم اند، ممکن است وقتی روی سیستم اصلی نصب شوند خوب کار نکنند.

تجربه نشان می دهد که امکان وقوع چنین حالتی در آزمایشیهای میان مداری ۱۵ درصد است در حالی که در آزمایشیهای عملکردتنها بین ۰ تا ۵ درصد است. همین امر باعث شده است که از هر دوی آزمایشیهای میان مداری و عملکردی استفاده شود. به این معنا که نخست مدار برد از نظر امکان مدار-باز یا اتصال-کوتاه بودن و نیز اشکال داشتن قطعات یا نصب نادرست آنها به کمک روش میان مداری آزمایشی می شود و آنگاه به کمک آزمایشی عملکردی کل مدار را می آزمایشند.

فصل دوم  
زمینه نظری

۲-۱) سیستم های الکترونیکی و علل عدم سرویس دهی در آنها

سیستم های الکترونیکی تحت شرایط معینی قادر به ارائه سرویس های مشخص<sup>۱</sup> به مصرف کنندگان می باشند. هرگونه نقص و یا عدم انجام سرویس دهی در محدوده مشخص رامی توان با تعریف علل و نیز با بیان ارتباطهای موجود بین منشا، نقائص بوجود آمده و ریشه و علائم مرتبط با آن مورد بررسی قرار داد. وجود هرگونه اشکال<sup>۲</sup> در یک واحد یا قسمتی از یک سیستم می تواند باعث عدم سرویس دهی کامل و یا جزئی از آن گردد. در این حالت می گویند سیستم دارای نقص<sup>۳</sup> و یا خرابی می باشد. نقص فوق که در اثر اشکال بوجود می آید توسط خطائی<sup>۴</sup> گمنامانه ای از وجود اشکال موجود در سیستم است آشکار پذیر است. واژه خطا جهت بیان هر نوع انحراف و کج روی یک کمیت معلوم و محاسبه شده و یا اندازه گیری شده از مقدار صحیح و مورد انتظار است که بصورت تئوری بیان شده می باشد. برای مثال اثر اتصال کوتاه شدن یکی از خطوط شریان اطلاعات<sup>۵</sup> به زمین در یک سیستم الکترونیکی با کنترل ریزپردازنده<sup>۶</sup> رامی توان نام برد. در این حالت خطای حاصله توسط بیت پاریتی که با مقایسه اطلاعات واصله و بیت چک کننده بدست می آید، باعث آشکار شدن خرابی در سیستم می گردد.

اشکالات محتمل الوقوع در سیستم ها رامی توان مطابق چارت شماره (۲-۱) به سه دسته زیر تقسیم نمود:


۲-۱-۱) اشکالات فیزیکی

اشکالات فیزیکی که از آنها به نام اشکالات سخت افزاری نیز یاد می شود، عبارت از وجود هرگونه وضعیت ناخواسته در یک جزء و یا در قسمتی از سیستم است که باعث انجام وظیفه ناقص و یا عدم انجام وظیفه کامل در سیستم می گردد.

اشکالات فیزیکی به دو دسته اشکالات فیزیکی لوژیکی<sup>۷</sup> و اشکالات فیزیکی پارامتریک<sup>۸</sup> (غیر لوژیکی) تقسیم می شود.

- 1) SERVICE BOUNDARY
- 2) FAULT
- 3) FAILURE
- 4) ERROR
- 5) DATA BUS
- 6) MICROPROCESSOR
- 7) LOGICAL FAULTS
- 8) PARAMETRIC FAULTS





چارت (۱-۲) : انواع اشکالات ممکن در یک سیستم

اشکال فیزیکی لوژیکی (۲-۱-۱)

منظور از یک اشکال فیزیکی لوژیکی، اشکالی است که مقدار لول لوژیکی مورد انتظار یک یا چند نقطه مدار منطقی مغایر با حالت صحیح آن باشد. نتیجتاً "وجود این قبیل اشکالات باعث تغییر تابع منطقی<sup>۱</sup> مدار می شود.

در شکل (۲-۱)، یک دروازه "نقیض و" <sup>۲</sup> با خروجی "توت میول" نشان داده شده است.

این مدار دارای دو ورودی A و B می باشد. جدا شدن اتصال ورودی A از خروجی مدار قبلی این مدار سبب می شود تا جریان چاهک  $I_S$  قادر به انتشار از طریق امیتر ترانزیستور  $T_1$  در داخل ترانزیستور خروجی طبقه قبل نباشد. نتیجتاً "ورودی A در این حالت در لوژیکی قرار گرفته و تابع منطقی مدار از حالت صحیح خود یعنی  $Z = \overline{AB}$  به صورت  $Z = \overline{B}$  تغییر می یابد.

اشکال فیزیکی پارامتریکی (۲-۱-۲)

منظور از یک اشکال فیزیکی پارامتریکی اشکالی است که باعث تغییر دادن یک یا چند پارامتر مرتبط با مدار می گردد. این قبیل اشکالات نیز نهایتاً "باعث عدم کارکرد صحیح مدارات می شود. برای مثال می توان از تغییرات ولتاژ، تغییرات جریان و یا تغییرات تاخیر انتشار<sup>۴</sup> در مدارات نام برد.

در شکل (۲-۲) یک مدار ضربه<sup>۵</sup> نشان داده شده است.

در این مدار به علت افزایش درجه حرارت در سیستم، مقدار مقاومت  $R_1$  در مدار مخزن<sup>۶</sup> زیاد شده و در نتیجه باعث افزایش پهنای پالس خروجی می شود.

مثال دیگری از اشکالات پارامتریکی، تغییر ولتاژ تغذیه مدار که شامل قطعات CMOS می باشد را می توان نام برد. در این گونه مدارها کاهش ولتاژ تغذیه، باعث افزایش تاخیر انتشار می شود (مرجع ۳)


اشکالات در طراحی<sup>۷</sup> (۲-۱-۲)

این قبیل اشکالات ناشی از عدم توجه کافی به مشخصات الکترونیکی قطعات و پارامترهای مختلف


اجزاء، مدار به هنگام طراحی می باشد. یک نمونه از این اشکالات در مدار شکل (۲-۳) نشان داده شده است.

- 1) LOGICAL FUNCTION
- 2) NAND GATE
- 3) SINK CURRENT
- 4) PROPAGATION
- 5) MONOSTABLE
- 6) TANK
- 7) DESIGN FAULT

۷۹



شکل (۲-۱) : دروازه نقیض " و " با خروجی توتهم پول



شکل (۲-۲) : مدار ضربه

در این مدار هرگاه ورودی A در لوژیک يك قرار داشته و در ورودی B تغییری از يك به صفر صورت گیرد، بعلت وجود تاخیر در اثر دروازه معکوس کننده، در خروجی دروازه "یا" تغییر ناخواسته‌ای از يك به صفر حاصل و باعث فعال شدن سیگنال PRESET در فلیپ فلاپ و نتیجتاً "قرار گرفتن خروجی  $X_2$  در وضعیت يك منطقی خواهد شد.

مثال دیگری از این قبیل اشکالات، عدم وجود خازن‌های نویزگیر<sup>۱</sup> تغذیه در روی خروجی‌های قطعات مدارهای انتگره که از نوع توتم پول هستند را می‌توان نام برد. در این حالت بعلت وجود تاخیر در هدایت و عدم هدایت نمودن دوترانزیستور خروجی، يك احتمال کوتاه‌بین زمین و تغذیه ایجاد و نتیجتاً "در مقدار ولتاژ تغذیه کاهش رخ می‌دهد.

مثال دیگری از اشکالات در طراحی، طراحی ناصحیح بهنگام تهیه مدار چاپی برده‌های باشد. در این حالت اشکالات مختلفی از قبیل انعکاس<sup>۲</sup> بعلت طولانی بودن مسیر سیگنال‌ها و نیز تداخل<sup>۳</sup> بعلت نزدیک بودن خطوط انتقال بیکدیگر و یا عدم برخورداری از زمین مناسب را می‌توان نام برد.

با مراجعه به چارت شماره (۱-۱) دیده می‌شود که اشکالات فیزیکی به دو دسته اشکالات تکی<sup>۴</sup> و اشکالات چندتائی<sup>۵</sup> تقسیم می‌شوند. اگر تنها در يك نقطه از مدار اشکال رخ دهد، اشکال تکی و در غیر این صورت اشکال چندتائی خواهد بود. (مرجع ۹)

از نقطه نظر تاثیر اشکالات چندتائی بر روی اطلاعات در سیستم، این اشکالات خود در چند مورد زیر تقسیم می‌شوند:

### اشکالات يك جهته<sup>۶</sup> (مرجع ۲)

در این حالت تاثیر اشکالات بر روی سیستم و در نهایت بر روی اطلاعات هم شکل می‌باشد. مثالی از این نوع اشکال چندتائی ممکن است در روی جریان اطلاعات يك ریزپردازنده رخ دهد. برای مثال اگر اطلاعات بصورت (0110) باشد ممکن است در اثر بروز اشکال چندتائی بصورت (0000) یا (1111) تبدیل شود و احتمال اینکه بصورت (1001) درآید، بسیار کم است که در این حالت اشکال چندجهته<sup>۷</sup> به آن اطلاق می‌شود.

اشکالات انتشاری<sup>۸</sup> که در این حالت تاثیر اشکالات بر روی اطلاعات در يك مدار ممکن است سبب تغییر لوژیک يك نقطه از مدار و انتشار آن به چندین نقطه از مدار گردد. اگر چنانچه تاثیر اشکال تنها بر روی

- 1) BYPASS
- 2) REFLECTION
- 3) INTERFERENCE
- 4) SINGLE FAULT
- 5) MULTIPLE FAULT
- 6) UNIDIRECTIONAL
- 7) MULTIPIRECTIONAL
- 8) DISTRIBUTED

يك نقطه از مدار باشد، در این حالت اشکال محلی به آن گفته می شود (مرجع ۴)  
 در ارتباط با انواع اشکالات تعریف شده می توان آنها را مجدداً "به دو نوع اشکال مختلف تقسیم نمود."

### اشکالات دائم<sup>۱</sup>

کمه آنها اشکالات سخت<sup>۲</sup> نیز گفته می شود اشکالاتی هستند که اثر آنها بر روی مدار مستقل از زمان می باشد و این نوع اشکال کمپورتور دائم در یک نقطه یا نقاطی از سیستم بوجود می آید دارای تاثیر دائمی می باشد. اشکالات نوع سخت در اثر بروز یک اشکال فیزیکی دائم در سیستم بوجود می آید برای مثال می توان احتمال کوتاه شدن کلکتور و امیتر ترانزیستور  $T_4$  در شکل (۱-۱) را نام برد. در این حالت در اثر بروز این اشکال خروجی Z بطور دائم در لوژیک یک قرار می گیرد.


### اشکالات غیر دائم<sup>۳</sup>

اشکالات غیر دائم کمه آنها اشکالات نرم نیز اطلاق می شود اشکالاتی هستند که تاثیر آنها بر روی مدار بصورت گذرا<sup>۴</sup> بوده و مستقل از زمان نمی باشد. از عوامل مهم بوجود آورنده اشکالات غیر دائم، طراحی نامناسب، تاثیر نویزهای خارجی و القاء از خطوط مجاور<sup>۵</sup> در روی برد به یکدیگر را می توان نام برد. یک نمونه از اثر القاء دو خط به یکدیگر در شکل (۲-۴) نشان داده شده است.


همانگونه که ملاحظه می شود دو مسیر A و B با مشخصات یکسان در روی برد قرار دارند. چنانچه در روی مسیر A لوژیک یک قرار داشته باشد (بمپاژینی لوژیک یک یعنی ولتاژ ۳/۸ ولت)، بر اثر وجود منابع نویز خارجی، در روی مسیر B ولتاژی حدود ۸۰۰ میلی ولت القاء شده و چنانچه این مسیر دارای لوژیک صفر باشد، وضعیت لوژیک یک غیر ثابت را بخود می گیرد. این قبیل اشکالات از نقطه نظر آشکار سازی و عیب یابی در سیستم ها از مشکل ترین نوع اشکال می باشند.

در اثر بروز یک اشکال فیزیکی در سیستم که منجر به خرابی یا نقص آن می گردد، می توان نوع خرابی وارد بر سیستم را با توجه به میزان تاثیر آن در سیستم به سه دسته تقسیم نمود. این تقسیم بندی در چارت شماره (۲-۲) نشان داده شده است.


- 1) PERMANENT
- 2) HARD FAULT
- 3) INTERMITTENT
- 4) TRANSIENT
- 5) CROSS TALK



شکل (۲-۳) : اشکال در طراحی



شکل (۲-۴) : اثر القایی دوخط انتقال واقع بر روی برد



چارت (۲-۲) : انواع خرابی

۱۳۴

### خرابی های جزئی<sup>۱</sup>

در این حالت با وجود بروز خرابی در قسمتی از سیستم، سیستم همچنان قادر به ادامه کار خود می باشد. مثال ساده ای در این زمینه حرکت یک ماشین با وجود لاستیک یدکی خراب می باشد که ماشین همچنان به حرکت خود ادامه می دهد. مثال دیگر وجود اشکال در چند برد از مدارات تطبیق دهنده<sup>۲</sup> مشترکین یک مرکز تلفن می باشد. در این حالت نیز سیستم با وجود اشکال همچنان قادر است سرویس دهی خود را با ظرفیت کمتری ارائه دهد.

### خرابی های کلی<sup>۲</sup>

در این حالت اثر بروز خرابی در سیستم به مراتب بیشتر می باشد و اگر چه اشکال فیزیکی کوچک و کم اهمیت است ولی اثر خرابی آن زیاد است. برای مثال، اثر بروز اشکال در مولد پالس ژنراتور بوق آزاد یک مرکز تلفن، اگر چه ممکن است اشکال ساده ای جلوه نماید و اگر چه سیستم در حال انجام کار عادی خود می باشد ولی مشترکین با برداشتن گوشی وعدم دریافت بوق آزاد، سیستم را خارج از سرویس تلقی می نمایند.

### خرابی های بزرگ<sup>۳</sup>

بعلت وجود این نوع اشکال در سیستم، در این حالت سیستم قادر به ارائه هیچگونه خدمات و سرویس دهی نمی باشد. یک مثال از خرابی های بزرگ، اختلال در قسمت کنترل یک مرکز تلفن که بصورت متمرکز کاری می کند می باشد. در این صورت سیستم بطور کلی از کار می افتد.

### اشکالات نرم افزاری (۲-۱-۳)

در این حالت اشکال مربوطه فیزیکی نبوده و بعلت طراحی ناصحیح نیز نمی باشد بلکه اشکال در نرم افزار سیستم رخ می دهد. از این نوع اشکالات در یک مرکز تلفن، می توان عدم اختصاص یافتن درجه زمانی لازم برای هر مشترک را نام برد. جهت رفع این اشکالات از روتین های مختلف نرم افزاری استفاده می شود.

- 1) MINOR FAULT
- 2) INTERFACE
- 3) MAJOR OR SEVER FAULT
- 4) CATASTROPHIC FAULT

۲.۲ مدل سازی و طبقه‌بندی اشکالات

پس از بررسی اشکالات ممکن در یک سیستم می‌توان این اشکالات را بنحوی بررسی و نهایتاً "مدل سازی نمود، بطوریکه تنها اثر آنها بر روی مدار مورد بررسی قرار گیرد. به بیان دیگر برای مثال در یک مدار لوژیکی می‌توان برای هر اشکال فیزیکی با توجه به خطای بوجود آمده و یا اثر آن اشکال بر روی عملکرد لوژیکی<sup>۱</sup> مدار، آن را در یک طبقه‌بندی خاص قرارداد. بنابراین می‌توان نتیجه گرفت که مدل در نظر گرفته شده برای اشکال فیزیکی فوق، منعکس کننده حالت و نوع آن اشکال می‌باشد و بدین ترتیب بررسی و آنالیز اشکالات فیزیکی مدار منجر به بررسی و آنالیز لوژیکی آن می‌گردد که نهایتاً "مرتبط با تغییرات تابع لوژیکی می‌باشد.

لذا می‌توان با استفاده از مدل سازی، کلیه خطاهای فیزیکی و حتی خطاهای فیزیکی غیر مشخص را که علت آنها نامعلوم بوده و باعث تغییر لول لوژیکی مدار می‌گردند، آشکار و تعیین محل نمود.

مسئله مهم دیگر در استفاده از مدل سازی برای اشکالات فیزیکی، قابلیت استفاده آن برای مدارات با تکنولوژی ساخت گوناگون می‌باشد. در هر صورت آنچه مسلم است بررسی های مختلف نشان می‌دهد که تعداد اشکالات فیزیکی محتمل الوقوع در یک مدار الکترونیکی رابطه مستقیم با افزایش پیچیدگی مدارات آن دارد. در یک مدار ترکیبی با داشتن  $n$  ورودی، تابع سوئیچینگ<sup>۲</sup> آن مدار قادر است  $2^n$  تابع ترکیبی را بوجود آورد.

علت این امر آن است که جملات حاصل ضرب استاندارد (حاصل ضرب کانونیک<sup>۳</sup>) برای یک مدار ترکیبی

با ورودی های  $X_1, X_2, \dots, X_{n-1}, X_n$  بصورت زیر می‌باشد:

$$\begin{matrix} X_1 & X_2 & \dots & \dots & X_{n-1} & X_n \\ \bar{X}_1 & X_2 & \dots & \dots & X_{n-1} & X_n \\ \vdots & \vdots & \vdots & \vdots & \vdots & \vdots \\ X_1 & \bar{X}_2 & \dots & \dots & \bar{X}_{n-1} & \bar{X}_n \\ \bar{X}_1 & \bar{X}_2 & \dots & \dots & \bar{X}_{n-1} & \bar{X}_n \end{matrix}$$

- 1) LOGICAL FUNCTION
- 2) SWITCHING FUNCTION
- 3) STANDARD PRODUCTS,  
CANONIC PRODUCTS



تعداد حاصل ضربهای صفحه قبل  $2^n = m$  بوده و دیده می شود که توابع سویچینگ مختلفی که از ترکیب  $m$  جمله فوق حاصل می شود برابر با  $2^m$  می باشد.

مثال - در یک تابع ترکیبی دو متغیره  $x_1$  و  $x_2$ ، جملات حاصل ضرب کانونیک چهار جمله و بصورت  $x_1 x_2$ ،  $\bar{x}_1 x_2$ ،  $x_1 \bar{x}_2$ ،  $\bar{x}_1 \bar{x}_2$  میباشند ( $m=4$ ). توابع سویچینگ که از ترکیب جملات فوق بدست می آیند  $2^4 = 2^m$  یعنی شانزده تابع و بصورت چارت شماره (۲-۲-۱) بایکدیگر ترکیب می شوند.

0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
.	.	.	.	.
14	0	1	1	1
15	1	1	1	1

چارت شماره ۲-۲-۱: توابع سویچینگ برای تابع دو متغیره

بعنوان مثال سطر پنجم یعنی 0110 ترکیبی از جملات  $x_1 \bar{x}_2$  و  $\bar{x}_1 x_2$  می باشد. این سطر تابع سویچینگ زیر را بوجود می آورد:

$$f(x_1, x_2) = \bar{x}_1 x_2 + x_1 \bar{x}_2 = x_1 \oplus x_2 \quad \text{EX - OR}$$

با بررسی دقیق توابع سویچینگ دیده می شود که در یک مدار ترکیبی با تابع سویچینگ  $f(x)$  بصورت زیر

$$f(x) = f(x_1, x_2, \dots, x_n)$$

بروز هرگونه اشکال، تابع سویچینگ  $f(x)$  را به یکی از  $(2^m - 1)$  تابع سویچینگ دیگر یعنی  $f_\alpha(x)$  تبدیل می نماید. برای مثال اگر  $a = a_1 a_2 \dots a_n$  یکی از  $2^n$  الگوی آزمایش مدار باشد و تابع

سویچینگ اشکال و حالت عاری از اشکال بایکدیگر مغایرت داشته باشند، داریم:

$$\begin{cases} f_\alpha(a) \neq f(a) \\ f_\alpha(a) \oplus f(a) = f_\alpha(a) \cdot \bar{f}(a) + \bar{f}_\alpha(a) \cdot f(a) = 1 \end{cases}$$

در آن صورت الگوی  $a$  قادر به آشکار سازی اشکال  $\alpha$  می باشد.

دیده می شود افزایش تعداد ورودی های مدار، باعث افزایش تعداد توابع سویچینگ و در نهایت تعداد الگوهای آزمایش بصورت نمائی می شود. آزمایش بدین شیوه، آزمایش کامل<sup>۱</sup> نامیده می شود که برای

1) EXHAUSTIVE TEST

مقادیر  $n \geq 20$  مستلزم زمان زیاد و عملاً "غیرممکن است" لذا لازم است که در زمان تولید آزمایش<sup>۱</sup> مدارات با یکبارگیری روشهای مختلف، از تعداد الگوهای آزمایش تا حد امکان بهینه‌ای کاست بنابراین به بررسی مدل‌های مختلف جهت اشکالات فیزیکی می‌پردازیم.

(۲-۲-۱) مدل ایستائی برای اشکالات فیزیکی

دیدیم در نظر گرفتن کلیه خطاهای محتمل الوقوع در یک مدار، تابع سویچینگ آن رابطه  $(1 - 2^m)$  تابع سویچینگ دیگر تبدیل می‌کند و تولید آزمایش برای کلیه این خطاها مشکل و عملاً "غیرممکن است" بنابراین در عمل با عدم احتساب اشکالات غیر محتمل و یا اشکالات با احتمال خیلی کم، می‌توان جهت پوشش کامل اشکالات و آشکارسازی تمامی آنها از تعداد الگوهای آزمایش بمیزان قابل توجهی کاست. بطور تجربی و با بررسی‌های دقیق مشخص شده است که در اثر بروز یک اشکال فیزیکی، تابع سویچینگ یک مدار ترکیبی به تابع سویچینگ مدار ترکیبی دیگری تبدیل نمی‌شود (م<sup>۹</sup>) برای مثال بروز اشکالات فیزیکی مختلف بر روی یک دروازه نقیض و یا تابع سویچینگ  $f(x_1, x_2, x_3) = \overline{x_1 x_2 x_3}$  هیچگاه تابع سویچینگ آن رابطه تابع دیگری مثلاً "نقیض یا انحصاری<sup>۲</sup> تبدیل نمی‌کند. یعنی تابع سویچینگ یک دروازه نقیض و بصورت دروازه نقیض و باقی می‌ماند. این دروازه دارای ۳ ورودی و بنابراین مجموعه جملات حاصل ضرب کانونیک دارای هشت عضو بصورت زیر بوده:

1	$\overline{x_1}$	$\overline{x_2}$	$\overline{x_3}$
2	$x_1$	$\overline{x_2}$	$\overline{x_3}$
.			
.			
.			
.			
.			
7	$\overline{x_1}$	$x_2$	$x_3$
8	$x_1$	$x_2$	$x_3$

و بنابراین توابع سویچینگ ممکن آن دارای  $2^3$  عضوی باشد.

1) TEST GENERATION

2) EXCLUSIVE OR

بادر نظر گرفتن اینک متابع سوییچینگ بدون اشکال پس از ایجاد اشکال بصورت تابع يك درواز منقبض و باقی می ماند مشاهده می شود که متنهای کمک ۵ عدد از این توابع بصورت مجموعه زیر:

$$\left\{ 0, 1, \overline{x_1 x_2}, \overline{x_2 x_3}, \overline{x_1 x_3} \right\}$$

می توان کلیه اشکالات و تاثیرات آنها را مدل سازی نمود.

متداول ترین شیوه جهت مدل سازی اشکالات فیزیکی در مدارات ترکیبی استفاده از مدل اشکالات تکی ایستائی<sup>۱</sup> می باشد. این مدل عبارت است از ثابت ماندن یکی از اتصالات مدار در لول لوژیکی صفر یا يك که بر ترتیب اولی را حالت ایستاروی صفر<sup>۲</sup> (s-a-0) و دومی را حالت ایستاروی يك<sup>۳</sup> (s-a-1) می نامند.

در شکل (۲۵) يك درواز منقبض و با داشتن ۳ ورودی و از نوع "توتم پول" نشان داده شده است.

در این مدار اشکالات فیزیکی زیر ممکن است رخ دهد:

الف) در اثر بروز اشکال  $\alpha_1$  کلکتور ترانزیستور  $T_4$  به زمین اتصال کوتاه می شود. در این حالت علی رغم تغییر ورودیهای  $x_1, x_2, x_3$  خروجی Z در لوژیک صفر باقی می ماند (Z s-a-0) تابع سوییچینگ اشکال در اثر بروز اشکال  $\alpha_1$  بصورت  $f_{\alpha_1}(x_1, x_2, x_3) = 0$  در می آید.


ب) در اثر وقوع اشکال  $\alpha_2$  امیتر ترانزیستور  $T_4$  از زمین قطع شده و این امر باعث خاموش ماندن ترانزیستورهای  $T_2$  و  $T_4$  می گردد. نتیجتاً "عبور جریان  $I_E$  از  $R_2$  باعث روشن ماندن ترانزیستور  $T_3$  و قرار گرفتن خروجی Z در لوژیک يك می باشد. (Z s-a-1)

تابع سوییچینگ قطعه در اثر بروز اشکال  $\alpha_2$  بصورت  $f_{\alpha_2}(x_1, x_2, x_3) = 1$  تبدیل میشود.

پ) بعلت اشکال  $\alpha_3$  ورودی  $x_3$  از خروجی طبقه قبیل جدا شده و مانع عبور جریان چاهک  $I_S$  از این ورودی می شود. نتیجتاً "ورودی  $x_3$  در لوژیک يك ثابت مانده (X<sub>3</sub> s-a-1) و تابع سوییچینگ قطعه بصورت  $f_{\alpha_3}(x_1, x_2, x_3) = \overline{x_1 x_2}$  در می آید.

ج) در اثر اشکال  $\alpha_4$  حالت اتصال کوتاه بین ورودی  $x_1$  و تغذیه بوجود آمده و ورودی  $x_1$  در لوژیک يك ثابت می ماند (X<sub>1</sub> s-a-1). در این حالت تابع سوییچینگ قطعه شکل  $f_{\alpha_4}(x_1, x_2, x_3) = \overline{x_2 x_3}$  تبدیل می شود.

- 1) SINGLE STUCK
- 2) STUCK AT ZERO
- 3) STUCK AT ONE



شکل ( ۲ - ۵ ) : دروازه نقیض " و " سه‌ورودی از نوع خروجی توت‌پول

ج ( در اثر اشکال  $\alpha_5$  که حالت مشابه  $\alpha_3$  و  $\alpha_4$  می باشد، تابع سویچینگ که قطع مهم صورت می گیرد  $f_{\alpha_5}(X_1, X_2, X_3) = X_1 X_3$  در می آید.

ح ( بعلت اشکال  $\alpha_6$  بین تغذیه از کل مدار قطع شده و در اثر فقدان جریانهای  $I_S, I_E$  ترانزیستورها  $T_4, T_3$  همواره خاموش مانده و خروجی  $Z$  بنظر می رسد از ورودی طبقه بعد باز شده و بحالت ایستای روی یک تبدیل می شود (  $Z = s-a-1$  ) در این حالت خروجی دارای وضعیت امیدانس بالا<sup>۱</sup> گشته و تابع سویچینگ قطع متبدیل به  $f_{\alpha_6}(X_1, X_2, X_3) = 1$  می شود.

بنابراین همانگونه که در مواردش گانه اخیر ملاحظه گردید، با در نظر گرفتن مدل تک ایستایی برای اشکالات فیزیکی، خود اشکال مورد نظر نبوده، بلکه اثر اشکال مورد نظر می باشد.

مسئله دیگر وجود خطاهای معادل در یک مدار می باشد که باعث می شود تابع سویچینگ اشکال یکسان داشته باشند به عنوان مثال توابع سویچینگ اشکالات  $\alpha_2$  و  $\alpha_6$  یکسان و بشکل  $f_{\alpha}(X_1, X_2, X_3) = 1$  می باشند در حالی که یکی از این دو اشکال ناشی از قطع امیتر ترانزیستور  $T_4$  از زمین و دیگری بعلت قطع بین تغذیه از کل مدار می باشد. در هر صورت، هر دو اشکال تنها با یک الگوی آزمایش آشکاری شوند.

بکار بردن مدل ایستایی برای مدارهای مجتمع با مقیاس متوسط<sup>۲</sup> یا کوچک<sup>۳</sup> مفید بوده در حالی که برای مدارهای مجتمع با مقیاس زیاد و خیلی زیاد که اغلب از تکنولوژی MOS استفاده می کنند، کار آسانی مناسب خود را از دست می دهد.

در شکل ( ۲-۶ ) مداری با استفاده از ترانزیستورهای NMOS نشان داده شده است. تابع لوژیکی این مدار بصورت  $Z = (A+B)(C+D) + EF$  می باشد. در این مدار اشکالات فیزیکی زیر را بررسی می کنیم:

الف ( در اثر بروز اشکال  $\alpha_1$  در این مدار، منفذ<sup>۴</sup> ترانزیستور  $T_5$  به منبع آن متصل شده و ورودی  $E$  در لوژیک یک ثابت می ماند. در این حالت تابع سویچینگ اشکال بصورت  $Z = (A+B)(C+D) + F$  تبدیل می شود.

ب ( بعلت اشکال  $\alpha_3$  در اثر قطع ولتاژ تغذیه  $V_{SS}$  از منبع ترانزیستور  $T_6$ ، هیچگونه جریانی از ترانزیستورهای  $T_5, T_6$  عبور نکرده و نهایتاً "ورودی  $F$  یا  $E$  یا هر دو در لوژیک صفر قرار

- 1) HIGH IMPEDANCE
- 2) MEDIUM SCALE INTEGRATION = MSI
- 3) SMALL SCALE INTEGRATION = SSI
- 4) DRAIN
- 5) SOURCE

می گیرند که نتیجتاً "تابع سویچینگ اشکال بصورت  $Z = \overline{(A+B)} \overline{(C+D)}$  درمی آید.

ج) در اثر اشکال  $\alpha_2$  در مدار، منبع دوترانزیستور  $T_3$ ،  $T_5$  بیکدیگر اتصال یافته و هیچگونه حالت ایستائی در مدار پیش نمی آید، یعنی این اشکال را نمیتوان با مدل ایستائی توجیه نمود. در این حالت تابع سویچینگ به شکل  $Z = \overline{(A+B+E)} \overline{(C+D+F)}$  تبدیل می شود.

ج) بعلت اشکال  $\alpha_4$ ، در اثر جدا شدن اتصال بین منبع دوترانزیستور  $T_1$  و  $T_3$  تابع سویچینگ اشکال بصورت  $Z = \overline{AC + BD + EF}$  درمی آید و این اشکال نیز با استفاده از مدل ایستائی قابل مدل سازی نمی باشد. بنابراین دیده می شود که برای کلیه اشکالات فیزیکی محتمل وقوع در بردارده استفاده از مدل ایستائی نمی باشیم. مثال دیگری از این قبیل اشکالات در شکل (۲-۷) نشان داده شده است. این مدار با استفاده از دو دروازه منقیز و باتکنولوژی NMOS تشکیل یافته و تابع لوژیکی آن بصورت  $Z_1 = \overline{AB}$  و  $Z_2 = \overline{CD}$  می باشد.

در اثر بروز اشکال  $\alpha_1$  تابع سویچینگ اشکال بصورت  $Z_1 = Z_2 = \overline{AB + CD}$  درمی آید و این اشکال نیز با مدل ایستائی قابل توجیه نیست. نتیجتاً "دیده می شود علی رغم اینکه ممکن است مدل ایستائی در برخی موارد کاربرد نداشته باشد، معذالک هنوز از کارآئی خوبی بهره مند است. علت اصلی این امر ناشی از این می باشد که شبیه سازی اشکالات فیزیکی<sup>۱</sup> بصورت مدل ایستائی جهت ارزیابی الگوهای آزمایش ایجاد شده برای مدارات سالم، آسان بوده و از طرف دیگر تجارب بدست آمده نشان می دهد که مدل ایستائی قادر به آشکار سازی اغلب اشکالات ممکن می باشد.


از این رو جهت بررسی اشکالاتی که مدل ایستائی برای آنها مفید نمی باشد علی الخصوص در مدارات مجتمع باتکنولوژی MOS، مدلهای دیگری ارائه می شود.

## ۲-۲-۲) مدل اشکالات پل سازه<sup>۲</sup>


یک نوع از اشکالاتی که اغلب بهنگام مونتاژ بردها پیش می آید، اشکال پل سازه می باشد. این نوع اشکال یکی از مهم ترین اشکالات دائمی است که با مدل ایستائی قابل توجیه نمی باشد. این نوع اشکال زمانی اتفاق می افتد که دو یا چند مسیر بصورت اتفاقی بیکدیگر متصل شوند. در شکل (۲-۸) یک اشکال پل سازه نشان داده شده است. در این مدار در اثر پایدگی لحیم، دو خط ورودی  $X_2$  و  $X_3$  بیکدیگر متصل شده اند.

1) PHYSICAL FAULT SIMULATION

2) BRIDGING FAULT



شکل (۲-۶) : مدار لوزیکی مجتمع با استفاده از ترانزیستورهای NMOS



شکل (۲-۷) : مدار مجتمع متشکل از دو دروازه نفیض " و " با تکنولوژی NMOS

اشکالات اتصال کوتاه از بردها و مدارها می تواند به دلیل سازه اشتباه یا مدل اشتباهی  
 که به دلیل اشکالات اتصال کوتاه و یا وجود مسیرهای اشتباهی به نام  
 اتصال کوتاه در این مدارها اتفاق می افتد. اما در مدارها به جز در پیکار هم  
 به شکل زیر می باشد.

بسته به استفاده از لوژیک مثبت<sup>۱</sup> یا منفی در مدار، این اشکال بصورت "یای اتصالی"<sup>۲</sup> و "یا  
 "واتصالی"<sup>۳</sup> رفتار می کند. مدار معادل برای اشکالات پل ساز مدار دروازه های "و" و "دروازه های "یا"  
 برای لوژیک مثبت و منفی، به ترتیب در شکل های (۲-۹ الف) و (۲-۹ ب) نشان داده شده است.  
 مثال دیگر در این زمینه تبدیل یکی از مسیرها به یک تابع خاص می باشد مثلاً "دریک مدار" و "دو ورودی،  
 یکی از خطوط تبدیل به مدار "یا" می شود و تابع لوژیکی آن را از وضعیت  $Z = X_1 X_2$   
 به  $Z = (X_1 + X_2) X_2$  تبدیل می نماید.


### ۲-۲-۳ مدل اشکالات اتصال کوتاه مدیودی<sup>۴</sup>

یکی دیگر از اشکالاتی که با مدل ایستائی قابل توجیه نیستند، اشکالات اتصال کوتاه مدیودی می باشد  
 در مدارهایی که از تکنولوژی دیود - ترانزیستور<sup>۵</sup> استفاده شده است، این اشکال رخ می دهد. همانگونه  
 که در شکل (۲-۱۰) نشان داده شده است زمانی که ورودی یک دیود به خروجی آن اتصال کوتاه شود و خروجی  
 دیود نیز مقدار ورودی را بخود اختصاص دهد، ممکن است که خروجی دروازه مورد اشکال، تغییر لوجیکی  
 نیافته و عاری از اشکال جلوه نماید در حالی که خروجی دیگر دروازه ها که به ورودی اشکال دیده متصل هستند  
 تغییر نمایند. همانگونه که در شکل (۲-۱۱ الف) نشان داده شده است تابع لوجیکی مدار تحت شرایط  
 بدون اشکال بصورت  $Z_1 = X_1 X_2$  و  $Z_2 = X_2 X_3$  می باشد. اگر دیود ورودی  $Y_1$  دارای اشکال  
 اتصال کوتاه باشد، چنانچه ورودی  $X_1$  در لوژیک یک قرار داشته باشد، خروجی های  $Z_1$  و  $Z_2$  همچنان  
 بدون اشکال باقی مانده و در صورتیکه ورودی  $X_1$  در لوژیک صفر قرار داشته باشد، خروجی  $Z_1$  در لوژیک  
 صفر قرار گرفته و بعلت اتصال کوتاه بودن دیود  $D_2$ ، مقدار  $Y_1 = 0$  می گردد و بنابراین در خروجی  $Z_2$   
 اشکال رخ می دهد.


برای مثال با اعمال  $X_1 = 0$ ،  $X_2 = 1$ ،  $X_3 = 1$  باید انتظار جواب  $Z_1 = 0$  و  $Z_2 = 1$  داشته  
 باشیم در حالی که مدار اثر بروز اشکال فوق، مدار معادل بصورت شکل (۲-۱۱ ب) تبدیل شده و خروجی ها به  
 $Z_1^* = Z_1 = X_1 X_2$  و  $Z_2^* = X_1 X_2 X_3$  تبدیل می شوند.

- 1) POSITIVE LOGIC
- 2) WIRED OR
- 3) WIRED AND
- 4) SHORTED DIODE FAULT
- 5) DIODE TRANSISTOR LOGIC = DTL





شکل (۸-۲) : اشکال لیل سازه



شکل (۹-۲) : اشکالات لیل سازه لوزیک مثبت و لوزیک منفی و مدارات معادل


اشکالات حساس به الگو<sup>۱</sup> (۲-۲-۴)

این نوع اشکال اغلب در حافظه‌های دستیابی تصادفی<sup>۲</sup> رخ می‌دهد. گاهی از اوقات بهنگام خواندن از یک سلول حافظه می‌نوشتن در آن، تاثیر ناخواسته‌ای بر سلول مجاور نیز ممکن است انجام شود که ناشی از نفوذ بار الکتریکی<sup>۳</sup> از سلول مربوطه به سلول مجاور می‌باشد. یک نمونه از این اشکال در شکل (۲-۱۲) نشان داده شده است. اگر محتوی سلول  $i$ ، یک باشد (لوژیک  $Q_i$  برابر یک و  $\bar{Q}_i$  برابر صفر) می‌باشد، چنانچه محتوی سلول  $i+1$ ، صفر باشد (لوژیک  $Q_{i+1}$  برابر صفر و  $\bar{Q}_{i+1}$  برابر یک) می‌باشد. (مرجع ۵)


حال اگر بخواهیم در سلول  $i$ ، مفر بنویسیم نتیجتاً " $\bar{Q}_i$  برابر یک می‌شود که در اثر وجود کوپلاژ خازنی کمین دو سلول  $i$  و  $i+1$  وجود دارد تا تاثیر ناخواسته‌ای بر  $Q_{i+1}$  خواهد گذاشت. البته در حافظه‌ها علاوه بر خطای فوق، خطاهای دیگری از قبیل خطای اتصال کوتاه یا باز بودن سلول‌های حافظه، خطای DECODER که باعث عدم آدرس دهی صحیح می‌شود، خطای نوشتن چندگانه که باعث نوشتن ناخواسته در چند سلول می‌گردد و خطای نوشتن کند که باعث طولانی شدن زمان نوشتن می‌شوند نیز ممکن است رخ دهد.

در هر صورت برای تولید الگوهای آزمایش در یک برد پس از بررسی کلیه اشکالات ممکن در برد تعیین مدل لازم برای اشکالات مورد نظر، الگوهای آزمایش مناسب برای آشکارسازی و ردیابی این خطاها تعیین می‌شود.


- 
- 1) PATTERN SENSITIVE FAULTS
  - 2) RANDOM ACCESS MEMORY = RAM
  - 3) CHARGE LEAKAGE



شکل (۲-۱۰) : اشکال اتصال کوتاه نیودی



شکل (۲-۱۱) : اشکال اتصال کوتاه نیودی در مدارات ترکیبی



شکل (۲-۱۲) : اشکال حساس به الکودر حافظهها با تکنولوژی MOS

(۲-۳) مفاهیم و روش های تولید آزمایش

هدف از آزمایش نمودن يك قطعه و یا يك برد و یا يك سيستم، عبارت از تعیین سالم بودن و یا آشکار نمودن وجود اشکال در آنها بوده و همچنین در صورت تشخیص وجود اشکال و در صورت لزوم، ردیابی و تعیین محل آن می باشد.

جهت آزمایش يك برد باید سیگنال ها و یا سطوح منطقی لازم را به ورودیهای واحد تحت آزمایش<sup>۱</sup> اعمال نموده و با بررسی سیگنال ها و یا سطوح منطقی بدست آمده از خروجی واحد مربوطه بدرستی و یا وجود اشکال در آن پی برد.

(۲-۳-۱) سیاست های انجام آزمایش

بر اساس سیاست تولید می توان هدف از آزمایش يك واحد که در اینجا بیشترین برد الکترونیکی می باشد را به دو نوع تقسیم نمود:

الف) تعیین صحت و یا خرابی برد<sup>۲</sup>

ب) ردیابی و تعیین وجود اشکال<sup>۳</sup> (در صورت وجود خرابی)


در حالت (الف) سیگنال های ورودی که میان الگوهای آزمایش<sup>۴</sup> اطلاق می شود، تنها برای تعیین صحت و یا خرابی برد بکار گرفته شده است که در صورت تشخیص اشکال در برد عمل آزمایش متوقف شده و بر اساس چارت شماره (۲-۳) (بردیگری برای انجام آزمایش تعیین می شود) (مرجع ۶) در حالت (ب) پس از وجود اشکال در برد، با انجام برنامه های خاصی می توان محل و یا ناحیه وجود اشکال در برد را تعیین نمود.

(۲-۴) نیازهای مرتبط با طراحی برنامه آزمایش

بطور کلی رسیدن به یکی از اهداف فوق و نتیجتاً "طراحی تهیه برنامه آزمایش مستلزم:

- تعیین کارآئی سیستم آزماینده<sup>۵</sup>

- 1) UNIT UNDER TEST = UUT
- 2) FAULT DETECTING (GO-NO GO TEST)
- 3) FAULT DIAGNOSIS
- 4) TEST PATTERNS (INPUT VECTORS)
- 5) TEST SYSTEM SPECIFICATION



چارت (۲.۳): روشهای آزمایش بردهای الکترونیکی

۹۸

- تهیه و تجزیه و تحلیل مدارك لازم در مورد واحد مورد آزمایش<sup>۱</sup>
  - تعیین اهداف آزمایش<sup>۲</sup>
  - تعیین قابلیت آزمایش واحد مورد نظر می باشد.
- کارآئی سیستم آزمایند با توجه به نوع آزماینده (به ضمیمه شماره ————— مراجعه شود) و مطالعه امکانات آن از نظر وسائل ریاضی خطا<sup>۳</sup> و توانائی های دیگر آن همانند سرعت اعمال الگوهای آزمایش<sup>۴</sup> توسط سیستم، تعداد ورودیها و خروجی های آن، تعداد تغذیهها و غیره تعیین می گردد.
- این امکانات می تواند بوجود آورنده محدودیت هائی در انجام عمل آزمایش و نتیجتاً "تعیین اهداف آزمایش باشد. تجزیه و تحلیل مدارات و نوع عمل هر يك از قطعات و نتیجتاً "عمل کلی واحد مورد آزمایش نیاز به مدارکی بر اساس شکل ( ۱۳-۲ ) را دارا می باشد. بررسی این مدارك قابلیت تطبیق واحد مربوطه را به امکانات سیستم آزماینده و همچنین طراحی برنامه آزمایش را مشخص می نماید. مدارك مورد لزوم بترتیب عبارتند از :
- بلوك دیاگرام کلی واحد مورد آزمایش، که توسط آن می توان ارتباطات عملی قسمتهای مختلف برد را که بطور نسبی مستقل از هم می باشند تشخیص داد. این اطلاعات در مورد طراحی برنامه آزمایش بسیار مفید می باشد.
  - ارتباطات و یاسیم کشی های واحد مورد آزمایش که نشان دهنده ارتباطات مستقیم بین اجزاء، تشکیل دهنده آن می باشد.
  - تعیین ارتباطات زمانی و تغییرات سیگنالهای مختلف نسبت به زمان در هنگام انجام کار واحد مربوطه در سیستم.
  - لیست کامل قطعات تشکیل دهنده واحد مورد آزمایش.
  - تهیه مشخصات الکتریکی و مکانیکی اجزاء.
  - تئوری عملیاتی واحد مربوطه.
  - شماتیک دیاگرام واحد مربوطه که در آن کلیه اجزاء، بصورت واحدهای عملیاتی مستقل همراه با ارتباطات فیزیکی بین آنها مشخص شده است.
  - نقشه موقعیت مکانی اجزاء، مختلف واحد مورد آزمایش.


1) UUT TEST REQUIREMENTS

2) TEST OBJECTIVES

3) FAULT DIAGNOSIS TOOLS

4) TEST PATTERN RATE

۹۹



- (1) TEST REQUIRMENT SPECIFICATION
- (2) SCHEMATIC OR LOGIC DIAGRAM
- (3) THEORY OF OPERATION
- (4) PARTS SPECIFICATION
- (5) PART LIST
- (6) TIMING INFORMATION
- (7) WIRING DIAGRAM
- (8) FUNCTIONAL BLOCK DIAGRAM
- (9) ASSEMBLY DRAWING

شکل (۱۳ - ۲) : مدارك لازم جهت آزمایش

پس از بررسی و تجزیه و تحلیل مدارک مرتبط با واحد مربوطه می توان انواع اشکالات قابل اتفاق در آن را طبقه بندی و مدل سازی را انجام داد. با در نظر گرفتن توانایی های سیستم آزمایشده و اشکالات ممکن، اهداف آزمایش را که تعیین کشف اشکالاتی با مدل معین و در صد کل اشکالات قابل اتفاق میباشد را می توان روشن نمود.

بعنوان مثال اگر چنانچه اشکالات ممکن در یک واحد از نوع ایستای تعیین شود، می توان حدپوشش و با قابلیت کشف خطاها را با کشف حداقل ۹۰٪ از خطاهای از این نوع قرارداد.

تعیین حدپوشش خطا و افزایش آن از نظر تولید و کاربرد واحد مورد نظر بسیار با اهمیت می باشد که این مهم با قابلیت آزمایش در یک واحد (در بخش ۱۴-۲ قابلیت آزمایش شرح داده شده است) باعث سهولت طراحی برنامه آزمایش و همچنین افزایش پوشش وردیابی خطای گردد.

پس از بررسی اطلاعات چهارگانه فوق، دو نتیجه در طراحی برنامه آزمایش حاصل می گردد. این دو نتیجه عبارتند از تعیین خط مشی مناسب برای طراحی برنامه آزمایش و همچنین طراحی مدارات تطبیق دهنده یا سیستم از نظر نیازهای سیستم و واحد مورد آزمایش. (شکل ۱۴-۲)

در مورد نتیجه دوم بعنوان مثال می توان یک واحد دیجیتالی را نام برد که جزئی از آن، یک مسدود آنالوگ را تشکیل می دهد. چنانچه این واحد توسط یک آزمایشده میگرداند، دیجیتالی آزمایش شود، لزوماً احتیاج به یک مدار تطبیق دهنده مدارات اطلاعات دیجیتالی سیستم را تبدیل به اطلاعات مورد لزوم آنالوگ نموده و سپس جواب جز آنالوگ را بصورت دیجیتالی به سیستم منتقل نماید.


پس از تعیین خط مشی مناسب جهت طراحی برنامه های آزمایش، اطلاعات اساسی و مرتبط با تهیه برنامه آزمایش عبارتند از:

- لیست اشکالات<sup>۲</sup>
- فایل توپولوژی مدارات واحد مورد آزمایش<sup>۳</sup>
- اطلاعات مربوط به گره ها در هر قدم آزمایش<sup>۴</sup>
- خروجی های منتظره<sup>۵</sup>
- تعیین حدپوشش خطا<sup>۶</sup>

روش های مختلفی جهت تولید اطلاعات مورد نیاز فوق وجود دارد که برترتیب در بخشهای مختلف مورد بررسی قرار می گیرد.

- 1) INTERFACE TEST ADAPTER = ITA
- 2) FAULT LIST
- 3) CIRCUIT TOPOLOGY FILE
- 4) NODAL DATA
- 5) EXPECTED RESPONSE
- 6) COMPREHENSIVENESS LEVEL





- (1) COMPATIBILITY STUDY
- (2) TEST OBJECTIVES
- (3) ATE PERFORMANCE SPECIFICATION
- (4) TESTABILITY CONSIDERATION
- (5) TEST REQUIREMENT SPECIFICATION
- (6) ITA
- (7) TEST PROGRAM DESIGN

شکل (۲-۱۴): بررسی اطلاعات چهارگانه نتایج حاصل از آن

۲.۵ روش های تولید آزمایش و الگوهای مورد نیاز

با توجه به نتایج حاصل از تجزیه و تحلیل مدارات واحد نظری و توانائی های سیستم آزماینده، تولید برنامه آزمایش و الگوهای آزمایش را می توان بر اساس چارت شماره ( ۲.۴ ) انجام داد. بطور کلی تهیه برنامه آزمایش که مرتبط با اطلاعات اساسی می باشد، به سه طریق ممکن انجام می پذیرد. (مرجع ۲ و ۶)

الف) بصورت دستی<sup>۱</sup>

با استفاده از این روش ابتدا توسط اشخاص مسئول، با تجزیه و تحلیل اطلاعات مورد نیاز برای آزمایش واحد مورد نظر، اطلاعات اساسی شامل:

- لیست اشکالات
- الگوهای آزمایش
- خروجی های منتظره
- اطلاعات مربوط به گره ها

تولید و سپس برنامه آزمایش بر اساس این اطلاعات نوشته شده و با اجرای این برنامه حدپوشش خطا بصورت دستی تهیه می شود.

ب) روش محاوره ای<sup>۲</sup>

با استفاده از این روش ابتدا توسط شخص مسئول و با تجزیه و تحلیل اطلاعات اساسی شامل:


- لیست اشکالات
- فایل توپولوژی مدارات (توجه شود که در روش دستی، این اطلاعات مورد نیاز نمی باشد).
- الگوهای آزمایش

تهیه و سپس برنامه آزمایش بصورت دستی تهیه می گردد. پس از تهیه برنامه، اطلاعات فوق بصورت فایل درآمده و توسط کامپیوتر و شبیه ساز<sup>۳</sup>، اطلاعات اساسی یا قیمانده که شامل خروجی های منتظره، اطلاعات مربوط به گره ها و حدپوشش خطا می باشد تهیه و همچنین برنامه نهائی آزمایش بوجود می آید.

پ) روش اتوماتیکی<sup>۴</sup>

با استفاده از این روش کلیه اطلاعات اساسی بجز فایل توپولوژی مدارات و لیست اشکالات کسوسیله

- 1) MANUAL TEST GENERATION
- 2) INTERACTIVE TEST PROGRAM GENERATION = ITPG
- 3) SIMULATOR
- 4) AUTOMATIC



چارت (۲-۴): روشهای تولید برنامه و الگوهای آزمایش

اشخاص مسئول تولید می شود، بكمك كامپيوتر توليد می شود. یکی از اطلاعات اساسی مورد نیاز برای ایجاد برنامه‌های آزمایش الگوهای آن می باشد. الگوهای آزمایش ممکن است بر اساس چارت ( ۲-۴ ) به سه صورت در اختیار باشد.

## (۲-۶) مولدهای سخت افزاری الگوهای آزمایش

آزمایش مدارات الکترونیکی با پیچیدگی کم و متوسط که اغلب اجزای مدارات آن ترکیبی می باشد رami توان با استفاده از سخت افزارهای خاص و مناسب انجام داد. در این حالت الگوهای آزمایش توسط مدارات سخت افزاری تولید و تحت شرایط معینی به واحد مورد آزمایش اعمال می شود. (به ضمیمه شماره ۲ مراجعه شود). کاربرد این مولدها بیشتر در آزمایش‌های نوع وظیفه مندی پویا می باشد. با توجه به ترکیب مدارات و نوع اجزای تشکیل دهنده آن، متداولترین تولیدکننده‌های الگوهای سخت افزاری عبارتند از:

### الف) شمارنده‌های باینری

در این نوع مولد از شمارنده‌های باینری استفاده شده و جهت ایجاد یک مولد  $n$  بیتی، لازم است  $K = \frac{n}{C}$  شمارنده  $C$  بیتی را بکار گیریم. بعنوان مثال برای وجود آوردن یک مولد  $n=12$  بیتی از  $K=3$  عدد شمارنده باینری  $C=4$  بیتی می توان بر اساس شکل ( ۲-۱۵ ) استفاده نمود.

استفاده از مولدهای سخت افزاری با وجود اقتصادی بودن آن نسبت به تهیه الگوهای آزمایش و ذخیره آن، دارای اشکالات خاصی می باشد. با افزایش تعداد ورودی‌های واحد مورد آزمایش، تعداد الگوهای آزمایش افزایش یافته و بنابراین تولید  $2^n$  حالت ممکن مستلزم زمان بسیار و گاهی برای  $n > 20$  غیر ممکن می باشد.

در مدارات با اجزای ترتیبی لزوم وجود آوردن حالت اولیه در مدار باعث می شود که استفاده از مولد سخت افزاری را دچار مشکلاتی نماید به علاوه وجود بعضی از الگوهای تولید شده، ممکن است در واحد مورد آزمایش حالت‌های نامشخصی<sup>۱</sup> را بوجود آورد که برای آزمایش، نامعین توصیف گردد.

راه‌های مختلفی جهت حل این مسائل موجود است که راه‌های عملی آن برای اشکال اول، ممکن است عمل بوجود آوردن مقادیر اولیه بصورت دستی انجام پذیرد. این عمل می تواند بسیار وقت گیر و گاهی غیر ممکن باشد. در مدار شکل ( ۲-۱۵ ) با استفاده از امکانات قطعه 74LS193 می توان تحت کنترل آزمایش، جهت بوجود آوردن مقادیر اولیه مناسب، ابتدا توسط آزمایش‌دهنده و تحت کنترل سیگنال LOAD اطلاعاتی را در شمارنده‌ها بوجود آورده و سپس تولید الگوهای آزمایش را با ارسال

1) INDETERMINENT STATE

پالس های زمانی انجام داد.

مسئله دوم که حالت های نامشخص می باشد رامی توان با پوشش<sup>۱</sup> (عدم توجه) به خروجی های نامشخص حل نمود ولی این راه حل نیز ممکن است برای مدارات خاصی مشکل و گاهی غیرممکن گردد.

ب) شمارنده های بدهی

شمارنده های نوع 74LS193 می تواند تحت کنترل آزمایشی، خروجی های تولید شده را بصورت کد BCD تولید نماید.

پ) تولیدکننده های کدگری<sup>۲</sup>

فرم خاص تولیدالگوهای آزمایشی در شکل ( ۲-۱۵ ) که با شمارش اعداد دوازده بیتی از صفر تا ۲<sup>۱۲</sup> انجام می پذیرد، مشکلات خاصی را برای آزمایشی بوجود می آورد. بعنوان مثال تغییر شمارش از ۲<sup>۱۲</sup> به صفر باعث می شود کلیه خروجی های آزمایشی، جریان زیادی را به زمین انتقال و نتیجتاً "یک تنزل لحظه ای در خطوط تغذیه را بوجود آورند.

با استفاده از مولد کدگری می توان الگوهای آزمایشی را طوری تولید نمود تا از هر قدم به قدم دیگر تنها یکی از خروجی ها تغییر نماید.

اگر چنانچه  $g_0$  و  $g_1$  و ... و  $g_i$  و ... و  $g_{n-1}$  یک الگوی آزمایشی  $n$  بیتی کدگری و همچنین  $b_0$  و  $b_1$  و ... و  $b_i$  و ... و  $b_{n-1}$  یک الگوی آزمایشی  $n$  بیتی شمارنده باینری باشد (توجه شود  $g_0$  و  $b_0$  کم ارزش ترین و  $g_{n-1}$  و  $b_{n-1}$  پر ارزش ترین بیت می باشند) رابطه تبدیل کد شمارشی به کدگری عبارت است از رابطه زیر:

$$\begin{cases} g_i = b_i \oplus b_{i+1} & 0 \leq i \leq n-1 \\ g_{n-1} = b_{n-1} \end{cases}$$


با توجه به رابطه بالا مدار تبدیل کد شمارشی را به کدگری می توان با یک کارگرفتن مدار شکل ( ۲-۱۵ ) بصورت شکل ( ۲-۱۶ ) انجام داد. در جدول شکل ( ۲-۱۶ ) اعداد باینری صفر تا هفت و معادل کدگری آن نشان داده شده است.

ج) تولیدکننده پالس های رشته ای


در این نوع مولدالگوهای آزمایشی طوری بوجود می آید که تنها یکی از خروجی ها تغییر کرده و بقیه

1) MASKING

2) GRAY CODE




شکل (۱۵ - ۲): بوجود آمدن مقادیر اولیه مناسب




اعداد دهدی	کدگری			اعداد باینری		
	$g_2$	$g_1$	$g_0$	$b_2$	$b_1$	$b_0$
0	0	0	0	0	0	0
1	0	0	1	0	0	1
2	0	1	1	0	1	0
3	0	1	0	0	1	1
4	1	1	0	1	0	0
5	1	1	1	1	0	1
6	1	0	1	1	1	0
7	1	0	0	1	1	1

شکل (۱۶ - ۲): مدار تبدیل کنشمارشی به کدگری و جدول مربوطه





شکل (۲-۱۷): تولیدکننده پالس رشته‌ای



شکل (۲-۱۸): فرم عمومی تولیدکننده الگوهای رشته‌ای



فیدبک مناسب برای ایجادیک مولدشبه اتفاقی عبارت است از یک چندجمله‌ای اول<sup>۱</sup> (مرجع ۱۵) که می‌توان برای انتخاب یک چندجمله‌ای از درجه  $n$  به جداول مربوط به این نوع چندجمله‌ای هادر کتاب شای مربوط به کنترل خطا مراجعه نمود. بعنوان مثال جهت ایجادیک مولد چهاربیتی می‌توان مداری را بر اساس شکل (۲-۱۹) بوجود آورد.

در این مدار معادله فیدبک خطی بصورت:

$$G(X) = X^4 + X + 1$$

می باشد که الگوهای آزمایش بشکل زیر می باشد:

0	0	0	1
1	0	0	0
0	1	0	0
0	0	1	0
1	0	0	1
1	1	0	0
0	1	1	0
1	0	1	1
0	1	0	1
1	0	1	0
1	1	0	1
1	1	1	0
1	1	1	1
0	1	1	1
0	0	1	1
0	0	0	1

تولید مجدد الگوها

تناوب تولید الگوها  
 $P = 2^4 - 1 = 15$

باید توجه شود برای یک ماشین رشته‌ای  $n$  بیتی با فیدبک خطی همواره تعداد الگوهای آزمایش برابر با  $2^n - 1$  عدد می باشد که الگوی آزمایش تمام صفر در این نوع ماشین ها تولید نمی شود. اگر چنانچه بخواهیم الگوی تمام صفر را نیز بوجود آوریم، می‌توان با استفاده از فیدبک غیر خطی این عمل را انجام داد و نتیجتاً "تعداد الگوهای آزمایش را به  $2^n$  عدد جهت آزمایش کامل افزایش داد."

1) PRIMITIVE POLYNOMIAL

(۲-۷) روش ذخیره‌ای در تعیین الگوهای آزمایش

در روش ذخیره‌ای، الگوهای تعیین شده بصورت دستی و یا بکمک کامپیوتر در داخل حافظه‌های مناسب قرار گرفته و در زمان لازم به واحد تحت آزمایش اعمال می‌شود. تعیین الگوهای آزمایش چه بصورت دستی و چه بکمک کامپیوتر با استفاده از روش‌های خاصی انجام می‌گردد. در این بخش روش‌های متداول در تعیین الگوهای آزمایش مورد بحث واقع می‌شود.

بطور کلی می‌توان وجود هر نوع اشکال را در یک مدار ترکیبی غیر زائد<sup>۱</sup> (مراجع ۹ و ۲) با تعداد  $n$  ورودی رابطه‌ی کامل با اعمال  $2^n$  ترکیب ورودی‌های آن آشکار نمود. افزایش تعداد ورودی‌ها، باعث افزایش سریع در تعداد این الگوها می‌باشد که عملیات بکارگرفتن الگوهای آزمایش کامل مستلزم وقت بسیار زیادی می‌باشد.

یکی از اهداف تولید الگوهای آزمایش تقلیل تعداد الگوهای آزمایش بحد مناسبت می‌باشد. خوشبختانه برای آزمایش کامل یک مدار ترکیبی با  $n$  ورودی، تعداد الگوهای آزمایش مورد نیاز بسیار کمتر از تعداد  $2^n$  می‌باشد. روش تقلیل و یا عبارتی دیگر تعیین الگوهای آزمایش بهینه مبتنی بر چهار روش کلی می‌باشد:

الف) روش ساختاریافته<sup>۲</sup>

ب) روش عملیاتی (وظیفه‌مندی)

پ) روش هایبرید<sup>۳</sup>

ج) روش تک‌کاره<sup>۴</sup>

(۲-۷-۱) روش ساختاریافته و تعریف مسیر حساس

در استفاده از این روش، هدف انتخاب یک به یک اشکالات می‌کن در لیست اشکال و بدست آوردن یک الگوی آزمایش برای آشکارسازی هر یک می‌باشد. برای نیل به این هدف لازم است دو عمل مختلف انجام پذیرد.

الف) فعال نمودن اشکال<sup>۵</sup> موجود در مدار. این بدان معنی می‌باشد که بتوانیم یک سطح لوژیک

- 1) NON REDUNDANT COMBINATIONAL CIRCUIT
- 2) STRUCTURAL OR FAULT ORIENTED
- 3) HYBRID
- 4) AD - HOC
- 5) FAULT ACTIVATION

مخالف با سطح لوژیکی بوجود آمده در محل اشکال بآن اعمال نمائیم . بعنوان مثال در شکل ( ۲-۲۰ ) اگر در روی ورودی شماریک قطعه U1 (U1 PIN 1) اشکال ایستای نوع یک وجود داشته باشد، برای فعال نمودن این نوع اشکال لازم است مقدار ورودی  $X_1=0$  انتخاب گردد .

ب ) انتشار اثر اشکال به یک خروجی و یا خروجی های قابل رویت . این بدان معنی می باشد که اثر اشکال را که تبدیل مقدار حقیقی قطعه U1 به یک مقدار غلط (  $1 \rightarrow 0$  ) است ، به خروجی  $Z_1$  منتقل نمائیم .

برای این منظور مقادیر ثابت  $C_2=1$  و  $C_3=0$  در روی ورودی های قطعات U1 و U2 مقادیر مناسب می باشند . با توجه به مقادیر  $X_3=0$  و  $X_2=1$  ،  $X_1=0$  مشاهده می شود که مقدار لوژیک  $C_1$  از مقدار حقیقی خود به مقدار یک (  $1 \rightarrow 0$  ) و مقدار لوژیک  $C_4$  از مقدار حقیقی خود به مقدار یک (  $1 \rightarrow 0$  ) و لوژیک  $C_5$  نیز از مقدار حقیقی خود به مقدار یک (  $1 \rightarrow 0$  ) تغییر پیدا می کند . باید توجه شود که مقادیر  $X_2=1$  می تواند اثر وجود اشکال روی  $C_1$  را به خروجی  $U_1$  و همچنین مقدار  $X_3=0$  اثر اشکال روی  $C_4$  بر روی  $U_2$  و نتیجتاً بر روی خروجی  $Z_1$  منتقل نماید که منجر به وجود آمدن تضاد بر روی خروجی بازا ، عملکرد صحیح و عملکرد مدار بازا ، وجود اشکال یعنی  $f(x) \oplus f_a(x)=1$  گردد .

حال آنکه اگر یکی از مقادیر  $X_2=0$  یا  $X_3=1$  انتخاب گردد ، مقدار خروجی بازا ، عملکرد صحیح و غلط مدار برابر و نتیجتاً "مقدار"  $f(x) \oplus f_a(x)=0$  می گردد . لذا اثر اشکال موجود روی مسیر خروجی ها متوقف<sup>۲</sup> و قابل کشف نمی باشد .

الگوی آزمایش  $X_3=0$  و  $X_2=1$  و  $X_1=0$  الگوی آزمایش و یا آشکار کننده اشکال  $C_1$  s-a-1 نامیده می شود .

با توجه به شکل ( ۲-۲۰ ) و مفهوم فعال نمودن و انتشار اشکال ، اکنون می توانیم مفهومی را که در بوجود آمدن این الگوی آزمایش وجود دارد بصورت یک فرمول بنام حساس کردن مسیر که اساس روش ساختار یافته می باشد ، بیان کنیم .

مسیری که در طول آن اثر اشکال انتشار می یابد یعنی  $C_5 \rightarrow C_4 \rightarrow C_1$  را مسیر حساس و منشأ اشکال یعنی  $C_1$  را مولد اشکال<sup>۲</sup> و همچنین کلیه گره های تشکیل دهنده مسیر حساس بجز مولد اشکال یعنی  $C_4$  و  $C_5$  را ناقل اشکال<sup>۴</sup> و بقیه گره ها را که جزو مسیر حساس نبوده و مسیر حساس را قادر به عبور

- 1) FAULT PROPAGATION
- 2) FAULT EFFECT BLOCKING
- 3) FAULT GENERATOR
- 4) FAULT TRANSMITTER

تغییرات ممکن بر اثر اشکال می کنند، گفته می شود دارای مقادیر ثابت بر روی خود می باشند.  
 با توجه مفاهیم شرح داده شده مشاهده می گردد استراتژی اساسی در روش ساختاریافته، انتخاب  
 يك بيمك اشکالات از لیست آن و تولید يك الكوی آزمایش برای آن می باشد. روش کلی برای تولید این  
 چنین الكوئی استفاده از روش مسیر حساس که در پی بوجود آوردن مسیری است که بتواند با انتخاب  
 مقادیر ثابت مناسب در روی ورودیهای قطعات واقع بر مسیر حساس، این اشکال را بيمك یا چند خروجی  
 قابل مشاهده بوسیله آزمایش آینده انتقال دهد، می باشد.

این مرحله را، مرحله حرکت به جلو<sup>۱</sup> می نامیم. باید توجه گردد که مقادیر ثابت برای بوجود آوردن -  
 مسیر حساس نهایتاً "توسط مقادیر ورودی های اصلی تعیین می شوند که امکان بوجود آوردن این ورودیها  
 یکی از مسائل قابل اهمیت در این روش می باشد. مرحله تأیید امکان بوجود آوردن این مقادیر را مرحله  
 تأیید پایداری مقادیر ثابت<sup>۲</sup> می نامیم.

برای انجام این مرحله لازم است مقادیر ثابت روی گرهها با برگشت قدم به قدم به طرف ورودیهای  
 اصلی انجام گیرد که به آن حرکت به عقب<sup>۳</sup> گفته می شود. سعی شده است تا بتوان انجام عمل فعال کردن  
 و انتقال اشکال اطلاعات برای تسهیل در استفاده از آن، بصورت فرمولی در آید که دارای خاصیت کاربرد  
 عمومی باشد. نتیجه این عمل بوجود آمدن روش - د روش های منتج از آن می باشد که در بخش دیگر  
 توضیح داده می شود.

### ۱-۱-۲-۷) تقلیل تعداد الكوهای آزمایش در روش ساختاریافته

اشکالات ممکن برای يك مدار نسبتاً "پیچیده ممکن است تعداد بسیار زیادی را شامل شود که در این  
 صورت تعیین الكوی آزمایش برای کلیه اشکالات ممکن، زمان بسیار زیادی را احتی برای کامپیوتر بخود  
 اختصاص می دهد.

اگر چنانچه يك الكوی آزمایش تولید شده برای يك اشکال معین بتواند اشکالات دیگری را در لیست  
 اشکال آشکار نماید، لزومی برای تولید الكوی آزمایش برای آن دسته از اشکالات نبوده و بنابراین از  
 لیست اشکالات حذف می شوند.

بعنوان مثال دروازه منقیز " و " نشان داده شده در شکل ( ۲-۲۱) را در نظر بگیرید.


قدم اول: تعیین لیست اولیه اشکالات که عبارتند از  $C_3/0$  و  $C_3/1$  و  $C_2/0$  و  $C_2/1$  و  $C_1/0$

$a_1 = C_1/1$  (توجه شود که  $C_1/0$  خوانده می شود  $C_1 s-a-0$ )


1) FORWARD TRACING

2) CONSISTENCY CHECKING


3) BACKWARD TRACING



شکل (۲-۱۹) : مدار مولد چهاربیتی شبه اتفافی



شکل (۲-۲۰) : مدار ترکیبی



شکل (۲-۲۱) : دروازه نقیض " و "

- قدم دوم: تولید آزمایش برای  $C_1/1$  کم نتیجه آن  $Z_1=1$  و  $X_2=1$  و  $X_1=0$  می باشد.
- قدم سوم: اشکال  $C_3/0$  نیز با این الگوی آزمایش آشکاری شود.
- قدم چهارم: تقلیل لیست اشکالات به  $C_1/0, C_2/1, C_2/0, C_3/1$   $a_2 =$
- قدم پنجم: تولید الگوی آزمایش برای  $C_1/0$  کم نتیجه آن  $Z_1=0$  و  $X_2=1$  و  $X_1=1$  می باشد.
- قدم ششم: اشکالات دیگری که با این الگو آشکاری شوند  $C_2/0$  و  $C_3/1$  می باشد کم نتیجه آن تقلیل اشکالات به  $C_2/1$   $a_3 =$  می باشد.
- قدم هفتم: تولید الگوی آزمایش برای  $C_2/1$  کم نتیجه آن  $Z_1=1$  و  $X_2=0$  و  $X_1=1$  می باشد بنابراین نتیجه تقلیل بصورت  $a_3 = \emptyset$  می باشد (لیست اشکالات تهی است)
- بنابراین الگوهای آزمایش از  $2^2=4$  الگو به  $3$  الگو یعنی:

$X_1$	$X_2$	$Z_1$
0	1	1
1	1	0
1	0	1

تقلیل می یابد. روش های دیگر تقلیل لیست اشکال و نتیجتاً "الگوهای آزمایش در همین بخش توضیح داده می شود.


## ۲-۷-۲) تولید آزمایش به روش عملیاتی

استفاده از روش عملیاتی مستلزم استفاده کامل از جدول واقعیت ها و یا تابع عملیاتی قطعه و یا مدار می باشد. آزمایش با استفاده از جدول واقعیت ها مستلزم انجام آزمایش کامل می باشد. بعنوان مثال مدار شکل (۲-۲۲) را در نظر می گیریم.

این مدار با توجه به جدول واقعیت های آن که توسط جدول کارنودر شکل (۲-۲۳ - الف) نشان داده می شود، می تواند با  $2^2$  قدم آزمایش و با توجه به خروجیهای نشان داده شده توسط جدول، آزمایشش گردد. مجدداً "می بینیم با افزایش تعداد ورودی ها تعداد الگوهای آزمایش به سرعت افزایش می یابد.

## ۲-۷-۲-۱) تقلیل الگوهای آزمایش در روش عملیاتی

با توجه به جدول کارنو، یک راه ممکن برای تقلیل الگوهای آزمایش عبارتست از انتخاب الگوی آزمایش  $X_3=0$  و  $X_2=1$  و  $X_1=0$ . در روی سطر اول و ستون دوم جدول کارنو نشان داده شده در شکل (۲-۲۳ - ب) بصورت دایره متوپر، تغییر دایره بصورت نشان داده شده می تواند مکرراً "خروجی  $Z_1$  را از مقدار یک به صفر تغییر دهد و همچنین این انتقال می تواند کلیه ورودیها را از مقدار یک به صفر و بالعکس



شکل (۲۰۲۲): تولید آزمایش در مدار ترکیبی به روش عملیاتی

	X1	X2		
X3	00	01	11	10
0	1	1	1	0
1	1	0	1	0

	X1	X2		
X3	00	01	11	10
0	1	0	1	0
1	0	0	1	0

(الف)

(ب)

شکل (۲۰۲۳): جدول کارنو و جدول تقلیل الگوهای آزمایش

۱۱۹

تغییردهد.

با استفاده از این روش چهار الگوی آزمایش تولیدمی شود که تقلیل ۴ الگوی آزمایش را بوجهود می آورد. اگر چنانچه این الگوهای آزمایش در مورد کلیه اشکالات ممکن در لیست اشکالات مورد بررسی واقع گردد، نتیجه می شود کلیه اشکالات بجز اشکال  $C_9/0$  توسط این الگوها کشف می گردد.

۲-۲-۲) روش هایبیرید (تلفیقی)

با توجه به روش های ساختاریافته و روش عملیاتی می توان از روش سودمندتری که می تواند در دور روش را بکار گیرد استفاده نمود. ترتیب استفاده از این روش بکار گرفتن روش ساختاریافته در شروع تولید الگوهای آزمایش و سپس بررسی پوشش اشکالات موجود در لیست اشکالات توسط این الگوها می باشد. در مرحله دوم با بکارگیری روش ساختاریافته می توان جهت باقیمانده اشکالات، الگوهای آزمایش مناسبی تعیین نمود.

با توجه به مدار شکل (۲-۲۲) و دور روش بکار گرفته شده مشاهده گردید که با بکارگیری روش عملیاتی کلیه اشکالات ممکن در لیست اشکالات بجز اشکال  $C_9/0$  قابل کشف توسط چهار الگوی زیر می باشد:

$X_1$	$X_2$	$X_3$	$Z_1$
0	1	0	1
0	1	1	0
0	0	1	1
1	0	1	0

با استفاده از روش ساختاریافته جهت تولید الگوی آزمایش برای این اشکال ( $C_9/0$ ) بترتیب زیر عمل می نمائیم.

قدم اول: تشکیل مسیر حساس

الف) فعال نمودن اشکال بوسیله تعیین مقدار  $C_9=1$  (مولد اشکال  $s-a-0$ ).

ب) بوجود آوردن توانائی انتشار اثر اشکال از قطعه  $U_5$  با قراردادن  $C_{12}=0$  (مقدار ثابت).

پ) با انجام عمل (ب) اثر اشکال به خروجی  $Z_1$  منتقل می شود ( $C_3$  ناقل اثر اشکال می باشد).

قدم دوم: تأیید پایداری

برای اطمینان از قراردادن مقدار  $C_9=1$  و  $C_{12}=0$

الف) مقدار  $X_2=1$  و  $X_1=1$  می تواند مقدار  $C_9=1$  را بوجود آورد.



ب) چون  $X_1=1$  می باشد بنابراین  $C_{10}=C_{11}=1$  و نتیجتاً  $C_{12}=0$  می شود.  
 بنابراین الگوی آزمایش تأیید شده برابر با  $X_3=X$  و  $X_2=1$  و  $X_1=1$  (یعنی بی تفاوت) می باشد. باید توجه شود مقدار بی تفاوت  $X_3$  بعلاوه آن است که مقادیر مختلف  $X_3$  تأثیری در اثر الگوی آزمایش برای آشکار سازی اشکال  $C_9/0$  بوجود نمی آورد. بنابراین الگوهای آزمایش بصورت:

$X_1$	$X_2$	$X_3$	$Z_1$
0	1	0	1
0	1	1	0
0	0	1	1
1	0	1	0
1	1	X	1

درمی آید. اگرچه مقدار  $X_3=X$  تأثیری در آشکار سازی اشکال  $C_9/0$  ندارد اما انتخاب هر یک از مقادیر  $X_3=0$  و  $X_3=1$  می تواند تأثیر بسزائی در قدرت آشکار سازی و یاریابی اشکال دیگر از لیست اشکالات داشته باشد. اگر چنانچه  $X_3=1$  انتخاب شود، این الگوی آزمایش قادر خواهد بود مجموعه چهار اشکال  $C_{13}/0$  و  $C_9/0$  و  $C_2/0$  و  $C_1/0$  را آشکار نماید. حال آنکه اگر مقدار  $X_3=0$  باشد پوشش اشکال این الگوی آزمایش به سه عدد یعنی  $C_{13}/0$  و  $C_9/0$  و  $C_2/0$  تقلیل پیدامی کند ( $C_1/0$  حذف شده است).

دلیل این اختلاف بعلاوه مسیره های حساس بوجود آمدن متوسط این دو الگوی آزمایش می باشد. بازاء الگوی  $X_3=1$  و  $X_2=1$  و  $X_1=1$  اثر اشکال  $C_1/0$  می تواند از دور و دروازه  $U_1$  و  $U_5$  عبور نموده ولی توسط دو مقدار  $C_2=C_6=1$  و  $C_3=1$  روی  $U_2$  و  $U_3$  متوقف شده و قابل کشف می باشد یعنی  $f(X) \oplus f_a(X)=1$  می گردد.

بعبارت دیگر  $0 \rightarrow C_{13}/1$  (مقدار  $C_{13}$  از مقدار حقیقی یک به مقدار غلط صفر تغییر داده شده است) اگر چنانچه  $X_3=0$  انتخاب شود، اثر این اشکال نه تنها پس از عبور از  $U_1$  باعث تغییر  $0 \rightarrow C_9/1$  می شود، بلکه با عبور از  $U_3$  (بعلاوه وجود  $X_3=0$ ) باعث تغییر  $0 \rightarrow C_{11}/1$  و سپس  $1 \rightarrow C_{12}/0$  گشته و نتیجتاً "مقدار خروجی  $Z_1$  بدون تغییر باقی می ماند" که در این حالت اثر اشکال  $C_1/0$  قابل کشف نمی باشد یعنی  $f(X) \oplus f_a(X)=0$  می گردد.

۲-۷-۴) روش های تک کاره - جهت توضیح به ضمیمه شماره چهار مراجعه فرمائید.  
 ۲-۸) مسائل موجود در تولید الگوهای آزمایش با استفاده از روش های توضیح داده شده

با توجه به توضیحات داده شده نکات قابل توجه در تعیین الگوهای آزمایش می تواند بصورت مختلف باشد که می توان راه حل های مناسبی جهت آن اتخاذ نمود.

- 1) CHANGE
- 2) NO CHANGE

۲-۸-۱ اثر اشکالات و تقارب مجدد<sup>۱</sup> مسیرهای حساس

همانطوریکه مشاهده نمودیم مسیر حساس در کشف اشکال  $C_1/0$  در شکل (۲-۲۲) عبارت از  $U_1$  و  $U_5$  بود. مقدار  $X_3=0$  در الگوی آزمایش  $X_2=1$  و  $X_1=1$  باعث ایجاد مسیر حساس دیگری از  $U_3$  و  $U_4$  و  $U_5$  می گردد که انتقال اثر اشکال از این مسیر می تواند اثر اشکال منتقل شده از مسیر اولی را خنثی نماید در این صورت گفته می شود تقارب دوباره منفی<sup>۲</sup> بوجود آمده است. راه حل، انتخاب مقدار ثابتی می باشد که بتواند در یک نقطه از مسیر حساس غیر اصلی، انتقال اثر اشکال را متوقف نماید که در این مثال مقدار مربوطه  $X_3=1$  می باشد. برای آشنائی بیشتر با اثر تقارب دوباره، شکلهای (۲-۲۴) را در نظر می گیریم. اشکال  $C_1/1$  در شکل (۲-۲۴ - الف) توسط الگوی آزمایش  $X_3=1$  و  $X_2=0$  و  $X_1=1$  از دو مسیر حساس  $U_1$  و  $U_3$  و همچنین  $U_2$  و  $U_3$  به خروجی  $Z_1$  منتقل می گردد اما با خاطر تقارب منفی، مقدار خروجی در زمان حضور این اشکال و عدم حضور آن برابر بوده و قابل کشف نمی باشد. اگر چنانچه  $X_3=0$  انتخاب شود، مسیر حساس  $U_2$  و  $U_3$  مسدود و مقدار خروجی با حضور اشکال متفاوت با مقدار خروجی بدون حضور اشکال می باشد. یعنی  $1 \rightarrow C_6/0$  می گردد.


در شکل (۲-۲۴ - ب) همانطوریکه دیده می شود علی رغم اینکه دو مسیر حساس  $U_1$  و  $U_3$  و همچنین  $U_2$  و  $U_3$  وجود دارد ولی بعلت وجود تغییرات برابر هم جهت<sup>۳</sup> (یا زوج و یا فرد)، اشکال قابل کشف نمی باشد. به این نوع تقارب، تقارب دوباره مثبت گفته می شود.

در بعضی از مدارات ترکیبی ممکن است ترکیب مدار طوری باشد که نتوان برای انتقال اثر اشکالات از یک مسیر حساس استفاده نمود بلکه لازم است بیش از یک مسیر احساس نمود. برای اطلاعات بیشتر به مرجع (۵) مراجعه شود.


۲-۸-۲ بوجود آوردن مقادیر اولی و لی در مدارات ترکیبی

در زمان تولید الگوهای آزمایش در مدارات ترکیبی، بعلت وجود مدارات فیدبک ممکن است نتوان با زاویه یک ورودی معین، مقدار خروجی را تعیین نمود. بعنوان مثال شکل (۲-۲۵) را در نظر می گیریم. با زاویه الگوی آزمایش  $X_1=X_2=1$  چون مقادیر  $C_2$  و  $C_3$  مشخص نمی باشند بنابراین برای ادامه آزمایش نمونها مقادیر خروجی معین نمی باشند بلکه اطلاعات مربوط به ورودی و خروجی های اصلی قطعات نیز نامشخص می باشد. برای حل این مسئله با استفاده از جدول واقعیت هادر شکل (۲-۲۵ - ب) برای چهار سطح لوزیکی یعنی  $\bar{X}$  و  $X$  و  $0$  و  $1$  و مرتبط با هر قطعه می توان مقادیر موجود روی

- 1) FAULT EFFECT RECONVERGENCE
- 2) NEGATIVE RECONVERGENT
- 3) SAME NUMBER OF POLARITY



شکل (۲-۲۴ الف) : مدار ترکیبی و تقاربی منفی



شکل (۲-۲۴ ب) : مدار ترکیبی و تقاربی مثبت

۱۲۰

هرگروه را بدست آورد.

اگر چنانچه بازی الگوی  $X_1 = X_2 = 1$  مقدار خروجی  $Z_1$  را که منشاء مدار فیدبک می باشد بصورت  $Z_1 = X$  بگیریم، مقدار  $C_3 = X$  و  $C_1 = C_2 = 1$  مقدار  $C_7 = \bar{X}$  و مقدار  $C_1 = C_5 = 1$  مقدار  $C_8 = 1$  را بوجود می آورد.

بازای  $\bar{X} = C_7$  و  $C_8 = 1$  مقدار  $X = C_{11} = C_{12}$  و بعلت آنکه  $C_6 = 1$  می باشد،  $C_{13} = C_{16} = X$  و همچنین چون  $C_9 = X$  و  $C_{11} = X$  می باشد، نتیجتاً  $C_{14} = \bar{X}$  می باشد. با توجه به اینکه  $C_{14} = \bar{X}$  و  $C_{16} = X$  مقدار  $Z_1 = C_{17} = 1$  می شود. حال با داشتن مقدار  $Z_1 = 1$  می توان خروجی  $Z_2$  را نیز بازی الگوی  $X_1 = X_2 = 1$  تعیین نمود.

### ۲.۸۳ مسائل مرتبط با تعیین مدل در روش ساختار یافته

با در نظر گرفتن اشکالات مدل ایستای، کلیه اشکالات از این نوع در مدار شکل (۲.۲۶) توسط

چهار الگوی آزمایش:

$X_1$	$X_2$	$X_3$	$X_4$	$Z_1$
0	1	1	0	0
1	0	0	1	0
0	1	1	1	1
1	1	1	0	1


قابل پوشش می باشد. حال آنکه در صورت بروز اشکالی از نوع پل سازه و بعنوان مثال روی دوار تیپ  $C_2$  و  $C_3$  این الگوها نمی توانند کار ساز باشند. علت این امر این است که مقادیر  $X_2$  و  $X_3$  در کلیه قدم های آزمایش یکسان بوده و نظریه این که برای آزمایش و آشکار سازی این نوع اشکال لزوماً "باید لوژیک  $C_2$  مخالف  $C_3$  انتخاب شود، باید الگوهای آزمایش دیگری در نظر گرفته شود.

الگوهای آزمایش:

$X_1$	$X_2$	$X_3$	$X_4$	$Z_1$
0	1	0	1	0
1	0	1	0	0
0	1	1	1	1
1	1	1	0	0

می تواند در محل این مسئله باشد. بنابراین جهت پوشش کامل اشکالات ممکن باید امکان اتفاق کلیه

اشکالات ممکن و مدل سازی آنها را در نظر گرفت.




(الف)

	1	0	X	$\bar{X}$
1	0	1	$\bar{X}$	X
0	1	1	1	1
X	$\bar{X}$	1	$\bar{X}$	1
$\bar{X}$	X	1	1	X

(ب)

شکل (۲-۲۵) : بوجود آوردن مقادیر اولیه جدول واقعیت برای يك مدار ترکیبی



شکل (۲-۲۴) : اشکال پل ساز مدريك مدار ترکیبی

(۲-۹) تعیین الگوهای آزمایش به روش - د

باتوجه به تعاریف و مشکلات و مسائل موجود در تولید الگوهای آزمایش به روش ساختار یافته اکنون می توان استفاده از روش - د را که توسط شرکت IBM ارائه (مرجع ۲ و ۹) و سپس کاربرد وسیعی در امر تولید الگوها پیدا نموده، توضیح دهیم .

روش - د عبارت است از انجام حساس کردن و عبور مقادیر بوجود آمده بصورت فرمول و یا به عبارات دیگر فرم ریاضی این روش . با انجام این عمل می توان با استفاده از کامپیوتر بر راحتی از این روش برای ایجاد آزمایش استفاده نمود .


روش - د بصورت اصلی دارای نقاط ضعف معینی می باشد و این نقاط ضعف در مورد مداراتی با داشتن حافظه<sup>۱</sup> و فیدبک های اصلی<sup>۲</sup> (پیچیده) می باشد و همچنین در مورد مدارات خیلی پیچیده شامل مدارات مجتمع بزرگ و خیلی بزرگ<sup>۳</sup> دارای کارآئی خوبی نمی باشد . ولی با وجود این ضعف ها روش - د از کارآئی خوبی در مورد مداراتی که دارای همگرایی و یا انشعاب هستند، برخوردار می باشد .

بعنوان مثال می توان خطاهائی را که از یک نقطه منشعب ویر از عبور از مسیرهای متفاوت دوباره در یک نقطه جمع می شوند نام برد . بنابراین روش - د قادر خواهد بود تا کلیه مسائل موجود همانند تقارینهای مختلف را مورد بررسی قرار داده و مسیر حساس مناسبی بوجود آورد . هر چند می توان با وجود آوردن روشهای تکمیلی به روش - د ، قادر بود حتی برای مداراتی با فیدبک پیچیده نیز آزمایش بوجود آورد . همچنین روش - د قادر خواهد بود تا برای مدل های مختلف بکار گرفته شود .  
برای شرح روش - د لازم است به بعضی تعاریف مفید زیر توجه شود .

(۲-۹-۱) پوشش ویژه<sup>۴</sup>

پوشش ویژه عبارتست از جدولی که می تواند عمل کامل یک قطعه و یا مدار در زمانی که هیچگونه اشکالی در مدار یا قطعه نمی باشد را نشان دهد . پوشش ویژه از جدول واقعیت های قطعه یا مدار استنتاج می شود و فرم فشرده ایست که عملکرد قطعه سالم را نشان می دهد . بعنوان مثال اگر چنانچه دروازه نقیض " و " در شکل (۲-۲۷ - الف) را در نظر بگیریم ، جدول واقعیت های آن در شکل (۲-۲۷ - ب) و یا جدول کارنو در شکل (۲-۲۷ - پ) نشان می دهد مقادیر خروجی (تابع) ا ب ا ز ، چه مقادیری از متغیرها (ورودی ها) دارای

- 1) STORED STATE DEVICE
- 2) GLOBAL FEED-BACK
- 3) LSI & VLSI BASE
- 4) SINGULAR COVER



(الف)

	C1	C2	C3	
a	0	0	1	ON ARRAY
b	0	1	1	
c	1	0	1	
d	1	1	0	OFF ARRAY

(ب)

	C1	0	1
0	1	1	
1	1	0	

(پ)

شکل (۲-۲۷) : جدول واقعیت ها و جدول کارنو برای دروازه نقیض " و "

مقدار (خروجی و باحالت) یک و یا صفر بدین ترتیب :

$$\bar{C}_1 \longrightarrow C_3 = 1$$

$$\bar{C}_2 \longrightarrow C_3 = 1$$

$$C_1 \text{ AND } C_2 \longrightarrow C_3 = 0$$

میباشد. بنابراین پوشش ویژه با توجه به مقادیر با لا عبارت است از :

	$C_1$	$C_2$	$C_3$	
ON ARRAY	0	X	1	مدل عمده $C_3$
	X	0	1	
OFF ARRAY	1	1	0	مدل عمده $\bar{C}_3$

بنابراین در زمانیکه قطعه دارای خرابی نباشد خروجی  $C_3$  بازا، مقادیر با لا مطابق جدول فوق خواهد بود. هر یک از سطوح جدول فوق را یک مدل عمده می نامند (مرجع ۹).

هر یک از مدل های عمده که دارای  $n$  بیت باشند بنام مکعب نامیده می شوند (توجه شود که لغت مکعب بدلیل این واقعیت است که هر تابع  $n$  متغیری بولین می تواند به یک فضای  $n$  بعدی نسبت داده شده و بر یکی از رئوس این مکعب واحد منطبق شود). بطور کلی هر مکعب عبارتست از یک مجموعه بیت های مرتب شده که :

الف) موقعیت هر بیت، مشخصه موقعیتی مخصوص در داخل مدار می باشد (یک ورودی و یا یک خروجی مشخص و یا یک ارتباط داخلی مدار و غیره).

ب) مقدار هر بیت حالت آن موقعیت از مدار را مشخص می کند.

بنابراین در مثال قبلی پوشش ویژه دارای سه مکعب ویژه  $A$  می باشد و موقعیت هر یک بترتیب از سمت چپ با مقادیر  $C_1$  و  $C_2$  و  $C_3$  مشخص می شود. مقادیر بیت های هر مکعب برابر 0، 1 یا X می باشد.

### ۲-۹-۲ مکعب - د

بطور کلی اساس یک مکعب - د برای یک قطعه یا مدار لوژیکی عبارتست از یک مکعب بطوریکه قادر

- 1) PRIME IMPLICANT
- 2) SINGULAR CUBE
- 3) D - CUBE



باشندشان دهد کدام يك و یا مجموعه‌ای از ورودی‌ها هستند که مقادیر مفروضه آنها، مقادیر خروجیها را کنترل می نمایند.

با توجه به جدول واقعیت‌های توان با در نظر گرفتن دودوی مکعب‌ها، آن دو مکعبی را که مدارای خروجی متفاوت می باشند بررسی نمود (باید توجه شود که تغییر خروجی به ازاء تغییر ورودی انجام می گردد).

بعنوان مثال جدول واقعیت‌ها در شکل (۲-۲۷) ب) ارامی توان در نظر گرفت. همانطوریکه مشاهده می شود در مکعب C و d تنها در روی ورودی  $C_2$  مقادیر مختلفی وجود دارد و با این تغییر، مقادیر خروجی روی  $C_3$  نیز تغییر می کند. بنابراین با ثابت نگه داشتن  $C_1$  در لوژیک يك می توان مقادیر خروجی  $C_3$  را با تغییر مقادیر  $C_2$  کنترل نمود و با تغییر دیگر با ثابت نگه داشتن  $C_1$  در لوژیک يك، مسیر حساسی از  $C_2$  به  $C_3$  بوجود می آید که قادر خواهد بود اثر هر نوع اشکال رسیده از مدار قبلی را از این طریق عبور دهد و این تعریف منجر به تعریف مکعب - د می گردد.

با انتخاب يك سمبل که نشانگر حالت حساسیت يك نقطه باشد که در اینجا تغییر صفر به يك (0 → 1) بعنوان D و تغییر يك به صفر (1 → 0) بعنوان  $\bar{D}$  از يك مکعب به مکعب دیگر می باشد، مکعب جدیدی بصورت  $\bar{D}_3 D_2 D_1$  برای شکل (۲-۲۷) ب) بدست می آید (توجه شود می توان فرض را بر تغییر (0 → 1) معادل D و تغییر (1 → 0) معادل  $\bar{D}$  قرارداد و در این صورت مکعب - د بصورت  $D_3 \bar{D}_2 D_1$  درمی آید).

در نتیجه این عمل با ادغام دو مکعب، يك مکعب بوجود آورده ایم که بنام مکعب - د انتشار نامیده می شود. عمل ادغام می تواند بصورت زیر در قالب فرمول در آورده شود.

اگر  $\alpha$  و  $\beta$  دو مکعب n بیتی (دو بردار در فضای n بعدی) باشند بترتیبی که:

$$\alpha = (\alpha_1, \alpha_2, \dots, \alpha_i, \dots, \alpha_n)$$

$$\beta = (\beta_1, \beta_2, \dots, \beta_i, \dots, \beta_n)$$

$$\alpha_i, \beta_i = 0, 1 \quad \forall i$$

تقاطع و یا وجه اشتراك<sup>۲</sup> این دو مکعب، تشکیل مکعب - د انتشار ارامی دهد بشرطی که:

- الف) حداقل یکی از خروجی‌ها در a با یکی از خروجی‌های هم شماره‌اش تفاوت داشته باشد.
- ب) قواعد وجه اشتراك صفحه بعدی کار گرفته شده باشند.

1) PROPAGATION D - CUBE

2) INTERSECTION

$$\alpha_i \cap \beta_i = \begin{cases} \alpha_i & \text{اگر } \alpha_i = \beta_i \\ D & \text{اگر } \alpha_i = 0 \text{ و } \beta_i = 1 \\ \bar{D} & \text{اگر } \alpha_i = 1 \text{ و } \beta_i = 0 \end{cases}$$

بعنوان مثال تقاطع مکعب های شکل ( ۲-۲۷ ب ) بترتیب زیر می باشد.

$$\begin{aligned} a \cap d &= D_1 \quad D_2 \quad \bar{D}_3 \\ b \cap d &= D_1 \quad 1_2 \quad \bar{D}_3 \\ c \cap d &= 1_1 \quad D_2 \quad \bar{D}_3 \\ d \cap a &= \bar{D}_1 \quad \bar{D}_2 \quad D_3 \\ d \cap b &= \bar{D}_1 \quad 1_2 \quad D_3 \\ d \cap c &= 1_1 \quad \bar{D}_2 \quad D_3 \end{aligned}$$

مفهوم  $a \cap d$  این است که اگر چنانچه ورودی  $C_1$  مقدارش از صفر بیک ورودی  $C_2$  نیز مقدارش از صفر بیک تغییر نماید، خروجی مقدارش از یک به صفر تغییر می نماید و همچنین تقاطع  $c \cap d$  نشان می دهد که اگر ورودی  $C_1$  را در لوژیک یک ثابت نگهداریم، با تغییر ورودی  $C_2$  از صفر بیک، خروجی از یک به صفر تغییر می یابد. همچنین تقاطع  $D_1 D_2 \bar{D}_3$  نشانگر تغییر دو ورودی و همزمان تغییر خروجی می باشد که مرتبط با انتشار اثر اشکال از دو جهت و نتیجتاً "تقارب مجدد مثبت می باشد".

### ۲-۹۳ مکعب - د غیر قابل انتشار<sup>۱</sup>

این مکعب شرایطی را نشان می دهد که تحت این شرایط علی رغم تغییرات روی یک یا چند ورودی، تغییر در خروجی داده نمی شود و یا در این حالت می تواند یک مسیر حساس شده را بلوکه نماید. بنابراین با این تعریف، برای بدست آوردن مکعب های - د غیر قابل انتشار باید دو مکعب هائی را در نظر گرفت که دارای خروجی یکسان می باشند. بعنوان مثال مکعب های - د غیر قابل انتشار شکل ( ۲-۲۷ ب ) بصورت زیر تشکیل می شوند.

$$\begin{aligned} a \cap b &= 0_1 \quad D_2 \quad 1_3 \\ a \cap c &= D_1 \quad 0_2 \quad 1_3 \end{aligned}$$

1) NON - PROPAGATING D - CUBE

$$\begin{array}{l} b \cap c = D_1 \quad \bar{D}_2 \quad 1_3 \\ c \cap b = \bar{D}_1 \quad D_2 \quad 1_3 \\ c \cap a = \bar{D}_1 \quad 0_2 \quad 1_3 \\ b \cap a = 0_1 \quad \bar{D}_2 \quad 1_3 \end{array}$$

مکعب  $D_1 \bar{D}_2 1_3$  نشان دهنده وجود تقارب مجدد منفی در مورد انتشار یک اشکال از دو میروبیانتشار اشکال چندتایی و رسیدن در ورودی های قبلی به این نقطه می باشد (توجه شود مکعب های - د تاکنون از تقاطع دو مکعب مربوط به قطعه سالم بدست می آید و بنابراین مرتب با خواص انتشار اثر اشکال می باشد).

#### ۲-۹۴) مکعب - د اشکال ۱

این نوع مکعب نشان دهنده اختلاف عملکرد یک مدار و یا قطعه در زمان سالم بودن و خراب بودن می باشد و یا به عبارت دیگر این مکعب حاوی اطلاعات موجود در مورد اشکال در روی قطعه می باشد بنابراین برای تشکیل مکعب - د اشکال از سطرهای جدول واقعیت ها (که عملکرد سالم و ناسالم مدار را نشان می دهد) استفاده می کنیم.

با بررسی جدول واقعیت های قطعه سالم و غیر سالم، دو سطر معادلی که خروجی آنها بازا، ورودی - یکسان، متفاوت می باشد را در نظر گرفته و پس از تقاطع دو مکعب، مکعب اشکال بوجود می آید (توجه شود مکعب انتشار، عامل انتشار اشکال و مکعب اشکال، عامل بوجود آمدن اشکال می باشد).

مثالهای زیر می تواند بوجود آمدن مکعب های - د اشکال را در مورد مداراتی با مدل اشکالات متفاوت نشان دهد. جدول بعد نشان دهنده مقادیر ورودی برای یک دروازه منقیز " و " می باشد که در دستورات  $C_3^*$  و  $C_3$  بترتیب مقادیر صحیح خروجی و مقادیر مرتبط با اشکال نشان داده شده است.

با در نظر گرفتن اشکال  $s-a-1$  در روی  $C_2$ ، الگوی آزمایش برای پوشش این اشکال  $C_2=0$  و  $C_1=1$  بوده و مقدار خروجی بازا، این ورودی در مدار سالم برابر یک و برای مدار ناسالم یعنی  $s-a-1$  و  $C_2$  برابر صفر می باشد. بنابراین با توجه به این مطلب که در سطر سوم جدول نشان داده شده است، مکعب - د اشکال برابر  $(1_1 0_2 0_3)$  می باشد.

باید توجه شود که تعریف سمبل  $D$  در مکعب - د اشکال بدین ترتیب است که اگر مقدار صحیح  $D(\bar{D})=1(0)$  باشد، برای خود اشکال برابر  $D(\bar{D})=0(1)$  می باشد.

$C_1$	$C_2$	$C_3$ (FAULT FREE)	$C_3^*$ (FAULTY)
0	0	1	1
0	1	1	1
1	0	1	0
1	1	0	0



اگر چنانچه نوع اشکال دارای مدل ایستائی نبوده و دارای مدل پل ساز باشد، تعریف مکعب - د بصورت قبلی می باشد. بعنوان مثال با توجه به شکل ( ۲-۲۸ - ب ) مشاهده می گردد که دو ارتباط شکل ( ۲-۲۸ - الف ) بیکدیگر اتصال نموده و اشکال "واتصالی" بوجود آورده اند.

جدول زیر بترتیب مقادیر ورودی و خروجی را برای قطع نمودن اشکال و با اشکال نشان می دهد با توجه به سطر دوم و سوم مکعب های - د اشکال برای آن بصورت  $(D_4 \ 0_1 \ 1_2 \ 0_3 \ D_4)$  و  $(D_3 \ 0_4)$  می باشد.



$C_1$	$C_2$	$C_1^*$	$C_2^*$
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	1

$C_1$	$C_2$	$C_1^*$	$C_2^*$
0	0	0	0
0	1	0	0
1	0	0	0
1	1	1	1

به همین ترتیب برای اشکال "بیای اتصالی" و بر اساس شکل های ( ۲-۲۹ - الف ) و ( ۲-۲۹ - ب ) و همچنین جدول صفحه بعد، مکعب های - د اشکال برابر با  $(D_4 \ 0_1 \ 1_2 \ 1_3 \ D_4)$  و  $(D_4 \ 0_1 \ 0_2 \ 1_3 \ D_4)$  می باشد.



شکل (۲-۲۸): اشکال پل سازمانوع " و " اتصالی



شکل (۲-۲۹): اشکال پل سازمانوع " یا " اتصالی

$C_1$	$C_2$	$C_3$	$C_4$ (FAULT FREE)	$C_4^*$ (FAUL TY)
0	0	0	1	1
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	1	1
1	0	1	1	0
1	1	0	1	1
1	1	1	0	0

باتوجه به تعاریف و مثالهای فوق می توان يك استنتاج کامل برای کاربرد روش - د بصورت فرمول بیان نمود. بنابراین روش - د را می توان دارای سه مرحله دانست :

### مرحله اول

در نظر گرفتن يك اشکال ممکن در مدار و تعریف مکعب - د اشکال برای این اشکال .

### مرحله دوم

انتخاب يك مسیر مناسب و برپا نمودن امکان انتشار و اثر این اشکال به خروجی قابل رویت ۰ این مرحله رانش - د<sup>۱</sup> نامیده می شود .

### مرحله سوم

تأیید پایداری یا ثبوت قطعیت مقادیر ورودی .

برای انجام سه مرحله فوق ، مدار شکل ( ۲-۳۰ ) را در نظر بگیرید . اگر اشکال بصورت  $s-a-0$  و  $C_1$  باشد ، ابتدا برای پوشاندن اشکال<sup>۲</sup> و یا عبارتی فعال کردن آن از مکعب - د اشکال برای دروازه  $U_1$  بدون در نظر گرفتن دروازه  $U_2$  استفاده می کنیم یعنی مکعب - د اشکال بصورت صفحه بدمی باشد :

1) D - DRIVE

2) FAULT COVERING

$C_1$	$C_2$	$C_3$	$C_4$	$C_5$
1	1	X	$\bar{D}$	X

حال برای انتشار این اشکال بمنطقه قابل رویت در نقطه  $C_5$ ، از مکعب انتشار مربوط به دروازه  $U_2$  استفاده می کنیم. می دانیم مکعب های - د انتشار این قطع بصورت :

$C_1$	$C_2$	$C_3$	$C_4$	$C_5$
X	X	D	1	$\bar{D}$
X	X	1	D	$\bar{D}$
X	X	$\bar{D}$	1	D
X	X	1	$\bar{D}$	D
X	X	D	D	$\bar{D}$
X	X	$\bar{D}$	$\bar{D}$	D

و چون مکعب اشکال  $C_1/1$  با سطر چهارم قابل تقاطع بوده، بنابراین مکعب - د حاصل بصورت  $(1_1, 1_2, 1_3, \bar{D}_4, D_5)$  بدست می آید که مقدار  $C_3=1$  می تواند ثبوت آزمایش را تأیید نماید. باید توجه کرد برای بدست آوردن مکعب آزمایش فوق از تقاطع مکعب های - د استفاده گردید. بطور کلی تقاطع مکعب های - د بر اساس روش زیر بدست می آید. اگر چنانچه  $\alpha$  و  $\beta$  دو مکعب - د بصورت زیر باشند:

$$\alpha = (\alpha_1, \alpha_2, \dots, \alpha_i, \dots, \alpha_n)$$

$$\beta = (\beta_1, \beta_2, \dots, \beta_i, \dots, \beta_n)$$

بطوریکه برای همه مقادیر  $i$ ، مقادیر  $\alpha_i, \beta_i = 0, 1, X, D, \bar{D}$  در نظر گرفته شود، تقاطع دو مکعب  $\alpha$  و  $\beta$  برابر است با:

$$\alpha \cap \beta = (\alpha_1 \cap \beta_1), (\alpha_2 \cap \beta_2), \dots, (\alpha_i \cap \beta_i), \dots, (\alpha_n \cap \beta_n)$$

و مقادیر هر پیرامتر با شرایط زیر مشخص می شود:

$$\alpha_i \cap \beta_i = \begin{cases} \alpha_i & \text{اگر } \alpha_i = \beta_i \\ \alpha_i(\beta_i) & \text{اگر } \beta_i(\alpha_i) = X \\ \emptyset & \text{در غیر این صورت} \end{cases}$$

کلیفنتایح می تواند بر اساس جدول صفحه بعد نشان داده شود:

$\alpha_i \backslash \beta_j$	0	1	X	D	$\bar{D}$
0	0	$\emptyset$	0	$\emptyset$	$\emptyset$
1	$\emptyset$	1	1	$\emptyset$	$\emptyset$
X	0	1	X	D	$\bar{D}$
D	$\emptyset$	$\emptyset$	D	D	$\emptyset$
$\bar{D}$	$\emptyset$	$\emptyset$	$\bar{D}$	$\emptyset$	$\bar{D}$

باتوجه جدول فوق اکنون می توان با استفاده از شکل ( ۲-۳۱ ) آکاربرد روش - د رابطه کامل آزمایش نمود و بنا بر این نهایتاً "مکعب هائی بدست می آوریم که اطلاعات لازم را برای تولید برنامه آزمایش بوجود آورد. این مکعب ها مرتبط با هر یک از اشکالات ممکن در لیست اشکالات می باشد. برای تعیین یکی از مکعب های لازم و با در نظر گرفتن اشکال s-a-1 و  $C_1$  مراحل لازم را برترتیب زیر انجام می دهیم .


برای بدست آوردن مکعب - د اشکال برای اشکال مذکور، مقدار  $C_1=0$  منظور شده و با توجه به اینکه این اشکال از یک مدار دارای انشعاب منتشر می شود، مکعب - د اشکال بصورت  $(0_1 \bar{D}_4 \bar{D}_6 \bar{D}_8)$   $tc_0$  می باشد.  $tc_0$  را مکعب آزمایش<sup>۱</sup> می نامیم .

در ارتباط با مکعب آزمایش، تعدادی از دروازه ها وجود دارند که حداقل دارای یک ورودی می باشند که با D ویا  $\bar{D}$  تعریف شده ولی خروجی آنها هنوز معین نگردیده و این بعلت این است که هنوز مکعب - د انتشار برای آنان مورد بررسی واقع نشده است . لیست چنین دروازه هائی بنام د - مرزی<sup>۲</sup> نامیده میشود . د - مرزی در این حالت بصورت  $Df_0 = (U_1, U_2, U_3)$  می باشد .


حال برای انتشار این خطا در ارتباط با مکعب آزمایش  $tc_0$ ، این مکعب را با هر کدام از مکعبهای انتشار دروازه های موجود در  $Df_0$  متقاطع می سازیم . اگر چنانچه عمل تقاطع در هر مرحله با موفقیت انجام شود، مکعب آزمایش مورد نظر بدست می آید و در غیر این صورت مجموعه بدست آمده بصورت مجموعه تهی  $\emptyset$  می باشد که مشخصه آن بدین صورت است که در طول مسیر انتخاب شده هیچگونه آزمایش (ورودی مناسب) وجود ندارد .

- 1) TEST CUBE
- 2) D - FRONTIER





شکل (۲-۳۰): مدار مربوط به کاربرد در روش - د



شکل (۲-۳۱): مدار ترکیبی برای کاربرد در روش - د

برای  $U_1$  با توجه به جدول مکعب های انتشار دروازه، مکعب  $(\bar{D}_4 \ 1_5 \ \bar{D}_9)$ ، مکعب انتشار مورد نظری باشد (انتخاب این مکعب بدلیل وجود  $\bar{D}_4$  در مکعب  $tc_0$  می باشد) با تقاطع این مکعب و  $tc_0$  با توجه به این که مقیسه ورودیها  $X$  می باشند برترتیب:

$$\begin{aligned} \text{GATE } U_1 \quad tc_1 &= tc_0 \cap (\bar{D}_4 \ 1_5 \ \bar{D}_9) \\ tc_1 &= (0_1 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ \bar{D}_8 \ \bar{D}_9) \\ Df_1 &= (U_2, U_3, U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_2 \quad tc_2 &= tc_1 \cap (\bar{D}_6 \ 0_7 \ \bar{D}_{10}) \\ tc_2 &= (0_1 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10}) \\ Df_2 &= (U_3, U_4, U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_3 \quad tc_3 &= tc_2 \cap (0_3 \ \bar{D}_8 \ \bar{D}_{11}) \\ tc_3 &= (0_1 \ 0_3 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10} \ \bar{D}_{11}) \\ Df_3 &= (U_4(2), U_5) \end{aligned}$$

توجه شود مقدار  $U_4(2)$  درد - مرزی باین مفهوم است که عمل انتشار - دبطرف  $U_4$  از دو ورودی - مختلف آن انجام شده که اصطلاحاً "د - متقارب" گفته می شود و بنا بر این در مکعب های انتشار چنانچه ورودی برای دروازه  $U_4$  استفاده شده است.

$$\begin{aligned} \text{GATE } U_4 \quad tc_4 &= tc_3 \cap (\bar{D}_{10} \ \bar{D}_{11} \ 0_{12}) \\ tc_4 &= (0_1 \ 0_3 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10} \ \bar{D}_{11} \ 0_{12}) \\ Df_4 &= (U_5(2)) \end{aligned}$$

باید توجه شود چون عمل تقاطع با موفقیت انجام شد، در اینجا تقارب دوباره مثبت وجود داشته است.

$$\begin{aligned} \text{GATE } U_5 \quad tc_5 &= tc_4 \cap (\bar{D}_9 \ D_{12} \ ?) \\ tc_5 &= tc_4 \cap (D_9 \ D_{12} \ D_{13}) = \emptyset \\ tc_5 &= tc_4 \cap (\bar{D}_9 \ \bar{D}_{12} \ \bar{D}_{13}) = \emptyset \end{aligned}$$

توجه می شود که عدم توانایی انتشار D خروجی دروازه U<sub>5</sub> به علت وجود تقارب منفی موجود می باشد. به علت اینکه وجود D<sub>9</sub> و D<sub>12</sub> در روی دو ورودی هیچگونه تغییری را در خروجی بوجود نمی آورد بنابراین انتشار اثر همزمان در روی تمام مسیرها امکان پذیر نمی باشد. مورد دیگری این است که tc<sub>4</sub> قابلیت تقاطع با مکعب - د غیر انتشار را دارا می باشد که این خود دلیل تقارب منفی می باشد. بنابراین:

$$\begin{aligned} tc_5 &= tc_4 \cap (\bar{D}_9 \ D_{12} \ 1_{13}) \\ tc_5 &= (0_1 \ 0_3 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10} \ \bar{D}_{11} \ 0_{12} \ 1_{13}) \end{aligned}$$

عدم موفقیت در انتشار اشکال بصورت همزمان از کلیه مسیرهای ممکن، سبب می شود که انتشار اشکال را از تعداد کمتری از مسیرها ادامه دهیم و برای این منظور کافی است که در زمان انتشار، دروازه های یکسره در مسیر نیستند مسدود شوند.

برای انجام این منظور در زمان تقاطع مکعب آزمایش (برای گیت مسدود شده) باید از مکعب غیر قابل انتشار استفاده نمائیم. در این مورد اگر انتشار اشکال بخواید از طریق دروازه های U<sub>2</sub> و U<sub>3</sub> باشد و U<sub>1</sub> دروازه مسدود شوند در نظر گرفته شود، برای ایجاد آزمایش، مجدداً "tc<sub>0</sub> را در نظر می گیریم.

$$\begin{aligned} tc_0 &= (0_1 \ \bar{D}_4 \ \bar{D}_6 \ \bar{D}_8) \\ Df_0 &= (\bar{U}_1, U_2, U_3) \end{aligned}$$

توجه شود مقدار  $\bar{U}_1$  در د - مرزی نشان دهنده آن است که دروازه U<sub>1</sub> جزء مسیر حساب قرار نداشته و بنابراین برای این دروازه باید مکعب - د غیر قابل انتشار انتخاب شود.

$$\begin{aligned} \text{GATE } U_1 \quad tc_1 &= tc_0 \cap (\bar{D}_4 \ 0_5 \ 0_9) \\ tc_1 &= (0_1 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ \bar{D}_8 \ 0_9) \\ Df_1 &= (U_2, U_3) \end{aligned}$$

توجه شود علی رغم اینکه مقدار 0<sub>9</sub> روی U<sub>5</sub> وجود آمده است ولی چون تغییری در آن حاصل نشده

$$\begin{aligned} \text{GATE } U_5 \quad tc_5 &= tc_4 \cap (\bar{D}_9 D_{12} ?) \\ tc_5 &= tc_4 \cap (D_9 D_{12} D_{13}) = \emptyset \\ tc_5 &= tc_4 \cap (\bar{D}_9 \bar{D}_{12} \bar{D}_{13}) = \emptyset \end{aligned}$$

توجه می شود که عدم توانائی انتشار D بخروجی دروازه  $U_5$  بعلت وجود تقارب منفی موجود می باشد. بعلت اینکه وجود  $D_9$  و  $D_{12}$  در روی دورودی هیچگونه تغییری را در خروجی بوجود نمی آورد بنابراین انتشار اثر همزمان در روی تمام مسیرها امکان پذیر نمی باشد. مورد دیگری این است که  $tc_4$  قابلیت تقاطع با مکعب - د غیر انتشار را دارا می باشد که این خود دلیل تقارب منفی می باشد. بنابراین:

$$\begin{aligned} tc_5 &= tc_4 \cap (\bar{D}_9 D_{12} 1_{13}) \\ tc_5 &= (0_1 0_3 \bar{D}_4 1_5 \bar{D}_6 0_7 \bar{D}_8 \bar{D}_9 \bar{D}_{10} \bar{D}_{11} D_{12} 1_{13}) \end{aligned}$$

عدم موفقیت در انتشار اشکال بصورت همزمان از کلیه مسیرهای ممکن، سبب می شود که انتشار اشکال را از تعداد کمتری از مسیرها ادامه دهیم و برای این منظور کافی است که در زمان انتشار، دروازه های که در مسیر نیستند مسدود شوند.

برای انجام این منظور در زمان تقاطع مکعب آزمایش (برای گیت مسدودشونده) باید از مکعب غیر قابل انتشار استفاده نمائیم. در این مورد اگر انتشار اشکال بخواهد از طریق دروازه های  $U_2$  و  $U_3$  باشد و  $U_1$  دروازه مسدودشونده در نظر گرفته شود، برای ایجاد آزمایش، مجدداً "  $tc_0$  را در نظر می گیریم.

$$tc_0 = (0_1 \bar{D}_4 \bar{D}_6 \bar{D}_8)$$

$$Df_0 = (\bar{U}_1, U_2, U_3)$$

توجه شود مقدار  $\bar{U}_1$  در د - مرزی نشان دهنده آن است که دروازه  $U_1$  جزء مسیر حساس قرار نداشته و بنابراین برای این دروازه باید مکعب - د غیر قابل انتشار انتخاب شود.

$$\text{GATE } U_1 \quad tc_1 = tc_0 \cap (\bar{D}_4 0_5 0_9)$$

$$tc_1 = (0_1 \bar{D}_4 0_5 \bar{D}_6 \bar{D}_8 0_9)$$

$$Df_1 = (U_2, U_3)$$

توجه شود علی رغم اینکه مقدار  $0_9$  روی  $U_5$  بوجود آمده است ولی چون تغییری در آن حاصل نشده

(عدم وجود D ویا  $\bar{D}$ )، بنابراین در  $Df_1$  موردنظرمی باشد.

$$\begin{aligned} \text{GATE } U_2 \quad tc_2 &= tc_1 \cap (\bar{D}_6 \ 0_7 \ \bar{D}_{10}) \\ tc_2 &= (0_1 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10}) \\ Df_2 &= (U_3, U_4) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_3 \quad tc_3 &= tc_2 \cap (0_3 \ \bar{D}_8 \ \bar{D}_{11}) \\ tc_3 &= (0_1 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11}) \\ Df_3 &= (U_4(2), U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_4 \quad tc_4 &= tc_3 \cap (\bar{D}_{10} \ \bar{D}_{11} \ D_{12}) \\ tc_4 &= (0_1 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12}) \\ Df_4 &= (U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_5 \quad tc_5 &= tc_4 \cap (0_9 \ D_{12} \ D_{13}) \\ tc_5 &= (0_1 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12} \ D_{13}) \\ Df_5 &= \emptyset \end{aligned}$$

تا اینجاء عمل انجام رانش - د با موفقیت انجام گردیده است . مرحله نهای عبارتست از اثبات عدم تناقض در روی اتمالیک مدارای مقادیر ثابت صفرویک می باشند و یا عبارتی تأیید پایداری مقادیر ثابت در  $tc_5$  . بنابراین با توجه به مکعب آزمایش بدست آمده ، محورهای مدارای مقادیر ثابت می باشند عبارتند از :

$$FV = (9, 7, 5, 3, 1)$$

که بنام مجموعه مقادیر ثابت<sup>1</sup> نامیده می شود .

با در نظر گرفتن مکعب آزمایش بدست آمده بصورت :

$$tc_5 = (0_1 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12} \ D_{13})$$

1) FIXED VALUE

و مجموعه مقادیر ثابت بصورت :

$$fV_5 = ( 9 , 7 , 5 , 3 , 1 )$$

از اولین محور یعنی شماره ۹ شروع می‌کنیم چون محور شماره ۹ خروجی دروازه  $u_1$  بوده و دارای مقدار صفر می‌باشد ( $0_9$ )، بنابراین جهت اثبات پایداری این مقدار ثابت باید قادر باشیم، شرایط ورودی هائیکمتر  $tc_5$  برای این دروازه وجود دارند یعنی ( $\bar{D}_4 \ 0_5$ ) را با یکی از سطرهای پوشش ویژه متقاطع بنمائیم برای محور شماره ۹ چون ( $\bar{D}_4 \ 0_5 \ 0_9$ )، بنابراین :

$$tc_6 = tc_5 \cap ( X_4 \ 0_5 \ 0_9 )$$

$$\dot{tc}_6 = (0_1 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ 0_{12} \ 0_{13} )$$

$$fV_6 = ( 7 , 5 , 3 , 1 )$$

برای محور شماره ۷ چون ( $0_2 \ 0_7$ )، بنابراین :

$$tc_7 = tc_6 \cap ( 0_2 \ 0_7 )$$

$$tc_7 = (0_1 \ 0_2 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ 0_{12} \ 0_{13} )$$

$$fV_7 = ( 5 , 3 , 2 , 1 )$$

برای محور شماره ۵ چون ( $0_2 \ 0_5$ )، بنابراین :

$$tc_8 = tc_7 \cap ( 0_2 \ 0_5 )$$

$$tc_8 = (0_1 \ 0_2 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ 0_{12} \ 0_{13} )$$

$$fV_8 = ( 3 , 2 , 1 )$$

در این حالت چون مقادیر ثابت عبارتند از شماره‌های ورودیهای اصلی مدار، بنابراین قابل کنترل با آزماینده بوده می‌توان هر مقدار لازم که در این الگوریتم  $X_1 = X_2 = X_3 = 0$  می‌باشد را بوجود آورد.

اطلاعات موجود در  $tc_8$  عبارت از الگوهای آزمایش، اطلاعات گره‌ها (برای وجود اشکال و همچنین عدم وجود اشکال) و مقادیر خروجیها (برای وجود اشکال و همچنین عدم وجود اشکال) می‌باشد. این اطلاعات کاربرد جهت استفاده از کاوش بصورت کامپیوتری و همچنین ردیابی خطا بصورت اتوماتیک را دارا می‌باشد.

## 2-10) تولید آزمایش به روش مسیر بحرانی<sup>1</sup>

یکی دیگر از روش های تولید آزمایش مدارات ترکیبی، روش مسیر بحرانی می باشد. در این روش نیز شبیه روش LASAR<sup>2</sup> تولید آزمایش بصورت تصادفی<sup>3</sup> و مستقل از اشکال انجام می شود. بمیان دیگر آزمونی رامی یابیم که قادر باشد بیشترین تعداد اشکال را آشکار نماید. روش تولید آزمایش بصورت زیر می باشد:

الف) برای تولید آزمایش از هر خروجی مدار بطرف ورودی آن حرکت می نمائیم. ابتدایک خط خروجی را انتخاب و برای این خروجی لوژیک صفویا یک رادرنظرمی گیریم. بازایکی از این مقادیر، یک ورودی - زمانی بحرانی می باشد که تغییر در مقدار آن، منجر به تغییر لوژیک خروجی گردد. حال مقادیر ورودی دروازه های طبقه قبل را با توجه به مقدار بحرانی تعریف شده تعیین و این عمل را تا به ورودیهای اصلی مدار برسیم ادامه می دهیم. در این حال کلیه مقادیر ورودیهای اصلی بحرانی تعیین شده اند.

لازم بتذکر است که جهت هر انتخاب ممکن برای نقاط ورودیهای میانراهی در مدار، باید تمامی استلزامها<sup>4</sup> تا زمان تعیین کلیه مقادیر ورودیهای اصلی ادامه یابد. زمانی که استلزام برای خط بحرانی فوق انجام یافت، برای خطوط غیر بحرانی عمل توجیه خط<sup>5</sup> را انجام می دهیم بدین مفهوم که مقادیری به آنها اختصاص می دهیم که مغایر با لوژیک تعیین شده در مسیر خطوط بحرانی نباشد. چنانچه در حین تعیین مقادیر ورودیهای اصلی مدار جهت یک خروجی بحرانی به تناقض رسیده و نتوان مقادیر ورودی لازم را یافت، عقبگرد نموده و انتخاب ممکن دیگری رادرنظرمی گیریم.

ب) مراحل فوق الذکر را برای خروجی بحرانی بالوژیک یک تکرار می کنیم.

پ) مراحل الف) و ب) را جهت دیگر خروجیهای مدار انجام می دهیم.

برای مثال تعیین مقادیر بحرانی در یک دروازه منقیض " و " با دو ورودی  $X_1$  و  $X_2$  بدین صورت انجام می شود که ابتدا برای خروجی لوژیک یک در نظرمی گیریم. در این حالت ورودیهای آن بصورت  $X_1=0$  و  $X_2=1$  می تواند باشد. دیده می شود ورودی  $X_1$  بحرانی محسوب می شود زیرا با تغییر آن از لوژیک صفر به لوژیک یک، خروجی نیز تغییر وضعیت پیدا می کند.

با استدلال مشابه دیده میشود برای الگوی آزمایش  $X_1=1$  و  $X_2=0$  نیز  $X_2$  مقدار بحرانی محسوب میشود حال آنکه برای الگوی  $X_1=0$  و  $X_2=0$  هیچکدام بحرانی نمی باشند زیرا با تغییر

- 1) CRITICAL PATH TEST GENERATION
- 2) LOGIC AUTOMATED STIMULUS AND RESPONSE
- 3) RANDOM TEST GENERATION
- 4) IMPLICATION
- 5) LINE JUSTIFICATION

هريك، خروجی همچنان در لوژيك يك قرار گرفته و تغییر نمی کند.

بایررسی الگوی آزمایش  $X_1=1$  و  $X_2=1$  نتیجه می شود هر دو ورودی بحرانی بوده و با تغییر هريك از این دو، خروجی نیز تغییر می یابد.

حال اگر ورودیهای  $X_1$  و  $X_2$  خود از مدارات ترکیبی دیگر سرچشمه گیرند، باید مقادیر ورودی دروازه های موجود در آنها را چنان انتخاب و مسیرها را طی کنیم که حداکثر تعداد بحرانی را داشته باشیم. بعنوان مثال مدار شکل ( ۲-۳۲ ) را از نظری می گیریم.

در ابتدا برای سیگنال خروجی  $C_7$ ، لوژیک مفرد را در نظری می گیریم. ورودیهای دروازه  $U_3$  بدین شکل، بصورت  $C_6=1$  و  $C_5=0$  و یا  $C_6=0$  و  $C_5=1$  بدست می آید. جهت انتخاب اول برای مقدار بحرانی  $C_5=0$ ، ورودیهای دروازه  $U_1$  بصورت  $X_1=X_2=1$  بدست می آید که هر دو ورودی بحرانی محسوب می شوند. حال جهت داشتن مسیر حساس برای این مقادیر بایررسی  $C_6=1$ ، ورودیهای دروازه  $U_2$  بصورت  $X_3=X_4=0$  تعیین و نتیجتاً "اولین الگوی آزمایش بصورت ( 1 1 0 0 ) بدست می آید.


جهت انتخاب دوم برای مقدار بحرانی  $C_6=0$ ، ورودیهای دروازه  $U_2$  بصورت  $X_4=1$  و  $X_3=0$  و یا  $X_4=0$  و  $X_3=1$  تعیین می شود. بطریق مشابه جهت یافتن مسیر حساس و توجیه نمودن  $C_5=1$  لازم است که  $X_1=0$  یا  $X_2=0$  باشد. توجه می شود که در این حالت مقدار  $C_5=1$  مقداری بحرانی محسوب نمی شود.

حال مطابق الگوریتم ذکر شده، برای سیگنال خروجی  $C_7$ ، لوژیک يك را در نظری می گیریم بدین ترتیب ورودیهای دروازه  $U_3$  بصورت  $C_5=C_6=1$  بدست می آید که هر دو مقداری بحرانی هستند. مقدار بحرانی  $C_5=1$  جهت دروازه  $U_1$  مقادیر  $X_2=1$  و  $X_1=0$  و یا  $X_2=0$  و  $X_1=1$  و مقدار بحرانی  $C_6=1$  جهت دروازه  $U_2$  مقادیر  $X_3=X_4=0$  را نیازمند است. نتیجتاً "دومین و سومین الگوهای آزمایش بصورت ( 0 1 0 0 ) و ( 1 0 0 0 ) بدست می آید. بنا بر این مدار شکل ( ۲-۳۲ ) با سه مقدم  $A B \bar{C} \bar{D}$ ،  $\bar{A} B \bar{C} \bar{D}$  و  $A \bar{B} \bar{C} \bar{D}$  تحت آزمایش قرار گرفته و کلیه متك اشکالات ایستائی در آن آشکار پذیر است. همانگونه که ملاحظه شد در این روش جهت ردیابی هر مقدار بحرانی و انجام عمل توجیه خط، تنها باید يك مسیر حساس را در نظر بگیریم از این جهت ممکن است برای یافتن الگوهای آزمایش در مداراتی که نیاز به حساس نمودن مسیرهای چندگانه دارند، این الگوریتم از کارآئی بالائی برخوردار نباشد.

گاهی از اوقات نیز ممکن است در حین اجرای این روش، خطوط زیادی یافت شوند که دارای مقادیر بحرانی باشند. سیگنالهای تمامی این خطوط باید بنوبت پردازش شده و در صورت لزوم عمل عقبگرد انجام شود. بعبارت دیگر باید در صورت لزوم به متك تك خروجی های مدار، مقادیر بحرانی اختصاص یابد.



۶



شکل (۲-۳۲): مدار ترکیبی برای کاربرد روش مسیر بحرانی

۱۴۱

(۲-۱۱) روشهای جبری برای تعیین الگوهای آزمایش در مدارات ترکیبی (الف)

تولید الگوهای آزمایش با استفاده از این روش، بر اساس استفاده از تابع بولین واحد ترکیبی مورد آزمایش می باشد. بنابراین پایه اصل عبارت است از بدست آوردن دو تابع بولین که یکی نشانگر تابع در زمان صحیح بودن مدار و دیگری تابع مدار بازا، وجود اشکال در آن می باشد. بایدست آوردن دو تابع مذکور، نتیجه تفاضل بولین آن که جمع دو تابع بصورت EX-OR می باشد، می تواند الگوی آزمایشی برای اشکالات نوع ایستائی را بوجود آورد.

بنابراین اگر تابع یک مدار ترکیبی را در حالت بدون اشکال با  $f$  و در اثر بروز اشکال  $f_{\alpha}$  نشان بدهیم، باید برای کشف این اشکال، رفتار مدار در این دو حالت باید یکدیگر تفاوت داشته باشد یعنی در این حالت مقادیر  $f_{\alpha}$  یا  $f$  قادر به آشکار سازی اشکال  $\alpha$  می باشد.

از این مطلب میتوان چنین نتیجه گرفت که مجموعه الگوهای آزمایش  $T$  جهت آشکار سازی اشکال  $\alpha$  بصورت زیر بدست می آید:

$$T = f \cdot \bar{f}_{\alpha} + \bar{f} \cdot f_{\alpha}$$

$$T = f \oplus f_{\alpha}$$

بعنوان مثال مدار ترکیبی شکل (۲-۳۳) را در نظر بگیرید. در این مدار اشکال  $\alpha$  بصورت  $X/0$  تعریف شده است.

تابع مدار شکل (۲-۳۳) بصورت  $f = XY + ZW$  بوده و در اثر بروز اشکال  $\alpha$ ، تابع مدار بصورت  $f_{\alpha} = ZW$  تبدیل می شود. الگوهای آزمایش  $T$  جهت آشکار سازی اشکال فوق بترتیب زیر بدست می آید:

$$T = f \oplus f_{\alpha}$$

$$T = (XY + ZW) \oplus (ZW)$$

$$T = (\overline{XY + ZW}) \cdot (ZW) + (XY + ZW) \cdot (\overline{ZW})$$

$$T = \overline{XY} \cdot \overline{ZW} \cdot ZW + XYZ + XY\bar{W} + ZW\bar{Z} + ZW\bar{W}$$


$$T = XY\bar{Z} + XY\bar{W}$$

یعنی مجموعه تست  $T$  عبارت است از:


$$T = \{1101, 1100, 1110\}$$

مثال دیگر برای دروازه "و" در شکل (۲-۳۴ - الف) می باشد. در اثر بروز اشکال، این دروازه به


دروازه "یا" در شکل (۲-۳۴ - ب) تبدیل شده است.



شکل (۲-۳۳): مدار ترکیبی برای کاربرد روش تفاضلی بولین



شکل (۲-۳۴): تبدیل دروازه "و" و "و بعد دروازه" یا "در اثر اشکال



شکل (۲-۳۵): مدار ترکیبی

تابع مدار بدون اشکال  $f = X.Y$  و تابع مدار با اشکال  $f_{\alpha} = X+Y$  می باشد بنابراین برای بدست آوردن الگوهای آزمایش  $T$  داریم :

$$T = f \oplus f_{\alpha}$$

$$T = (XY) \oplus (X+Y)$$

$$T = (\overline{XY}) \cdot (X+Y) + (XY) \cdot (\overline{X+Y})$$

$$T = (\overline{X} + \overline{Y}) \cdot (X + Y) + XY \cdot \overline{X} \overline{Y}$$

$$T = X\overline{Y} + \overline{X}Y$$

یعنی مجموعه تست  $T$  عبارت است از :

$$T = \{ 01, 10 \}$$

محاسبات روابط بالا معمولاً با استفاده از قوانین جبر بول انجام می گردد. یک مدار ترکیبی که شامل  $n$  ورودی می باشد در نظر می گیریم اگر تابع این مدار با  $(X_1, X_2, \dots, X_n)$  بیان شود، باز اشکال  $\alpha$  بصورت  $X_i/0$ ، تابع سوچینگ اشکال مدار بصورت

$$f_{\alpha_i}(X_1, X_2, \dots, X_n) = f(X_1, X_2, \dots, X_{i-1}, 0, X_{i+1}, \dots, X_n)$$

درمی آید که آن را با  $f_i(0)$  نیز نشان می دهند. بطریق مشابه در اثر بروز اشکال  $X_i/1$  داریم:

$$f_{\alpha_i}(1) = f(X_1, X_2, \dots, X_{i-1}, 1, X_{i+1}, \dots, X_n)$$

مجموعه الگوهای آزمایش که اشکال  $\alpha$  را آشکار می نمایند، بطریق زیر بدست می آیند:

$$T = f(X) \oplus f_{\alpha}(X)$$

در رابطه فوق  $X$  مبین بردار  $(X_1, X_2, \dots, X_i, \dots, X_n)$  بوده و  $X_i$  مقدار لوزیکی

هریک از مسیرها را نشان می دهد. با توجه به بسط شانون بصورت زیر:

$$f(X_1, X_2, \dots, X_i, \dots, X_n) = X_i \cdot f(X_1, X_2, \dots, 1, \dots, X_n) + \overline{X}_i \cdot f(X_1, X_2, \dots, 0, \dots, X_n)$$

میتوان نوشت :

$$T = f(X) \cdot \overline{F}_{\alpha}(X) + \overline{F}(X) \cdot f_{\alpha}(X)$$

$$= f(X) \oplus f_{\alpha}(X)$$

$$= (X_i \cdot f_i(1) + \overline{X}_i \cdot f_i(0)) \oplus f_i(0)$$

$$\begin{aligned}
 &= (\bar{X}_i + \bar{F}_i(1)(X_i + \bar{F}_i(0)) f_i(0) + (X_i \cdot f_i(1) + \bar{X}_i \cdot f_i(0)) \bar{F}_i(0) \\
 &= (X_i \bar{F}_i(1) + \bar{X}_i \bar{F}_i(0) + \bar{F}_i(0) \bar{F}_i(1)) f_i(0) + X_i \bar{F}_i(0) f_i(1) \\
 &= X_i (\bar{F}_i(1) f_i(0) + \bar{F}_i(0) f_i(1)) \\
 &= X_i (f_i(1) \oplus f_i(0))
 \end{aligned}$$

عبارت داخل پرانتز یعنی  $f_i(1) \oplus f_i(0)$  را بصورت  $\frac{df}{dX_i}$  نمایش داده و اصطلاحاً "آن را رابطه تفاضلی بولین  $f$  نسبت به  $X_i$  می نامند."

بنابراین مجموعه الگوهای آزمایش برای اشکال  $X_i/0$  یکمک رابطه زیر:

$$T = X_i \cdot \frac{df}{dX_i}$$

و بطریق مشابه مجموعه الگوهای آزمایش جهت اشکال  $X_i/1$  از رابطه زیر بدست می آید:

$$T = \bar{X}_i \cdot \frac{df}{dX_i}$$

برای مثال، جهت مدار شکل (۲-۳۳) مجدداً "میتوان نوشت ( $\alpha : X / 0$ ) :

$$f = XY + ZW$$

$$f_X(0) = ZW \quad \& \quad f_X(1) = Y + ZW$$

$$\frac{df}{dX} = f_X(0) \oplus f_X(1)$$

$$= (ZW) \oplus (Y+ZW)$$

$$= (\bar{Z}\bar{W}) \cdot (Y+ZW) + (ZW) \cdot (Y+ZW)$$

$$= Y \cdot \bar{Z}\bar{W}$$

$$T = X \cdot \frac{df}{dX} = X \cdot Y \cdot \bar{Z}\bar{W} = XY(\bar{Z} + \bar{W})$$

$$T = XY\bar{Z} + XY\bar{W}$$

بنابراین مجموعه الگوی آزمایش زیر که در مثال قبلی بدست آمده بود نتیجه میشود:

$$T = \{ 1101, 1110, 1100 \}$$

1) BOOLEAN DIFFERENCE

۱۳۵

برای فهم بیشتر مطلب به مثال زیر در شکل ( ۲-۳۵ ) توجه نمائید.

تابع مدار فوق با رابطه  $f = (X_2 + X_3) X_1 + \bar{X}_1 X_4$  نشان داده می شود. برای بدست آوردن مجموعه الگوهای آزمایش جهت اشکال  $X_1/0$  می توان نوشت :

$$\begin{aligned} \frac{df}{dX_1} &= f_{X_1}(0) \oplus f_{X_1}(1) \\ &= f(0, X_2, X_3, X_4) \oplus f(1, X_2, X_3, X_4) \\ &= X_4 \oplus (X_2 + X_3) \\ &= X_2 \bar{X}_3 X_4 + X_2 \bar{X}_4 + X_3 \bar{X}_4 \\ T &= X_1 \cdot \frac{df}{dX_1} = X_1 \cdot (X_2 \bar{X}_3 X_4 + X_2 \bar{X}_4 + X_3 \bar{X}_4) \\ T &= X_1 \bar{X}_2 \bar{X}_3 X_4 + X_1 X_2 \bar{X}_4 + X_1 X_3 \bar{X}_4 \end{aligned}$$

بنابراین يك مجموعه دلخواه الگوی آزمایش بصورت :

$$T = \{ 1001, 11X0, 1X10 \}$$

می باشد. برای اشکال  $X_4/1$  می توان نوشت :

$$\begin{aligned} \frac{df}{dX_4} &= (X_1(X_2 + X_3)) \oplus (X_1(X_2 + X_3) + \bar{X}_1) \\ &= (X_1 X_2 + X_1 X_3) \oplus ((X_1 X_2 + X_1 X_3) + \bar{X}_1) \\ &= (X_1 X_2 + X_1 X_3) \bar{X}_1 = \bar{X}_1 \\ T &= X_4 \cdot \frac{df}{dX_4} = \bar{X}_4 \cdot \bar{X}_1 \quad T = \overline{X_1 + X_4} \end{aligned}$$

بنابراین مجموعه الگوی آزمایش برای  $X_4/1$  بصورت  $T = \{ 0XX0 \}$  می باشد.

برای مدارات بزرگ، استفاده از روابط جبر بولین جهت محاسبه  $\frac{df}{dX_i}$  امری دشوار می باشد. برای تسهیل در محاسبات روابط زیر برای مجموع یا حاصل ضرب دو تابع، مکمل آنها و دیگر روابط ممکن بکار می رود :

$$(1) \quad \frac{d\bar{f}(X)}{dX_i} = \frac{df(X)}{dX_i}$$

$$(2) \quad \frac{d[f(X) \cdot g(X)]}{dX_i} = f(X) \cdot \frac{dg(X)}{dX_i} \oplus g(X) \cdot \frac{df(X)}{dX_i} \oplus \frac{df(X)}{dX_i} \cdot \frac{dg(X)}{dX_i}$$

$$(3) \quad \frac{d[f(X) + g(X)]}{dx_i} = \bar{f}(X) \cdot \frac{dg(X)}{dx_i} \oplus \bar{g}(X) \cdot \frac{df(X)}{dx_i} \oplus \frac{df(X)}{dx_i} \cdot \frac{dg(X)}{dx_i}$$

$$(4) \quad \frac{d[f(X) \oplus g(X)]}{dx_i} = \frac{df(X)}{dx_i} \oplus \frac{dg(X)}{dx_i}$$

اگر یکی از توابع مثلاً  $g(X)$  مستقل از  $x_i$  باشد آنگاه  $\frac{dg(X)}{dx_i} = 0$  و روابط (2) و (3) بصورت زیر خلاصه می شوند:

$$(5) \quad \frac{d[f(X) \cdot g(X)]}{dx_i} = g(X) \cdot \frac{df(X)}{dx_i}$$

$$(6) \quad \frac{d[f(X) + g(X)]}{dx_i} = \bar{g}(X) \cdot \frac{df(X)}{dx_i}$$

روابط (5) و (6) بیانگر مجدد این مطلب می باشند که جهت حساس نمودن مسیر در یک دروازه "و"، ورودیهای دیگر باید دارای لوژیک یک و در یک دروازه "یا" دارای لوژیک صفر باشند. همچنین میتوان در یک مدار ترکیبی با تابع  $f(X)$ ، سیگنال میانراهی  $h$  را که بصورت تابع  $h(X)$  می باشد در نظر گرفت. در این صورت تابع  $f(X)$  بصورت  $f'(X, h)$  نیز قابل بیان است. مجموعه آزمایشاتی که برای آشکارسازی اشکال  $h/0$  بکار می رود توسط  $h(X) \cdot \frac{df'(X, h)}{dh}$  و مجموعه آزمایشاتی که برای آشکارسازی اشکال  $h/1$  بکار می رود بصورت  $\bar{h}(X) \cdot \frac{df'(X, h)}{dh}$  بیان می گردد. (مرجع ۹)

باتوجه به مدار ترکیبی شکل (۲-۳۵) برای اشکال  $h/0$  و با در نظر گرفتن  $h = X_2 + X_3$  داریم:

$$f = (X_2 + X_3) X_1 + \bar{X}_1 X_4 \quad \& \quad f' = h X_1 + \bar{X}_1 X_4$$

$$\begin{aligned} \frac{df'(X, h)}{dh} &= \frac{df'(X_1, X_4, h)}{dh} = f'(X_1, X_4, 0) \oplus f'(X_1, X_4, 1) \\ &= \bar{X}_1 X_4 \oplus (X_1 + \bar{X}_1 X_4) = X_1 \end{aligned}$$

$$T = h(X) \cdot \frac{df'(X, h)}{dh} = (X_2 + X_3) X_1$$

و برای اشکال  $h/1$  داریم:

$$T = \bar{h}(X) \cdot \frac{df'(X, h)}{dh} = (\bar{X}_2 + \bar{X}_3) X_1 = \bar{X}_2 \bar{X}_3 X_1$$

و همچنین در مدار شکل ( ۲-۳۶ ) کمندارای تابع  $G = g(X, Y)$  می باشد اگر بتوان  $G$  را بصورت

$G = g(f(X), Y)$  تعریف نمود بطوریکه  $X$  و  $Y$  دارای هیچ متغیر مشترکی نباشند آنگاه داریم :

$$\frac{dG}{dX_i} = \frac{dG}{df} \cdot \frac{df}{dX_i} \quad \text{رابطه (۱)}$$

مدار ترکیبی شکل ( ۲-۳۷ ) را در نظر بگیرید. در این مدار زنجیره‌ای داریم :

$$f = AB \quad \& \quad g = f + CD$$

$$\frac{dg}{df} = \overline{CD} = \overline{C} + \overline{D} \quad , \quad \frac{df}{dA} = B$$

$$\frac{dG}{dA} = \frac{dg}{df} \cdot \frac{df}{dA} = (\overline{C} + \overline{D}) \cdot B$$

مثال دیگری از مدارات زنجیره‌ای در شکل ( ۲-۳۸ ) نشان داده شده است .

برای این مدار می توان نوشت :

$$f = \overline{X + Y}$$

$$g = f(\overline{Z + W})$$

$$\frac{dg}{df} = g_f(0) \oplus g_f(1) = 0 \oplus (\overline{Z+W}) = \overline{Z+W} = \overline{Z} \overline{W}$$

$$\frac{df}{dX} = f_X(0) \oplus f_X(1) = \overline{Y} \oplus 0 = \overline{Y}$$

$$\frac{dG}{dX} = \frac{dg}{df} \cdot \frac{df}{dX} = \overline{Z} \overline{W} \overline{Y} \quad \frac{dG}{dX} = \overline{Y + Z + W}$$

دیده می شود با یکارگیری قواعد فوق ، محاسبه روابط تفاضلی بولین بمراتب ساده تر انجام میشود .

با تقسیم مدارات به مدارات کوچکتر و یکارگیری رابطه (۱) ، الگوهای آزمایش مدارات پیچیده تر نیز

قابل محاسبه هستند .


تعمیم بهتری از رابطه (۱) بدین نحو قابل انجام است که در یک مدار ترکیبی پیچیده کمندارای تابع

$F = f(g_1 \text{ و } g_2 \text{ و } \dots \text{ و } g_m)$  بوده و  $(X_1 \text{ و } X_2 \text{ و } \dots \text{ و } X_n)$   $g_i = g_j$  می تواند


نوشت  $(1 \leq i \leq m)$  :

$$\frac{dF}{dX_i} = \frac{dF}{dg_1} \cdot \frac{dg_1}{dX_i} \oplus \frac{dF}{dg_2} \cdot \frac{dg_2}{dX_i} \oplus \dots \oplus \frac{dF}{dg_m} \cdot \frac{dg_m}{dX_i} \oplus$$





شکل (۲-۳۶): مدار ترکیبی با تابع  $G = g(X, Y)$



شکل (۲-۳۷): یک مدار زنجیره‌ای ساده

$$\oplus \frac{d^2F}{dg_1 dg_2} \cdot \frac{dg_1}{dx_i} \cdot \frac{dg_2}{dx_i} \oplus \frac{d^2F}{dg_1 dg_3} \cdot \frac{dg_1}{dx_i} \cdot \frac{dg_3}{dx_i} \oplus \dots$$

$$\oplus \frac{d^m F}{dg_1 dg_2 \dots dg_m} \cdot \frac{dg_1}{dx_i} \cdot \frac{dg_2}{dx_i} \cdot \dots \cdot \frac{dg_m}{dx_i} \quad \text{رابطه (۲)}$$

در رابطه با لاداریم :

$$\frac{d^2F}{dg_i dg_j} = \frac{d}{dg_i} \left[ \frac{dF}{dg_j} \right]$$

$$\frac{d^i F}{dg_1 dg_2 \dots dg_i} = \frac{d}{dg_1} \left[ \frac{d^{i-1} F}{dg_2 dg_3 \dots dg_i} \right]$$

با در نظر گرفتن شکل (۲-۳۹) ، می خواهیم الگوهای آزمایش برای اشکال  $G_2/0$  بیابیم ابتدا

جهت محاسبه  $\frac{dF}{dG_2}$  از رابطه (۲) استفاده نموده و میتوان نوشت :

$$\frac{dF}{dG_2} = \frac{dF}{dG_5} \cdot \frac{dG_5}{dG_2} \oplus \frac{dF}{dG_6} \cdot \frac{dG_6}{dG_2} \oplus \frac{d^2F}{dG_5 dG_6} \cdot \frac{dG_5}{dG_2} \cdot \frac{dG_6}{dG_2}$$

رابطه (الف)

هریک از ترم های بولین با لا بصورت زیر قابل محاسبه می باشند .

$$G_5 = \overline{G_2 + A} \longrightarrow \frac{dG_5}{dG_2} = \overline{A} \oplus 0 = \overline{A}$$


$$G_6 = \overline{G_2 + D} \longrightarrow \frac{dG_6}{dG_2} = \overline{D} \oplus 0 = \overline{D}$$

$$F = \overline{G_4 + G_5 + G_6 + G_7}$$


$$\frac{d^2F}{dG_5 dG_6} = \frac{d}{dG_5} \left[ \frac{dF}{dG_6} \right] = \frac{d}{dG_5} \left[ \overline{G_4 + G_5 + G_7} \oplus 0 \right] = \frac{d}{dG_5} \left[ \overline{G_4 + G_5 + G_7} \right]$$

$$= \overline{G_4 + G_7} \oplus 0 = \overline{G_4 + G_7}$$

۲۸



شکل (۲.۲۸) : مدارزنجیرهای



شکل (۲.۲۹) : مدار ترکیبی مربوط به کاربرد تعمیم قضایای جبر بولین

۱۵۱

$$= (B + \bar{A} \bar{C}) (C + \bar{B} \bar{D}) = BC + \bar{A} \bar{B} \bar{C} \bar{D}$$

$$\frac{df}{dG_5} = \overline{G_4 + G_6 + G_7} \oplus 0 = \bar{G}_4 \cdot \bar{G}_6 \cdot \bar{G}_7$$

$$= (B + \bar{A} \bar{C}) (D + \bar{B} \bar{C} \quad C + \bar{B} \bar{D}) = B C D + \bar{A} \bar{B} \bar{C} \bar{D}$$

$$\frac{df}{dG_6} = \overline{G_4 + G_5 + G_7} \oplus 0 = \bar{G}_4 \cdot \bar{G}_5 \cdot \bar{G}_7$$

$$= (B + \bar{A} \bar{C}) (A + \bar{B} \bar{C} \quad C + \bar{B} \bar{D}) = A B C + \bar{A} \bar{B} \bar{C} \bar{D}$$

با جایگزینی روابط بدست آمده در رابطه الف داریم :

$$\frac{df}{dG_2} = \bar{A} \bar{D} \longrightarrow T = G_2 \frac{df}{dG_2} = \overline{B+C} \cdot \bar{A} \bar{D} \longrightarrow T = \bar{A} \bar{B} \bar{C} \bar{D}$$

همانگونه که ملاحظه میشود با استفاده از جبر بولین در تولید الگوهای آزمایش یک مدار میتوان کلیه آزمون هائی که مقادیر به آشکار سازی اشکال می باشند را بدست آورد اما از بزرگترین معایب این روش این است که تنها برای اشکالات نوع ایستائی قابل استفاده بوده و همچنین برای مدارات بزرگ و پیچیده ترکیبی، نیاز به زمان و حافظه زیاد را دارا می باشد.

روشهای جبری در تولید الگوهای آزمایش (تفاضل بولین) (ب)

تفاضل بولین بر اساس تفاضل عملکرد صحیح و عملکرد دارای اشکال واحد و یا به عبارت دیگر بر اساس تفاضل عبارت بول دو واحد می باشد. اگر عملکرد صحیح واحد با تابع

$$F(x) = F(x_1, x_2, \dots, x_i, \dots, x_n)$$

و تابع عملکرد غیر صحیح واحد به ازاء اشکال  $\alpha_i$

$$F_{\alpha_i}(x) = F(x_1, x_2, \dots, \bar{x}_i, \dots, x_n)$$

باشد تفاضل بول نسبت به  $x_i$  بنا به تعریف عبارت است از :

$$\frac{dF(x)}{dx_i} = F(x) \oplus F_{\alpha_i}(x) = F(x_1, x_2, \dots, \bar{x}_i, \dots, x_n)$$

$$F(x) \neq F_{\alpha_i}(x) \quad \text{بنابراین اگر}$$

$$\frac{dF(x)}{dx_i} = 1 \quad \text{خواهد بود.} \quad \text{باشد}$$

$$F(x) = F_{\alpha_i}(x) \quad \text{باشد} \quad \text{و اگر چنانچه}$$

$$\frac{dF(x)}{dx_i} = 0 \quad \text{میشود}$$

بنابراین برای آشکار کردن اشکال  $\alpha_i$  نه تنها مقادیر  $x_1, x_2, \dots, x_n$  را باید طوری انتخاب کنیم که مقدار

$$\frac{dF(x)}{dx_i} = 1 \quad \text{گردد} \quad (x_i \text{ فعال کننده اشکال می باشد}) \quad \text{بلکه اگر } x_i \text{ را } s-a-1 \text{ در نظر بگیریم بایستی}$$

$$\frac{dF(x)}{dx_i} = 1 \quad \bar{x}_i \text{ بوده و مقادیر بدست آمده الگوی آزمایش اشکال } x_i \text{ ایستا در یک می باشد و اگر } x_i$$

$$\text{ایستا در صفر فرض شود بایستی } \frac{dF(x)}{dx_i} = 1 \quad x_i \text{ گردد.}$$

برای کاربرد بهتر روش تفاضل بولین در تولید الگوهای آزمایش به بعضی از خواص آن توجه می نمایم. ثابت می شود.

$$1) \quad \frac{dF(x)}{dx_i} = \frac{dF(x)}{dx_i}$$

$$2) \quad \frac{dF(x)}{dx_i} = \frac{dF(x)}{d\bar{x}_i}$$

$$3) \quad \frac{d}{dx_i} \frac{dF(x)}{dx_j} = \frac{d}{dx_j} \frac{dF(x)}{dx_i}$$

$$4) \quad \frac{d[F(x)G(x)]}{dx_i} = F(x) \frac{dG(x)}{dx_i} \oplus G(x) \frac{dF(x)}{dx_i} \oplus \frac{dF(x)}{dx_i} \frac{dG(x)}{dx_i}$$

$$5) \quad \frac{d[F(x) + G(x)]}{dx_i} = F(x) \frac{dG(x)}{dx_i} \oplus G(x) \frac{dF(x)}{dx_i} \oplus \frac{dF(x)}{dx_i} \frac{dG(x)}{dx_i}$$

گفته می شود تابع  $F(x)$  مستقل از  $x_i$  می باشد اگر و فقط اگر در اثر تغییر لوژیکی  $x_i$  مقدار آن ثابت بماند.


6)  $\frac{dF(x)}{dx_i} = 0$  در رابطه (6)،  $F(x)$  مستقل از  $x_i$  می باشد

7)  $\frac{dF(x)}{dx_i} = 1$  در رابطه (7)،  $F(x)$  فقط بستگی به  $x_i$  دارد

8)  $\frac{d[F(x)G(x)]}{dx_i} = F(x) \frac{dG(x)}{dx_i}$  در رابطه (8)، تابع  $F(x)$  مستقل از  $x_i$  می باشد.

9)  $\frac{d[F(x) \oplus G(x)]}{dx_i} = \frac{dG(x)}{dx_i}$

مثال 1- با توجه به مدار شکل زیر الگوهای آزمایش لازم برای آشکار سازی اشکال بر روی  $x_3$  را بدست می آوریم



تفاضل بولین مدار در شکل بالا بازنه اشکال بر روی  $x_3$  عبارت است از

$$\frac{dF(x)}{dx_3} = \frac{d(x_1x_2 + x_3x_4)}{dx_3}$$

با توجه به رابطه (5)

$$= \overline{x_1x_2} \frac{dx_3x_4}{dx_3} \oplus \overline{x_3x_4} \frac{dx_1x_2}{dx_3} \oplus \frac{dx_1x_2}{dx_3} \frac{dx_3x_4}{dx_4}$$

$$= \overline{x_1x_2} \frac{dx_3x_4}{dx_3} \oplus 0 \oplus 0$$

با توجه به رابطه (6)

$$= \overline{x_1x_2} [x_3 \frac{dx_4}{dx_3} \oplus x_4 \frac{dx_3}{dx_3} \oplus \frac{dx_3}{dx_3} \frac{dx_4}{dx_3}] = \overline{x_1x_2} x_4$$

با استفاده از رابطه (4)

با استفاده از رابطه (6) و (7) برای  $x_3/0$

اگر  $x_3/0$  باشد پس بایستی در تفاضل بولین مقدار  $x_3 = 1$  باشد.

$$\overline{x_1x_2} x_3x_4 = (\overline{x_1} + \overline{x_2})x_3x_4 = \overline{x_1}x_3x_4 + \overline{x_2}x_3x_4 = 1$$


$$S = \{0x11, x011\}$$

برای  $x_3/1$  بایستی  $x_3 = 0$  باشد. بنابراین

$$\overline{x_1}\overline{x_3}x_4 + \overline{x_2}\overline{x_3}x_4 = 1$$

$$S = \{0_1x_30_31_4, x_10_20_31_4\}$$

مدار شکل زیر را در نظر بگیرید، اگر اشکال را بر روی ارتباط  $x_2$  در نظر بگیریم،




تفاضل بول نسبت به  $x_2$  برابر است

$$\begin{aligned} \frac{dF(x)}{dx_2} &= \frac{d(x_1x_2 + x_1\bar{x}_2)}{dx_2} \\ &= \overline{x_1x_2} \frac{dx_1x_2}{dx_2} \oplus \overline{x_1\bar{x}_2} \frac{dx_1x_2}{dx_2} \oplus \frac{dx_1x_2}{dx_2} \frac{dx_1\bar{x}_2}{dx_2} \\ &= \overline{x_1x_2} x_1 \oplus \overline{x_1\bar{x}_2} x_1 \oplus x_1 \\ &= x_1(\overline{x_1x_2} \oplus \overline{x_1\bar{x}_2}) \oplus x_1 \\ &= x_1(\overline{x_1x_2x_1\bar{x}_2} + \overline{x_1x_2x_1x_2}) \oplus x_1 \\ &= x_1[(\bar{x}_1 + \bar{x}_2)x_1\bar{x}_2 + x_1x_2(\bar{x}_1 + x_2)] \oplus x_1 \\ &= x_1[x_1\bar{x}_2 + x_1x_2] \oplus x_1 x_1\bar{x}_2 + x_1x_2 \oplus x_1 = x_1[x_2 + \bar{x}_2] \oplus x_1 \\ &= x_1 \oplus x_1 = 0 \end{aligned}$$

و این نشان دهنده این است که اشکال در  $x_2$  هیچگونه تغییری در خروجی بوجود نخواهد آورد و یا عبارت دیگر مدار مستقل از تغییرات  $x_2$  می باشد زیرا

$$F(x) = x_1x_2 + x_1\bar{x}_2 = x_1(x_2 + \bar{x}_2) = x_1$$

تا کنون روش جبری تفاضل بولین برای ورودیها در نظر گرفته می شود. اگر چنانچه اشکال داخل مدار باشد می توان با مثال زیر کاربرد آنرا در نظر گرفت. چنانچه اشکال را در داخل مدار در نقطه h در نظر بگیریم با توجه به مدار شکل زیر :



بردارهای آزمایش برای کلیه اشکالات ممکن بر روی نقطه  $h$  مورد بررسی قرار می دهیم. می توان تابع بولین مدار را بصورت زیر در نظر گرفت

$$F(x_1, x_2, x_3, x_4) = F(x, h)$$

بنابراین

$$F = x_1 x_2 + (x_3 x_4 + \overline{x_2 x_4})$$

$$F = h + (x_3 x_4 + \overline{x_2 x_4}) \quad h = x_1 x_2$$

$$\frac{dF}{dh} = \overline{h} \frac{d(x_3 x_4 + \overline{x_2 x_4})}{dh} \oplus (x_3 x_4 + \overline{x_2 x_4}) \frac{dh}{dh} \oplus \frac{dh}{dh} \frac{d(x_3 x_4 + \overline{x_2 x_4})}{dh}$$

با توجه به اینکه تابع  $h$  یعنی  $x_1, x_2$  و لزوماً هر دو نمی باشد پس

$$\frac{dF}{dh} = \overline{\overline{x_3 x_4 + x_2 x_4}}$$

$$= \overline{x_3 x_4} \quad x_2 x_4 = (\overline{x_3} + \overline{x_4}) x_2 x_4$$

$$= x_2 \overline{x_3} x_4$$

برای  $h/0$  داریم


$$h/0 \quad h x_2 \overline{x_3} x_4 = x_1 x_2 x_3 x_4 \Rightarrow 1101$$

برای  $h/1$  داریم

$$h/1 \quad \overline{x_1 x_2 x_2 \overline{x_3} x_4} = (\overline{x_1} + \overline{x_2}) x_2 \overline{x_3} x_4 = \overline{x_1} x_2 \overline{x_3} x_4 \Rightarrow 0101$$

### تفاضل بولین جزئی

برای نوشتن الگوی آزمایش که بتواند کلیه اشکالات ممکن بر روی یک مسیر را آشکار نماید از تفاضل بولین جزئی<sup>۱</sup> استفاده می نمایم. بعنوان مثال در شکل زیر





$$z=f(\zeta) \quad , \quad \zeta=f(y) \quad , \quad y=f(x) \quad \text{چنانچه}$$

$$\frac{dz}{dx} = \frac{dz}{d\zeta} \frac{d\zeta}{dy} \frac{dy}{dx}$$

داریم  $x_2 - l - n - P - F$  بنابراین برای مسیر

$$\frac{dF}{dx_2} = \frac{dF}{dp} \cdot \frac{dp}{dn} \cdot \frac{dn}{dl} \cdot \frac{dl}{dx_2}$$

$$\frac{dF}{dp} = \frac{d(\bar{x}_1 \cdot \bar{p})}{dp} = \bar{x}_1$$

$$\frac{dp}{dn} = \frac{d(\bar{m} \cdot \bar{n})}{dn} = \bar{m} = x_2 + l = x_2 + \bar{x}_2 \bar{x}_3$$

$$\frac{dn}{dl} = \frac{d(\bar{l} \cdot \bar{x}_3)}{dl} = \bar{x}_3$$

$$\frac{dl}{dx_2} = \frac{d\bar{x}_2 \bar{x}_3}{dx_2} = \bar{x}_3$$

$$\frac{dF}{dx_2} = \bar{x}_1 (x_2 + \bar{x}_2 \bar{x}_3) \bar{x}_3 \bar{x}_3 = \bar{x}_1 x_2 \bar{x}_3 + \bar{x}_1 \bar{x}_2 \bar{x}_3$$

$$= \bar{x}_1 \bar{x}_3 (\bar{x}_3 + \bar{x}_2) = \bar{x}_1 \bar{x}_3$$

$$tc = \{0 \ 0 \ 1 \ , \ 0 \ 1 \ 1\}$$

۲-۱۲ لیست اشکالات و تقلیل آن در روشهای تولید الگوی آزمایش

با افزایش پیچیدگی مدارات و گسترش آن در واحدها مورد آزمایش، تعداد اشکالات ممکن در مسدود و نتیجتاً "محتویات لیست اشکالات سرعت افزایش یافته و در زمان تولید الگوهای آزمایش موجب پیچیدگی عمل و زمان بسیار زیادی را می‌گردد. می‌توان به تعریف اشکالات معادل و در نظر گرفتن آن لیست اشکالات را طوری تهیه نمود که محتویات آن، تعداد می‌نیم باشد. با توجه به مطالب گفته شده در بخش ( ۲-۷ ) و در ارتباط با تقلیل لیست اشکالات روش کلی زیر مورد بررسی واقع می‌شود.

۲-۱۲-۱ خطاهای معادل<sup>۱</sup>

همانگونه که در تولید آزمایش به روش بولین دیدیم در مدار ترکیبی C با تابع سوئیچینگ f ، مجموعه آزمایشاتی که اشکال α را آشکار می‌نماید از رابطه  $f_{\alpha} = f \oplus f_{\alpha} = 1$  بدست می‌آید که در آن f\_{\alpha} تابع سوئیچینگ مدار بازاء اشکال α می‌باشد. بطریق مشابه برای اشکال β می‌توان نوشت  $f_{\beta} = f \oplus f_{\beta} = 1$ ، مجموعه آزمایشاتی که دو اشکال α و β را از هم تمیز داده و تفکیک می‌کند از رابطه  $f_{\alpha} \oplus f_{\beta} = 1$  قابل محاسبه است. اگر  $f_{\alpha} = f_{\beta}$  باشد، داریم:

$$f_{\alpha} = f_{\beta} \longrightarrow f_{\alpha} \oplus f_{\beta} = f_{\alpha} \oplus f_{\alpha} = 0$$

یعنی هیچگونه الگوی آزمایشی نمی‌توان برای آن یافت که بتواند این دو اشکال را از هم تمیز دهد. در این صورت اشکالات α و β باید یکدیگر معادل می‌باشند. (مرجع ۲)

اگر مجموعه‌ای از اشکالات با یکدیگر معادل باشند، هر آزمایشی که یکی از آنها را آشکار کند، قادر به آشکارسازی کلیه آنها نیز خواهد بود و هیچگونه آزمایشی جهت تشخیص آنها از یکدیگر وجود ندارد. در شکل ( ۲-۴۰ ) یک دروازه " و " با دو ورودی نشان داده شده است. همانگونه که دیدیم الگوی آزمایش  $T = \{1, 1\}$  قادر به آشکارسازی اشکال s-a-0 و a می‌باشد. به همین صورت برای اشکالات s-a-0 و b و s-a-0 و c نیز همین‌الگو قادر به آشکارسازی آنها خواهد بود. چون این سه اشکال دارای یک آزمایش می‌باشند، بنابراین با یکدیگر معادل بوده و به هنگام تولید الگوهای آزمایش باید تنها یکی از آنها را در نظر گیریم.

در شکل ( ۲-۴۱ ) دروازه دیگری که دارای n ورودی می‌باشند نشان داده شده است. در این دروازه (n+1) اشکال مدل ایستائی تعریف می‌شود.

1) EQUIVALENT FAULTS



را آشکار نماید، تمام اشکالات مدار را آشکار خواهند نمود. جهت روشن شدن مطلب به مثال زیر توجه می کنیم.

مدار شکل ( ۲-۴۲ ) را در نظر می گیریم .

مشاهده می شود با داشتن دوازده گره  $C1 - C12$  . این مدار دارای ۲۴ خطای ایستامی باشد. چون مدار دارای انشعاب می باشد، همانگونه که گفتیم کافی است کسسه در آزمون ایستامی مدار برای نقاط ورودی و نقاط انشعاب، تولید آزمایش نمائیم . برای نقاط ورودی تعداد اشکال زیر تعریف می شود:

$C1/0$  ,  $C1/1$  ,  $C2/0$  ,  $C2/1$  ,  $C4/0$  ,  $C4/1$  ,  $C5/0$  ,  $C5/1$  ,  $C6/0$  ,  $C6/1$

در نقاط انشعاب نیز چهار اشکال زیر تعریف می شود:

$C7/0$  ,  $C7/1$  ,  $C8/0$  ,  $C8/1$

زیرا همانگونه که گفتیم در دروازه " و " تمام اشکالات  $s-a-0$  و در دروازه یا کلیه اشکالات  $s-a-1$  با یکدیگر معادل هستند. بنابراین تا اینجا تعداد ۱۴ خطا تعریف می شود. اما گفتیم که در دروازه، اشکال  $s-a-1$  خروجی بر خطاهای  $s-a-1$  ورودیها غالب بوده و قابل حذف است لذا  $C3/1$  بر  $C1/1$  و  $C10/1$  بر  $C8/1$  غلبه نموده و حذف می شوند. از طرفی  $C7/1$  با  $C3/1$  و نیز  $C10/1$  با  $C6/1$  با یکدیگر معادل بوده و از هر کدام تنهایی را انتخاب می کنیم. بنابراین چهار اشکال از مجموع چهارده اشکال کاسته شده و کل اشکالات این مدار در امور بصورت زیر کاهش می یابد:

$C1/1$  ,  $C2/0$  ,  $C2/1$  ,  $C4/0$  ,  $C4/1$  ,  $C5/0$  ,  $C5/1$  ,  $C6/0$  ,  $C7/0$  ,  $C8/1$

بنابراین میزان اضمحلال خطا برابر با  $\frac{24-10}{24}$  یا 58% می باشد.

### ۲-۱۲-۲ روابط دو طرفه و روابط یک طرفه<sup>۱</sup>

خطاهای معادل و خطاهای غالب را بصورت روابط دو طرفه و یک طرفه نیز بیان می کنند. بدین ترتیب

که در شکل ( ۲-۴۰ ) می توان نوشت  $C/0 \leftrightarrow a/0$  و  $C/0 \leftrightarrow b/0$  و یا:

$a/0 \leftrightarrow b/0 \leftrightarrow C/0$


زیرا همانگونه که گفتیم این خطاها با یکدیگر معادل بوده و این رابطه دو طرفه ( $\leftrightarrow$ ) می باشد

یعنی آزمون که برای آشکار سازی خطای  $C/0$  بکار رود، مسلماً "قادر به آشکار سازی خطاهای


$b/0$  و  $a/0$  نیز می باشد.

1) 2-WAY & 1-WAY RELATIONSHIPS


۸۶



شکل (۲.۴۰): دروازه " و " با دو ورودی



شکل (۲.۴۱): دروازه " و " با n ورودی



شکل (۲.۴۲): مدار ترکیبی و بررسی اضمحلال اشکال

در شکل ( ۲-۴۰ ) رابطه دیگری بصورت  $C/1 \rightarrow a/1$  و  $C/1 \rightarrow b/1$  نیز وجود دارد زیرا خطای  $C/1$  بر خطاهای  $a/1$  و  $b/1$  غالب می باشد و رابطه فوق یک طرفه  $(\rightarrow)$  می باشد بدین مفهوم که اگر چمیک آزمون که برای آشکار سازی  $a/1$  بکار رود، قادر است  $C/1$  را نیز آشکار کند ولی عکس آن حتما " درست نیست " .

در مدارات ترکیبی، انشعاب بدو صورت همگرا<sup>۱</sup> و اگر<sup>۲</sup> تعریف می شود و این بدان بستگی دارد که یک یا تمامی اشکالات مجدداً " در یک دروازه دیگر با یکدیگر تقارب داشته یا نداشته باشند " مدار شکل (۲-۲۳) یک نمونه انشعاب و اگر انشان می دهد. در این مدار یک آزمون جهت  $C4/0$  یا  $C4/1$ ، آزمونسی برای  $C2/0$  یا  $C2/1$  نیز می باشد یعنی می توان نوشت :

$$C4/0 \rightarrow C2/0$$

رابطه (۱)

$$C4/1 \rightarrow C2/1$$


رابطه (۱) دو طرفه نمی باشد یعنی اگر چمیک الگوی آزمایش می تواند برای کشف  $C2/0$  بکار رود، اما این آزمون ممکن است قادر به آشکار سازی  $C4/0$  نباشد برای مثال الگوی آزمایش  $ABC=011$  قادر به آشکار سازی  $C2/0$  بوده اما قادر به آشکار سازی  $C4/0$  نمی باشد. علت این امر در آن است که اثر اشکال در مدار ممکن است بعلمت وجود مقادیر ثابت خاص ( در اینجا  $C1=0$  ) نتواند بخروجی منتقل شود. در هر صورت می توان چنین نتیجه گرفت که نحوه ممکن جهت ارتباطات در مدارات با انشعاب و اگر<sup>۲</sup>، یک رابطه یک طرفه از یک شاخه به دیگر قسمت های مدار می باشد .

مدار شکل ( ۲-۴۴ )، نمونه ای از مدارات با انشعاب همگرا می باشد. در این مدار آزمون برای اشکال  $s-a-0$  یا  $s-a-1$  در یک مسیر انشعاب، آزمون برای اشکال مشابه در قسمت دیگر مدار نیز خواهد بود. برای مثال الگوی آزمایش  $A \bar{B} C$ ، خطای  $C4/1$  را از طریق دروازه  $U1$  منتشر نموده و باعث تغییر مقدار لوزیکی در گره  $C9$  می شود. لازم بتوضیح است که فرض بر این است که  $C5$  تحت تاثیر اشکال  $C4/1$  قرار نگرفته باشد و مقدار حالت عاری از خطای خود یعنی لوزیک صفر باقی مانده است (توجه شود که این اشکال ممکن است در اثر قطع  $C4$  بوجود آید).


بنابراین الگوی آزمایش فوق قابلیت آشکار سازی  $C4/1$  را داراست اما آزمون مناسبی برای اشکال  $C2/1$  نمی باشد. این مسئله بعلمت وجود تقارب منفی است که باعث تغییر سطوح لوزیکی شاخه ها بصورت موازی و تغییر  $C6$ ،  $C7$  و  $C8$  میشود. نتیجتاً "تغییر توام  $C6$  و  $C8$  یکدیگر را حذف نموده و اشکال  $C2/1$  مقدار خروجی  $D$  را تغییر نمی دهد .

1) RECONVERGENCE FAN OUT

2) NON-RECONVERGENCE FAN OUT



شکل (۲-۴۳) : انشعاب واکر ادريک مدار ترکیبی



شکل (۲-۴۴) : انشعاب همگرا ادريک مدار ترکیبی

برای مدارات با انشعاب و اگر آ، عکس این مطلب نیز درست نمی باشد بدین مفهوم که یک آزمون برای یک اشکال ایستائی، الزاماً "آزمونی" برای اشکال ایستائی در هر مسیر دیگری نمی باشد. برای مثال اگر معکوس کننده U3 از شکل (۲-۴۴) برداشته شده و مسیرهای C7 و C8 بیکدیگر راه یابند. نتیجتاً "تقارب مثبت در مدار وجود آمده و ملاحظه می شود که الگوی آزمایش فوق قابلیت آشکار سازی C2/1 را نیز دارائی شود، اما آزمون مناسبی جهت دیگر اشکالات مشابه از جمله C4/1 یا C5/1 نمی باشد.

در هر صورت میتوان نتیجه گرفت که قانون ساده ای برای بیان ارتباطات یک طرفه و دو طرفه در مداراتی با انشعاب همگرا وجود ندارد. شکل (۲-۴۵) روابط بین دروازه های مختلف و نقاط با انشعاب و اگر آ را نشان می دهد.

جهت درک بهتر روابط دو طرفه و یک طرفه در مدارات برای تقلیل تعداد اشکالات در یک لیست اشکال، مداری که در شکل (۲-۴۶) نشان داده شده است را در نظر بگیرید.

همانگونه که ملاحظه می شود این مدار دارای ده گره C1 تا C10 می باشد بنابراین امکان وقوع  $10 \times 2$  یعنی ۲۰ اشکال ایستائی وجود دارد. روابط دو طرفه و یک طرفه به شرح زیر می باشد:

روابط دو طرفه	روابط یک طرفه
C1/0 ↔ C6/0 ↔ C8/1	C1/1 → C8/0
C5/0 ↔ C7/0 ↔ C9/1	C6/1 → C8/0
C8/0 ↔ C9/0 ↔ C10/1	C5/1 → C9/0
C4/0 ↔ C6/1	C7/1 → C9/0
C4/1 ↔ C6/0	C8/1 → C10/0
C3/0 ↔ C7/1	C9/1 → C10/0
C3/1 ↔ C7/0	

خطای C6/0 معادل با C1/0 و C8/1 و نیز معادل با C4/1 نیز می باشد لذا می توان نوشت:

$$\{C1/0, C4/1, C6/0, C8/1\}$$


با بررسی موارد مشابه در روابط دو طرفه، پنج مورد خطا بصورت زیر خلاصه می شود:

- S1 : { C3/1 , C5/0 , C7/0 , C9/1 }
- S2 : { C4/1 , C6/0 , C1/0 , C8/1 }
- S3 : { C8/0 , C9/0 , C10/1 }
- S4 : { C3/0 , C7/1 }
- S5 : { C4/0 , C6/1 }



نوع دروازه	روابط دوطرفه	روابط يك طرفه
و	0/ خروجی ← 0/ ورودی	1/ خروجی → 1/ ورودی
یا	1/ خروجی ← 1/ ورودی	0/ خروجی → 0/ ورودی
نقیض و	0/ خروجی ← 1/ ورودی	0/ خروجی → 1/ ورودی
نقیض یا	1/ خروجی ← 0/ ورودی	1/ خروجی → 0/ ورودی
معکوس کننده	1/ خروجی ← 0/ ورودی 0/ خروجی ← 1/ ورودی	—
نقاط با انشعاب واگرا	—	0/ شاخه → 0/ هر مسیر 1/ شاخه → 1/ هر مسیر

شکل (۲-۴۵): جدول روابط دوطرفه و روابط يك طرفه در دروازه‌های مختلف



شکل (۲-۴۶): مدار ترکیبی و بررسی روابط دوطرفه و يك طرفه

۱۴۰

مجموعه پنج تائی محققيل، کليه تڪ اشکالات ايستائسى رابجزي پنج اشکال C1 1 ، C2/1 ، C2/0 ، C5/1 و C10/0 آشکار می نمایند. بنا براین تا اينجا تعداد اشکالات به ۱۰ مورد کاهش می يابند.

با يکارگيری روابط يک طرفه ديده می شود الگوی آزمائش برای آشکار سازی C1 1 قادر به آشکار سازی C8/0 و نيز بقیه اشکالات مجموعه S3 می باشد. همچنين الگوی آزمائش برای آشکار سازی C8/1 يا C9/1 قادر به آشکار سازی C10/0 می باشد. بنا براین مجموعه اشکالات S3 و نيز اشکال C10/0 نيز از لیست اشکالات حذف شده و تعداد اشکالات به ۸ مورد کاهش می يابد. لذا ميزان اضمحلال خطا برابر با  $\frac{20 - 8}{20}$  يا 60% می باشد.

همانگونه که ملاحظه شد، مسئله اضمحلال خطایکی از مهم ترین مسائل است که تاوجه آن ويکسار گرفتن روشهای گفته شده می توان تعداد الگوهای آزمائش را به حسد بسیار زيادی تقليل داد. بنا براین در هنگام توليد آزمائش بايد مورد توجه قرار گیرد.

۲-۱۲-۴ مدارهای زائد<sup>۱</sup>

برای يك مدار با تابع عملی  $f$ ، چنانچه تحت تاثیر اشکال  $\alpha$  تابع مدار بصورت  $f = f \alpha$  گردد، آزمونی که قادر به آشکار سازی این اشکال است از رابطه زیر بدست می آید:

$$T = f \oplus f \alpha = f + f = 0$$

یعنی هیچگونه آزمونی برای آشکار سازی اشکال  $\alpha$  نمی توان یافت. در این حالت اشکال  $\alpha$  آشکار ناشدنی بوده و مدار نسبت به آن زائد است. مداراتی که نسبت به اشکالات ایستائی زائمی باشند، می توان بر حسب لزوم با برداشتن يك دروازه یا حذف یکی از ورودی ها آن را ساده نمود. برای مثال فرض کنید يك دروازه " و " نسبت به اشکال  $s-a-1$  در یکی از ورودی ها زائد باشد و نتوان آن را آشکار نمود. در چنین وضعیتی نمی توان آن ورودی را دائما " در لوژیک يك قرارداد، بلکه راه حل صحیح آن است که آن ورودی را بهنگام تولید آزمایش حذف نموده و از مدار برداریم. برای دیگر دروازه ها نیز می توان استدلال مشابهی انجام داد. نتایج استدلالات فوق جهت ساده سازی مدارات زائد بصورت:

خطای آشکار ناشدنی	قانون ساده کردن
0/ ورودی دروازه و (نقیض و)	المان را حذف نموده و بجای آن $0(1)$ قرار دهید
1/ ورودی دروازه و (نقیض و)	ورودی را حذف نمائید
0/ ورودی دروازه یا (نقیض یا)	ورودی را حذف نمائید
1/ ورودی دروازه یا (نقیض یا)	المان را حذف نموده و بجای آن $1(0)$ قرار دهید

میباشد. بنابراین چنانچه برای اشکالی در يك مدار هیچگونه آزمونی قابلیت آشکار سازی رانداشته باشد، مدار زائد بوده و لذا با بکارگیری قوانین ساده سازی برای دروازه " و " با  $n$  ورودی که اشکال  $s-a-1$  در یکی از ورودی های آن آشکار ناشدنی است، آن ورودی را حذف نموده و بجای آن المان، يك دروازه " و " با  $n-1$  ورودی قرار می دهیم. تعیین زائد بودن همواره به سادگی فوق نبوده و معمولا " امر دشواری می باشد و علاوه بر این ممکن است در يك مدار ترکیبی زائد، مجموعه آزمایشات  $T$  کلیه تست

1) REDUNDANT CIRCUITS

اشکالات ایستائی را آشکار نماید ولی در اثر بروز اشکال آشکار ناشدنی  $\alpha$  و اشکال آشکار شدنی  $\beta$  اشکال چندگانه<sup>۱</sup> ( $\alpha$  و  $\beta$ ) توسط الگوهای آزمایش  $T$  آشکار نشود. بعبارت دیگر اگر چه وجود يك اشکال که باعث می شود مدار را اندک باشد در عمل کرده مدار تا شیر نگذارد، ولی تعیین و حذف آن بهنگام تولید آزمایش مهم می باشد. برای چنین مدارهایی، تولید آزمایش تنها برای کلیه اشکالات آشکار شدنی کافی نبوده و می بایست برای کلیه اشکالات چندگانه که باعث چند اشکال آشکار ناشدنی در مدار پدیدمی آیند نیز آزمون ایجاد نمود. برای روشن شدن مسئله به مدار نشان داده شده در شکل (۲-۴۷) توجه نمایید. در این مدار اشکال  $a: s-a-1$  را در نظر می گیریم.

برای انتشار این اشکال باید  $A=1$ ،  $B=1$  و  $C=0$  باشد. در این صورت خروجی دروازه  $G_1$  دارای لوژیک يك می گردد. تحت این شرایط خروجیهای  $G_2$  و  $G_3$  دارای لوژیک يك و خروجی  $G_5$  صفر می شود. نتیجتاً "وجود لوژیک مفرد ورودی دروازه  $G_6$  باعث عدم حساس بودن مسیور  $G_6$  شده و اشکال  $\alpha$  در خروجی  $F$  ظاهر نمی شود. بنابراین مدار نسبت به این اشکال زائداست.

حال فرض کنید بدون در نظر گرفتن اشکال  $\alpha$ ، اشکال دیگری مانند  $\beta$  داریم. برای عبور اثر آن باید  $B=1$  و  $C=0$  باشد. لذا در خروجی  $G_3$  لوژیک يك و در خروجی  $G_1$  نیز همواره يك داشته و این اشکال در خروجی  $F$  آشکار پذیر است. بنابراین الگوی آزمایش  $ABC$  یکی از الگوهای است که قادر به آشکار سازی اشکال  $\beta$  می باشد. دیده میشود اگر دو اشکال  $\alpha$  و  $\beta$  رابطه مجزای یکدیگر در نظر بگیریم، اشکال  $\alpha$  آشکار ناپذیر و اشکال  $\beta$  آشکار پذیر می باشد ولی اگر هر دو اشکال با یکدیگر در مدار رخ دهند، دیگر با الگوی  $ABC$  نمی توان حتی  $\beta$  را آشکار نمود. لذا وجود اشکال  $\alpha$  که مدار نسبت به آن زائداست، اثرات جنبی داشته و اگر چه می توان برای  $\beta$  آزمونی یافت ولی زمانی که  $\beta$  با  $\alpha$  همراه شود،  $\beta$  نیز غیر قابل آشکار می شود.

بطور کلی هنگام تولید آزمایش در مدارهای زائد، مسائل موجود به شرح زیر می باشد:

(الف) اگر  $\alpha$  يك اشکال آشکار پذیر و  $\beta$  يك اشکال آشکار ناپذیر باشد، در اثر بروز اشکال  $\beta$  ممکن است  $\alpha$  نیز آشکار ناپذیر گردد.

(ب) اشکال آشکار ناپذیر  $\alpha$  ممکن است در اثر بروز اشکال آشکار ناپذیر  $\beta$ ، آشکار شود. بنابراین این دريك مدار زائدمی توان الگوهای آزمایشی یافت که اگر چه متك اشکالهای ایستائی  $\alpha$  و  $\beta$  را آشکار ننماید ولی قادر به آشکار سازی اشکالات چندگانه ایستائی ( $\beta$  و  $\alpha$ ) باشد.

(ج) اگر  $\alpha$  و  $\beta$  دو اشکال قابل تفکیک از یکدیگر و  $\gamma$  يك اشکال غیر قابل آشکار شدنی باشد، ممکن است در اثر بروز اشکال  $\gamma$ ، دو اشکال  $\alpha$  و  $\beta$  از یکدیگر غیر قابل تفکیک گردند.

1) MULTIPLE FAULT

در هر صورت باید در هنگام تولید آزمایش به اشکالاتی که مدار نسبت به آنها از عدمی باشد دقت نمود.

۲-۱۲-۵ مدارهای بدون انشعاب<sup>۱</sup>

در یک مدار عاری از انشعاب، هر ورودی و هر خروجی یک دروازه حداکثر ورودی تنها یک دروازه دیگر می باشد. این نوع مدارات غیرزائد بوده و برای کلیه اشکالات ممکن موجود در آن، می توان تولید آزمایش نمود. تعداد الگوهای آزمایش برای آشکارسازی کلیه اشکالات ایستائی محدود به  $n+1$  و  $2\sqrt{n}$  می باشد که در آن  $n$  مبین تعداد ورودی های مدار می باشد. در ضمن برای اینگونه مدارات مجموعه آزمایشات بهینه ای وجود دارد که کلیه اشکالات ایستائی و اشکالات چندگانه ایستائی را آشکار نماید (مرجع ۹).

۲-۱۲-۶ مدارهای ترکیبی خطی<sup>۲</sup>

مداری خطی است که اگر تعداد ورودیهای یک آن فرد باشد، خروجی یک و اگر تعداد ورودیهای یک آن زوج باشد، خروجی صفر گردد. نمونه ساده ای از مدارات خطی، یک EX-OR می باشد که می دانیم اگر تعداد ورودی های یک آن فرد باشد، خروجی آن یک است.

در یک مدار ترکیبی که دارای  $n$  ورودی است، آزمایش کامل آن  $2^n$  الگوی آزمایش دارد. در حالیکه در یک مدار ترکیبی خطی تعداد آزمایشات لازم به میزان  $2^p$  می باشد که در آن  $p$  ماکزیمم تعداد ورودی دروازه ها می باشد.

بعبارت دیگر اگر بتوان مدار را به  $k$  قسمت با ورودیهای  $(n_1, n_2, \dots, n_k)$  تقسیم نمود و  $p$  ماکزیمم این تعداد باشد، تعداد آزمایشات برای آشکارسازی کلیه اشکالات ایستائی برابر با  $2^p$  می باشد.

برای مثال اگر یک مدار را تنها با دروازه های دو ورودی طرح کنیم، تعداد آزمایشات آن به میزان  $2^4$  آزمایش خواهد بود. بنابراین اگر حتی مدار دارای  $n$  ورودی نیز باشد، باطراحی توسط دروازه های دو ورودی تعداد آزمایش از  $2^n$  به چهار تقلیل می یابد.

مثالی در این زمینه استفاده از EX-OR دو ورودی در طرح یک مدار با  $n$  ورودی می باشد این مدار خطی که تنها چهار قدم آزمایش نیاز دارد در شکل (۲-۴۸) نشان داده شده است.

- 1) FAN OUT FREE CIRCUITS
- 2) LINEAR COMBINATIONAL CIRCUITS


### ۲-۱۲-۷ مدارهای مرکب از قسمتهای تکراری<sup>۱</sup>

این قبیل مدارها از پشت سرهم قرار دادن مدارات ترکیبی یکسان بدست می آید. در این مدارها تمامی ورودی ها از یکدیگر مستقل و تعداد خروجیها زیاد اما محدود است. یک نمونه از مدارات مرکب از قسمتهای تکراری، در شکل ( ۲-۴۹ ) نشان داده شده است.


جهت آشکار سازی اشکال در این قبیل مدارات فرض می شود که در ابتدا حداکثر یک سلول دارای اشکال بوده و سپس آن را برای سلول های دیگر تا سلول شماره  $n$  ام در نظر می گیرند. در این صورت اثبات میشود که تعداد الگوهای آزمایش مستقل از تعداد سلول ها (یعنی  $n$ ) می باشد.

---


1) ITERATIVE ARRAYS



شکل (۲-۴۷): نمونه‌ای از مدارات زائد



شکل (۲-۴۸): مدار خطی با استفاده از EX-OR



شکل (۲-۴۹): مدار مرکب از قسمت‌های تکراری

۲-۱۳) تعیین الگوهای آزمایش برای مدارات ترتیبی<sup>۱</sup>

اگرچه برای تعیین الگوهای آزمایش جهت مدارات ترکیبی روش - د دارای کارآئی مناسبی می باشد ولیکن دریکارگرفتن آن برای مدارات ترتیبی دارای نقائصی می باشد که بدلیل وجود خواص این نوع مدارات می باشد و آنرا متمایز از مدارات ترکیبی نموده است. بطور کلی یک مدار ترتیبی سنکرون<sup>۲</sup> که مرکب از اجزاء حافظه<sup>۳</sup> و مدارات ترکیبی می باشد را بصورت شکل (۲-۵۰ - الف) نمایش می دهیم این مدار ترتیبی را می توان بشکل گسترده تر (۲-۵۰ - ب) نیز نشان داد. با توجه بشکل مدار مشاهده می شود توابع خروجی و توابع حالت های کنونی مدار ترتیب زیر می باشند:

$$\begin{cases} Z(t) = f_1(I, t), Q(t) \\ Q(t+1) = f_2(I, t), Q(t) \end{cases}$$

با در نظر گرفتن توابع مشخصه مدارات ترتیبی، ملاحظه می گردد که خروجیهای مدارات ترتیبی یعنی  $Z(t)$  در لحظه  $t$  نمتنها مانند مدارات ترکیبی بستگی به مقدار ورودی در همان زمان یعنی  $I(t)$  را دارد بلکه بستگی به ورودیهای قبلی و نتیجتاً "مقادیر موجود در حافظه های یعنی  $Q(t)$  را نیز دارد" می باشد. همچنین ملاحظه می شود حالت های بعدی ماشین<sup>۴</sup> یعنی  $Q(t+1)$  تابعی از حالت حاضر ماشین و ورودیهای آن در لحظه  $t$  می باشد. بنابراین با توجه به وجود حالت های مختلف ماشین در زمانهای مختلف برای اینگونه مدارات یکی از روشهای تولید آزمایش می تواند مبتنی بر بررسی تغییر حالت های داخلی ماشین<sup>۵</sup> یا از مقادیر خاص ورودی باشد (البته باید توجه شود که این روش در مسورد مدارات ترتیبی با دارا بودن حالت های معین<sup>۶</sup> می باشد).

با استفاده از این روش که در اغلب مدارات مرتبط با جدول واقعیت های قطعات می باشد می توان روش عملیاتی علاوه بر روش ساختار یافته (روش های برید) را بکاربرد. بنابراین باید توجه شود با توجه به مطالب بالا مهم ترین مسئله برای شروع آزمایش این نوع مدارات اطلاع از حالت کنونی داخل ماشین است که مستلزم بوجود آوردن مقادیر اولیه در حافظه های می باشد. در بکارگیری روش های برید قدم اول برای تعیین

- 1) Sequential Circuit
- 2) Synchronous Sequential Circuit
- 3) Memory Element
- 4) Next State
- 5) Present State
- 6) State Transition Table



الگوهای آزمایش، تعیین قطعات پیچیده، سپس شروع آزمایش بروش عملیاتی برای این قطعات می باشد. باید توجه شود که اگر چنانچه بتوانیم قطعات فوق را آزمایش نمائیم بدون اشکال باشند می توانیم بطور کلی مطمئن باشیم که کلیه مدارات آزمایش می شوند. زیرا لازم است برای تولید الگوهای آزمایش برای هر قطعه پیچیده در داخل مدار، مدارات ورودی کنترل و سپس عکس العمل مدارات در خروجی مشاهده شوند. که این عمل اجباراً از طریق مدارات میانی A و B در شکل (۲-۵۱) انجام می شود. با توجه به این شکل مشاهده می شود، جهت آزمایش قطعه  $U_1$  مدارات میانی A و B در گذرگاه واقع ونتیجتاً اشکالات ممکن در آنها تحت پوشش واقع می شود. در عمل در مدسیار خوبی از اشکالات قابل آشکار سازی با این عمل می باشند که نتیجتاً "تقلیل قابل توجهی در لیست اشکالات ممکن در واحد تحت آزمایش بوجود می آید".

اکنون می توان با تغییر و بهبود بخشیدن به الگوهای آزمایش در صد قابلیت کشف اشکال را افزایش داد و با استفاده از روش ساختاریافته الگوهای جدیدی برای باقیمانده اشکالات بوجود آورد. در عمل مشاهده می گردد که پس از تعیین الگوهای اولیه بروش عملیاتی با پوشش 70 تا 80 درصد، باقیمانده اشکالات بطوری بهم مربوط می شوند که یک الگوی آزمایش می تواند مقدار بیشتری از یک اشکال را بپوشاند. با توجه به مطالب گفته شده مثال زیر می تواند روش های برید را در مورد مدارات ترتیبی مشخص نماید. شکل (۲-۵۲) ایک مدار ترتیبی را که مرکب از مدارات ترکیبی و حافظه می باشد نشان می دهد. اجزاء این مدار عبارت از یک رجیستر دو بیتی<sup>۱</sup> ساخته شده از دو فلیپ فلاپ<sup>۲</sup> نوع J-K (با علامت  $U_1$ ) و همچنین یک شمارنده ۴ بیتی ( $U_2$ ) با قابلیت بوجود آوردن عدد اولیه<sup>۳</sup> می باشد. خروجیهای شمارنده بطور مستقیم به ورودیهای یک مالتیپلکسر ( $U_3$ ) وارد می شود. در روی خروجی این قطعه یعنی  $U_3$  دو عدد دروازه منقیز و بصورت ضربدری یکدیگر متصل و تشکیل یک لح را میدهند ( $U_4$ ) علاوه بر این قطعات چند دروازه منقیز " و " ( $U_6$ ) و چند معکوس کننده<sup>۴</sup> ( $U_5$ ) که دو عدد از آنها بصورت " و - احتمالی " بسته شده اند می باشد (توجه شود که مقاومت بالا کشنده<sup>۵</sup>  $U_5$  در مدار وجود نداشته و بنا بر این در موقع آزمایش توسط آزمایشنده تعویض می شود). با توجه به تعیین روش های برید برای بدست آوردن الگوهای آزمایش برای شروع و همچنین انتخاب اولین قطعه و تعیین الگوهای آزمایش، در آغاز بروش عملیاتی، لزوماً "باید مقادیر اولیه شناخته شده در حافظه ها بوجود آید".


1) TWO BIT SHIFT REGISTER

2) J - K FLIP - FLOP


3) PRELOAD FACILITY

4) INVERTOR


5) PULL UP RESISTOR



شکل (۲.۵۰ الف): ساختار مدارات ترتیبی سنکرون



شکل (۲.۵۰ ب): ساختار گسترده تر مدارات ترتیبی سنکرون



شکل (۲.۵۱): تولید آزمایش برای مدارات ترتیبی

برای بوجود آوردن حالت اولیهدردو قطعه فلیپ یعنی  $U_1$  ابتدا با استفاده از ورودی CLKRST مقادیر  $Q$  و  $\bar{Q}$  را برترتیب صفر و یک می‌نمائیم سپس با استفاده از ورودی FFCLK این مقادیر را به ورودیهای  $J$  و  $K$  فلیپ فلاپ شمارشیک اعمال می‌نمائیم. قطعه  $U_2$  یعنی شمارنده 4 بیتی مستقیماً توسط ورودی BUSRST بحالت اولیهمتمام صفر در می‌آید. برای بوجود آوردن مقادیر اولیهدر  $U_3$  می‌توان با انتخاب لوژیک صفر در روی ورودی LATCRST مقدار 1 و  $U_3$  را یک و نتایج خروجیهای شمارنده  $U_2$  را به خروجی  $U_3$  انتقال داد. بقیه مقادیر ورودیها و خروجیها را نیز می‌توان مستقیماً از روی ورودیهای اصلی کنترل و سپس مشاهده نمود. پس از بوجود آوردن مقادیر اولیه مورد لزوم، می‌توان آزمایشات تعیین الگوی آزمایشات را با شمارنده 4 بیتی آغاز نمود.

### الف) تولید الگوی آزمایش برای شمارنده $U_2$

قابلیت مشاهده خروجیهای این شمارنده از طریق قطعه  $U_3$  می‌باشد، بنابراین با قرار دادن 1 و  $U_3$  در لوژیک می‌توان نتیجه خروجیهای  $U_2$  را در روی خروجیهای اصلی مشاهده نمود. بنابراین آزمایش را بر مبنای، امتحان کردن حالت صفر<sup>1</sup> و سپس امتحان شمارش صعودی با اعمال 16 پالس زمانی، امتحان انتقال اطلاعات موازی به شمارندهها الگوهای (0101) و (1010)، امتحان توانایی<sup>2</sup> قطعات با فعال کردن و غیر فعال کردن سیگنال EN از روی ورودی J1.9، امتحان سیگنال خروجی  $Q_0$  در قطعه 15 و  $U_2$  هنگام رسیدن شمارنده به عدد 15 (کلید بیتهای برابر یک می‌باشند) و از طریق قطعات  $U_5$  و  $U_6$  قرار می‌دهیم.

### ب) تولید الگوی آزمایش برای رجیستر دو بیتی $U_1$


خروجیهای این رجیستر را می‌توان بصورت مستقیم از خروجی اصلی J1-1 و یا بوسیله  $U_3$  و از طریق J1.23 مشاهده نمود. اگر چنانچه بخواهیم عمل مشاهده را از طریق  $U_3$  انجام دهیم باید 1 و  $U_3$  دارای مقدار صفر شود تا خروجیهای رجیستر از طریق ورودیهای  $A_0$  و  $A_1$  قطعه  $U_5$  قابل مشاهده گردد. آزمایش رجیستر شامل پنج پالس زمانی می‌باشد تا کلیه حالت‌های ممکن یعنی  $2^2$  حالت را در آن ایجاد نمود.

### پ) آزمایش مالتیپلکسر $U_3$

با توجه به آزمایشهای الف و ب مشاهده می‌شود که احتمالاً "آزمایش قطعه  $U_3$  انجام گردیده است اما یک آزمایش ساده می‌تواند اطمینان بیشتری را بوجود آورد. با انتقال اطلاعات موازی به شمارنده

1) RESET MODE

2) ENABLE




شکل (۲۵۲): مدار ترتیبی مرکب از مدارات ترکیبی و حافظه

بصورت چهاربیت لوزیک " يك " وهمزمان تعیین مقادیر حداقل سه ورودی A در  $U_3$  به مقدار لوزیک مفروض پس انتخاب ورودیهای A در قطعه  $U_3$  و سپس انتخاب ورودیهای B در قطعه  $U_3$ ، پس الگوهای آزمایش می‌تواند اشکالات ایستائی روی قطعه  $U_3$  و همچنین اشکالات  $U_4$  را چه بصورت ایستائی و چه بصورت پل سازه مشخص نماید.


با انتخاب روش عملیاتی فوق کلیه اشکالات مرتبط با  $U_1$ ،  $U_2$ ،  $U_3$ ،  $U_4$  و  $U_5$  پوشیده می‌شود. مرحله دوم انتخاب الگوی آزمایش برای قطعات  $U_6$  و مدار لچ که مرکب از دو دروازه  $U_4$  است می‌باشد. برای تعیین الگوهای آزمایش لازم از روش ساختاریافته استفاده می‌نمایم. بنابراین با انتخاب مسیر حساس و الگوی مناسب برای هر دروازه الگوهای آزمایش برای تمام مدار بدست می‌آید. در مرحله بعدی با تعیین پوشش اشکال نهائی، اگر چنانچه این مقدار بحدنصاب نرسیده باشد مجدداً می‌توان آزمایش در نظر گرفته شده را بررسی و برای پوشش بیشتر تغییرات مناسبی در نظر گرفت. معمولاً "بهتر است که برگشت مجدد به الگوهای قبلی انجام نگردد و الگوهای جدیدی برای پوشاندن اشکالات باقیمانده انتخاب نمود. بنابراین می‌توان استراتژی فوق را بصورت چارت شکل ( ۲-۵ ) نشان داد.

#### ۲-۱۳-۱) مسائل موجود در تعیین الگوهای آزمایش برای مدارات ترتیبی

استفاده از روش فوق لزوم شروع آزمایش از قطعه پیچیده معینی را ایجاب می‌نماید. ولی مسئله این است که بهترین انتخاب چه قطعه‌ای می‌باشد. جهت انتخاب مناسبترین قطعه می‌توان از بلوک دیاگرام کلی مدار تحت آزمایش، کمکی از اطلاعات اساسی مورد نیاز تعریف گردید، استفاده شود. برای مدار شکل ( ۲-۵۲ ) بلوک دیاگرام کلی بصورت شکل ( ۲-۵۳ ) می‌باشد. با توجه باین شکل مشاهده می‌شود تنها واحد A دارای ورودیهای مستقل از واحدهای B و C می‌باشد. بنابراین انتخاب مناسب شروع تعیین الگوی آزمایش از واحد A می‌باشد. اگر چنانچه برای شروع، هر یک از واحدهای B و C را انتخاب نمائیم بعلت ارتباط با واحدهای دیگر، لازم است که مقادیر ورودیهای مرتبط با واحدهای دیگر را تعیین و سپس الگوهای مورد لزوم را تعیین نمود. بنابراین با شروع از واحد A می‌توان با تعیین الگوهای این بلوک، ورودیهای دسته M برای بلوک B تهیه و سپس تهیه الگوی آزمایش برای این بلوک را آغاز نمود و در انتها بلوک C را بررسی و الگوهای مربوط به آن را تهیه نمود.



چارت (۲۵): نحوه تولید آزمایش برای مدارات ترتیبی



شکل (۲-۵۳): بلوک دیاگرام شکل ۲-۵۲

144

۲-۱۴ قابلیت آزمایش در مدارات الکترونیکی

انتخاب هریک و یا مجموعه‌ای از روشهای شرح داده شده برای تعیین الگوهای آزمایش و انجام عمل آزمایش یک مدار مستقیماً "با قابلیت آزمایش<sup>۱</sup> و نتیجتاً "قابلیت کنترل<sup>۲</sup> و قابلیت مشاهده<sup>۳</sup> مدار ارتباط دارند.

قابلیت آزمایش (TY) یک بردبر حسب دو خاصیت قابلیت کنترل (CY) و قابلیت مشاهده (OY) اجزای آن در داخل مدارات بردتعیین می شوند، یعنی:

$$TY = F(CY, OY)$$

بعنوان مثال می توان آزمایش مدار مجتمع " و " را که دارای سه ورودی می باشد نام برد. همانطور که شرح داده شد می توان بسادگی با اعمال شکل های ورودی زیر که شکل حیابی<sup>۴</sup> نامیده می شوند، ورودیهای آن که مستقیماً "قابلیت کنترل رادار می باشد (قابلیت کنترل ۱۰۰٪) و مشاهده مستقیم اثر اعمال این شکلهای ورودی (قابلیت مشاهده ۱۰۰٪) این جز را آزمایش نمود. (شکل ۲-۵۴)

حال آنکه همین جز، داخل مداری بزرگ و پیچیده و بر اساس شکل مدار ممکن است دارای قابلیت های کنترل و مشاهده خیلی کوچک و نتیجتاً "دارای قابلیت آزمایش بسیار کم باشد.


در سالهای اخیر فعالیتهای وسیعی در امر افزایش قابلیت آزمایش انجام گردیده است و در همین ارتباط جهت تجزیه و تحلیل و تعیین قابلیت آزمایش مدارات طراحی شده، برنامه های کامپیوتری مختلفی توسعه یافته که می توان با اجرای این برنامه ها مدارات طراحی شده را مورد بررسی قرار داده و نقاط مختلف مدار را که دارای قابلیت کنترل و مشاهده ضعیف تری می باشند تعیین و روش های تولید آزمایش را بر اساس این قابلیت ها و تغییرات لازم بر روی این نقاط انجام داد (مرجع ۱).

در ارتباط با تعیین ضرائب فوق دو برنامه کامپیوتری "ا کو آپ"<sup>۵</sup> و " کاملوت " را می توان نام برد. مثال زیر کاربرد برنامه کاملوت<sup>۶</sup> را در تعیین قابلیت کنترل (CY) و قابلیت مشاهده (OY) و همچنین قابلیت آزمایش (TY) برای شکل (۲-۵۵) الف نشان می دهد.


جدول شکل (۲-۵۵) نشان دهنده مقادیر بدست آمده قابلیت کنترل و قابلیت مشاهده و همچنین قابلیت آزمایش برای هریک از گره های مدار فوق می باشد. با بررسی مقادیر بدست آمده مشاهده می شود که، مقادیر قابلیت مشاهده همواره از مقادیر مشابه برای قابلیت کنترل کمتر می باشد. علت این امر بدین جهت است که عمل مشاهده تنها احتیاج به شناسائی مسیر انتقال مناسب<sup>۸</sup>، برای انتقال نتیجه کنترل

- 1) TEST ABILITY
- 2) CONTROL ABILITY
- 3) OBSERVABILITY
- 4) BUBBLE PATTERN
- 5) SCOAP
- 6) CAMELOT
- 7) NODE
- 8) PATH SENSITIZATION






شکل (۲-۵۴): دروازه " و " و الکوهای حسابی آزمایش



(الف)

گره	قابلیت آزمایش	قابلیت کنترل	قابلیت مشاهده
U5.12	0.360	0.607	0.593
U2.15	0.370	0.675	0.548
U1.15	0.373	0.795	0.469
CLOCK	0.432	1.000	0.432
U3.15	0.480	0.641	0.750
Vcc	0.660	0.841	0.785
G	0.692	0.692	1.000
مقدار متوسط	0.481	0.750	0.654

(ب)



شکل (۲۵۵): مدار ترتیبی و جدول قابلیت آزمایش

به خروجی قابل رویت دارد، بلکه جهت انتقال به خروجی احتیاج به کنترل ورودیهای دیگر اجزا، کسه در مسیر واقع اندمی باشد. همانطوریکه از شکل ۲-۵۵ - ب مشخص می باشد، گره خروجی U5.12 (واحد U5 ، گره شماره ۱۲) دارای کمترین مقدار قابلیت آزمایش می باشد، زیرا عمل کنترل و مشاهده در روی این جز، بخاطر موقعیت آن در مدار بسیار مشکل می باشد. وضعیت این خروجی تنها با زاویه فقط یک حالت شمارنده قابل تغییر می باشد. کمترین زمان آزمایش این جز، مشکل آفرین خواهد بود.

جهت مشاهده تغییر وضعیت در گره خروجی که باعث صفر شدن خروجیهای شماره ۱۵ مربوط به اجزا، U2 و U3 می باشد، باید نتایج به خروجی اصلی G منتقل شود.

مسائل فوق برای آزمایش جز U2 نیز صادق می باشد. با استفاده از جدول شکل ۲-۵۵ - ب و روشهای گفته شده در بخشهای دیگر، مشاهده می شود جهت افزایش قابلیتهای کم در مدار یک کمکن شکستن مدار فیدبک و همچنین کنترل حالتی مدارات حافظه می توان با تغییر جزئی مطابق شکل ۲-۵۶ - الف این عمل را انجام داد. با قطع خروجی U5.12، مدار فیدبک قطع شده و سپس این گره را به خروجی برد منتقل می کنیم، سردیگر این اتصال قطع شده را کسه ورودیهای شماره ۲ اجزا U2 و U3 متصل می شد. در این به ورودی برد منتقل می نمائیم. برای افزایش قابلیت مشاهده گره شماره ۱۵ مربوط به U2 آنرا مستقیماً "به خروجی برد منتقل می نمائیم". در زمان انجام کار معمولی، این برد در روی سیستم، با اتصالی که در روی کانکتور بین دو نقطه A و B بوجود می آید برد قادر است کار معمولی خود را انجام دهد و حال آنکه در زمان آزمایش دو نقطه A و B در دسترس آزمایشنده قرار می گیرد. همانطوریکه از جدول ۲-۵۶ - ب مشاهده می شود با تغییر جزئی در مدار، مقدار متوسط قابلیت آزمایش را در حد قابل ملاحظه ای افزایش داده و نتیجتاً "پیچیدگی عمل ایجاد آزمایش را کاهش داده ایم".

#### ۲-۱۴-۱) روشهای افزایش قابلیت آزمایش


روشهای کلی افزایش قابلیت آزمایش در یک مدار و یا یک برد، کمپس از مشاهده نتایج برنامه های کامپیوتری و یا تجزیه و تحلیل مدارات برد انجام می گیرد، بطور کلی بدو دسته تقسیم می شوند.

روشهای تک کاره<sup>۱</sup> (غیر قابل تعمیم) و روش های ساختاریافته<sup>۲</sup> (قابل تعمیم).

#### ۲-۱۴-۱-۱) روشهای تک کاره

بطور کلی روش های تک کاره روشهایی هستند که در مورد طراحی های بخصوصی بکار گرفته می شوند


- 1) AD-HOC DESIGN FOR TESTABILITY
- 2) STRUCTURED DESIGN FOR TESTABILITY



(الف)

کوره	قابلیت آزمایش	قابلیت کنترل	قابلیت مشاهده
B	0.611	0.611	1.000
U5.15	0.625	0.783	0.799
U1.15	0.708	0.795	0.890
G	0.724	0.724	1.000
Vcc	0.773	0.841	0.919
CLOCK	0.784	1.000	0.784
F	0.785	0.785	1.000
A	0.860	1.000	0.850
مقدار متوسط	0.734	0.817	0.906

(ب)



شکل (۲۵۶) : ایجاد نقاط آزمایش جهت افزایش قابلیت آزمایش

وقابلیت تصمیم ندارند. بطور مثال افزایش یک نقطه آزمایش بر روی یک برد که جهت افزایش قابلیت کنترل و یا مشاهده انجام می گیرد، هموار مسائل ترکیب و شکل مدار و در نقاط حساس یک برد انتخاب می شود، حال آنکه برای مداری متفاوت نقاط انتخاب شونده کاملاً متفاوت می باشند.

روش های تک کاره مرتب عبارتند از:

### روش جزء بندی<sup>۱</sup>

آزمایش کامل<sup>۲</sup> یک برد دیجیتال که دارای  $n$  ورودی بوده و تنها از مدارات ترکیبی<sup>۳</sup> تشکیل شده باشد مستلزم وجود<sup>۴</sup>  $2^n$  شکل ورودی است و اگر این برد متشکل از مدارات ترتیبی<sup>۴</sup> با  $m$  جزء حافظه<sup>۵</sup> باشد، مستلزم وجود  $2^{n+m}$  شکل ورودی می باشد.

در مورد یک برد پیچیده با تعداد ورودیهای نه چندان زیاد این رقم عددی بسیار بالا می باشد. بعنوان مثال یک برد با ۲۵ ورودی و تعداد ۵۰ جزء حافظه برای آزمایش کامل نیاز به  $2^{75}$  شکل ورودی را دارا می باشد که معادل  $10^9$  ورودی بوده و عملاً "آزمایش یک برد با  $n$  این تعداد ورودیها امری غیر ممکن می باشد".

نتیجتاً "با استفاده از کامپیوتر<sup>۶</sup> و روش های متداول می توان از تعداد این ورودیها کاسته و عملیات آزمایش را آسان نمود".

برای راندن برنامه کامپیوتری زمان لازم جهت بردی که شامل  $N$  جزء دروازه می باشد برابر (مرجع ۱۰)

$$T = KN^3 \text{ Sec}$$

$$K > 1$$

می باشد. مشاهده می گردد که مجدداً "با افزایش در پیچیدگی و اندازه یک برد که باعث افزایش تعداد دروازه<sup>۷</sup> های موجود در آن می شود، زمان لازم برای راندن کامپیوتری با توانی از ۳ با لامی رود جزء بندی مناسب مدارات که عبارت از تقسیم مدارات به مجموعه ای از مدارات کوچکتر می باشد، می تواند مسئله تنها باعث تقلیل ورودیها و دروازه ها گردد بلکه زمان راندن کامپیوتری را نیز کم می نماید. مهمترین مسئله آنکه با استفاده از این روش می توان با جزء بندی مناسب عمل ایجاد آزمایش را با تجزیه و تحلیل سردو

- 1) PARTITIONING
- 2) EXHAUSTIVE TEST
- 3) COMBNATIONL CIRCUITS
- 4) SEQUENTIAL CIRCUITS
- 5) LATCHES
- 6) COMPUTER AIDED TEST GENERATION
- 7) GATE COUNT

روش های متداول، بصورت دستی وبدون کمک کامپیوتر انجام داد.  
روش های گوناگون جز، بندی عبارتند از :

### روش های الکترونیکی


الف: روش مالتیپلکس<sup>۱</sup>، در این روش سعی می شود با استفاده از جز، مالتیپلکس (MUX) در روی - ورودیها و خروجی های مرتبط بین چند قسمت مهم مدارات يك برد، قابلیت کنترل و مشاهده آنها را افزایش داد، شکل ۲-۵۷ - الف ساختمان کلی این نوع جز، بندی را نشان می دهد. در شکل ۲-۵۷ - ب با استفاده از کنترلی که بر روی MUX اعمال می شود می توان يك بخش را بصورت مستقل آزمایش نمود.

ب : روش دروازه بندی<sup>۲</sup> : این روش همانند روش با لا عمل می نماید، با این تفاوت که مدارات کنترل آن بسیار ساده تر از روش مالتیپلکس می باشد. در شکل ۲-۵۸ الف با صفر کردن سیگنال کنترل ورودی دروازه می توان کنترل کامل جز، ۲ و ۳ را بوسیله خطوط A و B و C که قابل دسترس بوسیله آزمایشگاه می باشند را بدست گرفت. یکی از موارد استعمال دروازه بندی در مورد آزمایش بردهائی می باشد که بر روی آنها اسیلاتور محلی نصب شده است. در زمان آزمایش این چنین بر دی لازم است مدارات برد، تحت کنترل پالسهای زمانی خود آزمایش شوند. بنابراین می توان با عمل دروازه بندی بر اساس شکل ۲-۵۸ ب این کنترل را انجام داد، همچنین استفاده دیگر این روش در شکستن حلقه های فیدبک می باشد.

پ : روش کنترل مستقیم<sup>۳</sup> : در این حالت با استفاده از اجزا، خاصی<sup>۴</sup> که در خروجی بخشهای جز، بندی شده قرار می گیرد، می توان این خروجی ها را در حالت امیدانی<sup>۵</sup> با لا قرار داده و کنترل آنها را بصورت دوطرفه (ورودی و خروجی) در اختیار گرفت. شکل ۲-۵۹ نشان دهنده این نوع جز، بندی می باشد.

چ : روش ساختار مسیر عمومی<sup>۶</sup> : یکی از روشهای دیگر جز، بندی که کاربرد بسیاری در سیستمهای مایکرو پروسور کنترل را دارا می باشد، طراحی سیستم با ساختار مسیر عمومی می باشد. در این حالت


- 1) MULTIPLEX
- 2) DEGATING
- 3) DIRECT CONTROL
- 4) TRI - STATE OUT-PUT
- 5) HIGH IMPEDANCE
- 6) BUS STRUCTURED




( الف )

( ب )

شکل (۲۵۲) : روش مالتیپلکس جهت افزایش قابلیت آزمایش



شکل (۲۵۸): افزایش قابلیت آزمایش بکمک دروازه‌بندی



شکل (۲۵۹): استفاده از قطعات سموضعیتی جهت افزایش قابلیت آزمایش



مسیرهای ورودی و خروجی که بصورت دسته‌بندی شده می باشند، توسط اجزاء مختلف بر دین صورت مشترک استفاده می شود. در حالت آزمایش می توان بغیر از جزء، تحت آزمایش، اجزاء دیگر را از تاثیر مسیر عمومی خارج نموده و آن جزء را آزمایش نمود. شکل ۲-۶۳ این نوع ساختار را در یک میکرو پروسیسور نشان می دهد.

### روش های مکانیکی جزء بندی

**الف :** کاربرد میکرو سوئیچ : در این روش عمل جزء بندی با استفاده از اجزاء مکانیکی انجام می گردد همانطوریکه در شکل ۲-۶۰ مشاهده می شود، با استفاده از یک میکرو سوئیچ<sup>۱</sup> که بر روی خروجی و ورودیهای مورد نیاز جزء، شماره یک و جزء ۲ نصب شده است عمل جزء بندی صورت گرفته است .  
در زمان کار معمولی برد روی سیستم، کلیدهای میکرو سوئیچ بسته بوده و خروجیها و ورودیهای جزء شماره ۱ مستقیماً به ورودیها و خروجیهای جزء ۲ متصل می باشد.  
در زمان آزمایش کلیدها باز بوده و خروجیها و ورودیهای جزء ۱ و جزء ۲ از یکدیگر جدا شده و مستقیماً به آزمایشگاه متصل می شوند.


**ب :** استفاده از کانکتور : روش دیگر استفاده از کانکتور اصلی برد در روی سیستم اصلی می باشد. در این حالت طبق شکل ۲-۶۱ ورودی و خروجیهای لازم جزء ۱ از برد خارج و سپس توسط کانکتور، مجدداً "بداخل برد" جمع و به ورودی و خروجیهای جزء ۲ متصل می شوند. در زمان کار اصلی برد این اتصالات توسط کانکتور بهم متصل می باشند حال آنکه وقتی برد از کانکتور اصلی سیستم خارج می شود این اتصالات قطع و در اختیار آزمایشگاه قرار می گیرد.

**پ :** استفاده از نقاط آزمایش : با در نظر گرفتن نقاط حساس برد از نظر قابلیت مشاهده می توان این نقاط را به خروجیهای اصلی برد منتقل و در دسترس آزمایشگاه قرار داد (شکل ۲-۶۲).


### ۲-۱۴-۱-۲ روشهای ساختاریافته

در روشهای ساختاریافته سعی می شود که تکنیک های بوجود آید مدارای کاربردی عمومی بوده و بی نظیر کلی بتوان آنها را در راستای هدف تقلیل در پیچیدگی مدارات، بخصوص مدارات ترتیبی بکار گرفت. همانطوریکه در بخشهای قبلی مشاهده شد بیشتر مسائل موجود در انجام عمل آزمایش یک مدار،


1) MICRO - SWITCH OR SUMPER WIRE



شكل (٢٦٠): کاربرد مایکروسویچ در افزایش قابلیت آزمایش



شكل (٢٦١): استفاده از کانکتور در افزایش قابلیت آزمایش



شكل (٢٦٢): استفاده از نقاط آزمایش در افزایش قابلیت مشاهده

مرتبط با قابلیت کنترل و مشاهده در نقاط مختلف مدار می باشد. در مدارات ترتیبی علاوه بر این مشکلات بعلت وجود اجزاء، حافظه در مدارات، برای شروع آزمایش مسئله بوجود آوردن مقادیر اولیه<sup>۱</sup> و کنترل و مشاهده خالت های متفاوت<sup>۲</sup> حافظه های یکی از مسائل بسیار مهم ایجاد آزمایش و تعیین حد موثر بودن آن در این نوع مدارات بوده. و بنابراین روشهای ساختار یافته، سعی در پیدا نمودن راه حل های عمومی برای این نوع مشکلات می باشد.

### روش پیمایش گذرگاه<sup>۳</sup>:

شکل عمومی يك مدار ترتیبی را می توان بر اساس شکل ۲-۶۴ الف در نظر گرفت. همانطوریکه مشاهده می شود این مدارات متشکل از دو قسمت حافظه ها و مدارات ترکیبی می باشند. در روش پیمایش گذرگاه مدارات حافظه بصورت حافظه های<sup>۴</sup> SRL می باشند که می توان اطلاعات را هم بصورت موازی و هم بصورت سری در آنها ضبط و یا خارج نمود. در زمان کار معمولی برد، اطلاعات خروجی از مدارات ترکیبی بصورت موازی وارد اجزاء حافظه SRL شده و بصورت موازی نیز از این اجزاء خارج و همزمان با ورودی اصلی مجدداً "به مدارات ترکیبی وارد می شوند".


در زمان آزمایش، اطلاعات آزمایش کننده از طریق گذرگاه ورودی که با خط تیره کلفت مشخص شده است بصورت سری وارد حافظه ها شده و سپس از طریق گذرگاه خروجی به آزمایشنده ارسال می شوند (این عمل تحت کنترل سیگنال کنترل پیمایش انجام می شود). شکل ۲-۶۴ ب مدارات و طرز کار این روش را بصورت مبسوط تر نشان می دهد.

یکی از خواص متعدد این روش امکان انجام خود آزمائی مدارات می باشد. زیرا در زمان انجام کار معمولی برد می توان با انسداد ورودی اصلی و از طریق گذرگاه پیمایش، اطلاعات آزمایش را به داخل حافظه ها که در این زمان بشکل سری درآمده اند وارد و از طریق گذرگاه پیمایش خروجی آنرا دریافت و مورد بررسی قرار داد.


### روش پیمایش و جایگزینی<sup>۵</sup>

همانطوریکه در روش پیمایش گذرگاه مشاهده شد، اطلاعات آزمایش، در زمان آزمایش دارای مسیری مشترک با مسیر اطلاعات اصلی در سیستم هستند. در روش پیمایش و جایگزینی با یکا گرفتن يك رجیستر<sup>۶</sup>

- 1) INITIALIZATION = PRESENT STATE
- 2) PRESENT & NEXT STATE
- 3) SCAN PATH DESIGN
- 4) SHIFT REGISTER LATCH
- 5) SCAN - SET
- 6) SHIFT REGISTER




شکل (۲۶۳): روش ساختار مسیر عمومی برای افزایش قابلیت آزمایش



- 1) SCAN - IN
- 2) SCAN - OUT

شکل (۲۶۴ الف): شکل عمومی یک مدار ترتیبی

۲۵۲



شکل (۲-۶۴): استفاده از روش پیمایش گذرگاه جهت انجام آزمایش در یک مدار ترتیبی (LSSD)

انتقالی  $n$  بیتی مناسب می توان بر اساس شکل ۲-۶۵ اطلاعات لازم را برای وارد کردن مقادیر اولیه<sup>۱</sup> و یا کنترل و یا مشاهده حالت های داخلی<sup>۲</sup> استفاده نمود. اطلاعات آزمایش از مسیر گذرگاه اطلاعات پیمایش ورودی و بصورت سری وارد رجیستر شده و در زمان لازم، برای انجام کنترل و یا ایجاد مقادیر اولیه، بصورت موازی وارد مدارات بردمی شوند، و به همین ترتیب در زمان مشاهده، اطلاعات داخلی مدارات می توانند بصورت موازی وارد رجیستر شده و از مسیر گذرگاه اطلاعات خروجی به آزماینده منتقل شوند.

فوائد بیشتر این روش نسبت به روش قبلی بعلاوه خارج بودن مسیر اطلاعات آزمایش از مسیر اطلاعات اصلی بردمی باشد. در این حالت بخاطر قابلیت دسترسی دلخواه حافظه ها و نقاط مختلف مدار، می توان در زمانهای مناسب اطلاعات لازم را به مدار اعمال و یا از مدار خارج نمود و یا بین ترتیب تا  $n$  نقطه مدار را می توان کنترل و یا نمونه برداری نمود، بنابراین بدون آنکه متوقفی در کار عمومی برد انجام گیرد و نتیجتاً عمل خود آزمائی را می توان بر روی برد انجام داد.

#### روش آزمایش توکار با توانائی مشاهده

استفاده از روش های خاص تشخیصی و تصحیح خطا بصورت اتوماتیکی<sup>۳</sup> و خود آزمائی، امروزه کاربرد بسیار وسیعی را در انتقال و پردازش اطلاعات بخود اختصاص داده است. عمل اتوماتیکی تشخیص خطا و خود آزمائی که همزمان با انتقال اطلاعات در یک سیستم و یا در زمان خاصی انجام میگیرد نیاز مند به استفاده از مدارات و امکانات بخصوصی می باشد.

استفاده از روش آزمایش توکار با توانائی مشاهده مستلزم استفاده از آنالیزور کد مشخصه<sup>۴</sup> (مراجع ۱ و ۱۲) می باشد. آنالیزور کد مشخصه عبارتست از روشی برای فشرده نمودن اطلاعات گرفته شده از خروجی و یا نقاط مختلف مدارات یک برد. مراحل انجام این عمل در شکل ۲-۶۶-د بطور خلاصه نشان داده شده است. اطلاعات ورودی آزمایش مدارات توسط مولدمربوطه تولید و به مدارات تحت آزمایش ارسال میشود. عملکرد این مدارات نسبت به اطلاعات ورودی در خروجیها و یا نقاط آزمایش، توسط ورودیهای آنالیزور کد مشخصه جمع آوری شده و پس از بررسی بصورت کد مشخصه واحدی به آزماینده و یا نمایشگر<sup>۶</sup> منتقل میشود. یکی از خواص مهم این روش خاصیت بسیار خوب آشکار سازی خطا در اطلاعات فشرده شونده می باشد.

- 1) INITIAL VALUES
- 2) PRESENT STATE
- 3) AUTOMATIC ERROR DETECTING & CORRECTING
- 4) SIGNATURE ANALYSIS
- 5) DATA COMPRESSION
- 6) DISPLAY

۱۲/۵۴

با استفاده از این خاصیت می توان روش آزمایش توکار با توانائی مشاهده را بوجود آورد.

مدارات حافظه برد تحت آزمایش، برای استفاده از این روش، دارای ساختمانی مطابق شکل ۲-۶۶ الف می باشند. مدارات شکل ۲-۶۶ الف بر اساس کنترل دو نقطه C1 و C2 چهار شکل مختلف را بخود میگیرد. بازاء C2=1 و C1=0، مدار مطابق شکل ۲-۶۶ ب که حالت شروع<sup>۱</sup> می باشد درمی آید. چنانچه C2=1 و C1=1 باشد حالت مدار مطابق شکل ۲-۶۶ پ بوده و تشکیل یک رجیستر انتقالی ۴ بیتی با ورودی و خروجیهای موازی را می دهد.

بازاء C2=0 و C1=0 مدار یک رجیستر چهار بیتی با ورودی و خروجی سری می باشد. (شکل ۲-۶۶ ت) بازاء C2=0 و C1=1 مدار بصورت یک آنالیزور کد مشخصه و یا مولد شکل های ورودی آزمایش درمی آید. حالت مدار عبارتست از تولید کننده شکل های ۴ بیتی ورودی آزمایش، که دارای ۲<sup>۴</sup> حالت متفاوت بوده و بصورت شبه اتفاقی می باشند (برای یک رجیستر n بیتی تعداد شکل های مختلف ۲<sup>n</sup> می باشد). برای اطلاعات بیشتر به مراجع (۱۵ و ۸) مراجعه شود. (شکل ۲-۶۶ ث)

با توجه به ساختمان و خواص مدارات حافظه مذکور شده آرایش مدارات یک برد را می توان بصورت شکل

۲-۶۶ ذ در نظر گرفت.


در زمان آزمایش ابتدا، بر اساس شکل ۲-۶۶ ب محتویات تمام حافظه ها صفر می شود. سپس مدار حافظه های شماره ۱ بصورت مولد درآمده و شکل های آزمایش تولید شده در این مدار برای آزمایش مدارات ترکیبی شماره ۱ به آن وارد می شود. در این حالت حافظه های شماره ۲ بصورت آنالیزور کد مشخصه عمل نموده و عملکرد مدارات ترکیبی شماره یک را بصورت کد واحدی به نمایشگری یا آزمایشنده منتقل می نماید. در مرحله بعد حافظه های شماره ۲ بصورت مولد عمل نموده و مدارات ترکیبی ۲ را آزمایش می نماید. نتیجه آزمایش که بصورت کد واحدی در حافظه های شماره یک جمع آوری شده به نمایشگری یا آزمایشنده منتقل میشود. یکی از فوائد بسیار مهم این روش، مسئله ایجاد آزمایش می باشد که با یکبار گرفتن مولد داخلی حل شده است. علاوه بر این زمان انجام آزمایش نسبت به روشهای قبلی بسیار کمتر است زیرا اطلاعات پیمایش که همان اطلاعات مولدمی باشد بصورت موازی<sup>۳</sup> به مدارات اعمال می شوند.

### ۲-۱۴-۱-۳ روشهای فرعی


این روش ها در حقیقت رعایت نکاتی در طراحی مدارات و آرایش اجزا، برد می باشند، که می توانند کمک بزرگی در افزایش قابلیت آزمایش برد باشند. رعایت این نکات می توانند بترتیب مفصل بعد انجام پذیرد.

- 1) GENERAL RESET
- 2) PSEUDO RANDOM PATTERNS
- 3) BURST OF PATTERNS


۱۰۶




شکل (۲.۶۶) ب: حالت مدار بازای  $C1=0$  ,  $C2=1$



شکل (۲.۶۶) پ: حالت مدار بازای  $C1=1$  ,  $C2=1$



شکل (۲.۶۶) ت: حالت مدار بازای  $C1=0$  ,  $C2=0$



شکل (۲.۶۶) ث: حالت مدار بازای  $C1=1$  ,  $C2=0$

۲۵۷



الف : آرایش ورودیها و خروجیهای برد برای اتصال به سیستم اصلی که توسط کانکتور انجام می پذیرد بسیار مهم می باشد. انتخاب استانداردهای تدوین شده بین المللی، بخصوص در مورد سیستمهای مایکروپروسور، نمتنها کمکی بسیار بزرگ برای انجام آزمایش می باشد، بلکه در تولید کلان از نظر اقتصادی یکی از پارامترهای مهم تولید و مصرف این نوع سیستمها می باشد. بعضی از استانداردهای مهم که بیشتر در سیستمهای مایکروپروسور استفاده می شوند مرجع ۴ عبارتند از :

IEEE 488 BUS

TRS 80 BUS

APPLE II BUS

LSI - 11 BUS

S - 100 BUS

SS - 50 BUS

و همچنین بعضی از استانداردهای ارسال اطلاعات بصورت سریال عبارتند از :

RS - 232C STANDARD

20 mA CURRENT LOOP

و در صورتیکه از این استانداردها استفاده نشود حداقل می بایستی آرایش معینی را در روی خروجی و ورودیهای برد در نظر بگیریم. بطور مثال، گروه کردن سیگنالهای آنالوگ بصورت مجزا از سیگنالهای دیجیتال و همچنین سیگنالهای تغذیه و غیره را می توان نام برد، این آرایش می بایستی در کلیه بردهای یک سیستم ثابت باشد.

ب : نقاط آزمایش تعیین شده و بانقاطی که در زمان آزمایش توسط اپراتور باید کاوش شود، بهتر است که جهت دسترسی آسانتر، در یک طرف برد واقع گردد.

پ : سعی شود اجزاء الکترونیکی مدارات برد تا حد امکان از یک خانواده انتخاب شوند (TTL و CMOS، ECL و ۰۰۰) و در ضمن انتخاب اجزاء، بسیار اختصاصی که فقط قابل تهیه از یک کمپانی باشند مشکل بزرگی را در تعمیرات و تولید آتی ممکن است بوجود آورد.

1) TEST POINTS

2) PROBING


ج : در زمان تهیه طرح بندی<sup>۱</sup> برد لازم است فاصله بین اجزاء برد، جهت اتصال وساطی<sup>۲</sup> که اپراتور برای ردیابی خطای کار می برد کاملاً مناسب باشد. بعنوان مثال اگر چنانچه یکی از وسایل ردیابی خطا، گیره<sup>۳</sup> چندسنگاچی باشد که سروی مدارات مجتمع وارد می شود، فواصل مدارات مجتمع باید مناسب برای اتصال این وسیله باشد، در غیر این صورت اپراتور مجبور است تمام اتصالات را یک به یک آزمایش نماید. همچنین طول اتصالاتی که ورودی و خروجی اجزاء را به خروجی اصلی برد متصل می کند حتی المقدور کوتاه انتخاب شود. زیرا طول این اتصالات با اضافه اتصال خروجی برده مدارات آزمایش شده ممکن است از ۳۵ - سانتی متر بیشتر گشته و نتیجتاً "تولید اشکالات بسیاری (مرجع ۱۴) از قبیل انعکاس و غیره را بنماید. در صورت اجبار لازم است که این خطوط با استفاده از میانگیر<sup>۴</sup> به خروجی برد متصل شوند.

ج : اجزاء دیجیتالی با تجمع بزرگد و خیلی بزرگ در صورت امکان بهتر است که روی پایه و بصورت قابل تعویض آسان نصب شوند. این امر باعث سرعت بخشیدن و تسهیل امر آزمایش می شود.


ج : در بردهای دیجیتالی زمانیکه احتیاج به جریان بیشتری برای یک خروجی که بصورت متباعد<sup>۵</sup> (پخش شونده) می باشد استفاده از مدار شکل ۲-۶۷ - الف مناسب نمی باشد. زیرا اشکال روی هر یک از اجزاء مرتبط با هر اتصال، روی کلیه اتصالات تاثیر گذاشته و عمل اشکال یابی را کاری بسیار مشکل می نماید. حال آنکه استفاده از مدار شکل ۲-۶۷ - ب تعداد گره های مرتبط را به نصف تقلیل می دهد. در همین ارتباط می توان اجزائی را که خروجی آنها بصورت متقارب<sup>۶</sup> در می آیند را در نظر گرفت. شکل ۲-۶۷ - پ استفاده از این اجزاء را برای بدست آوردن جریان مناسب خروجی نشان می دهد. در این حالت برای آشکارسازی خطا روی هر کدام از اجزاء لازم است که حداکثر کلیه قطعات بنوبت تعویض شوند. حال آنکه در مدار شکل ۲-۶۷ - ج این تعداد به یک قطعه تقلیل پیدا می کند.

خ : یکی دیگر از مواردی که می تواند در عمل آزمایش و سرعت عمل عیب یابی کمک موثری بنماید. آرایش و ترتیب قرار گرفتن اجزاء بر روی برد می باشد. نوشتن هرگونه اطلاعات در مجاورت اجزاء میتواند کمک موثری در سرعت بخشیدن به عمل آزمایش بنماید. شکل ۲-۶۷ - ج و ۲-۶۷ - د بترتیب نوع شمسه گزاری سطری و ماتریسی را نشان می دهد.


- 1) LAY OUT
- 2) DIAGNOSTIC TOOLS
- 3) IC CLIPS
- 4) BUFFER
- 5) DIVERGENT
- 6) CONVERGENT




شکل (۲۶۶): استفاده از آنالیزور کد مشخصه



شکل (۲۶۶): آزمایش مدارات یک برد استفاده از خروجی آنالیزور کد مشخصه



شکل (۲۶۷): افزایش قدرت رانش خروجی A بصورت نامناسب



شکل (۲۶۷): افزایش قدرت رانش خروجی A بصورت مناسب



۲-۱۴-۲ نتیجه گیری

با توجه به اینکه قابلیت آزمایش در یک برد، تولید و مصرف آن را بسیار اقتصادی می نماید، در نظر گرفتن این قابلیت در زمان طراحی مدارات بر دیکری از فاکتورهای بسیار مهم در طراحی آن می باشد که منجر به انتخاب یکی از روشهای گفته شده می شود. در نظر گرفتن مسائل مربوط به قابلیت آزمایش و پایش بودن آن در مدارات یک برد نه تنها مشکلات اقتصادی را وجود می آورد، بلکه در بعضی موارد آزمایش قسمتهائی از مدارات بر توسط آزمایشده موجود غیر ممکن بوده، جهت ردیابی اشکال اجباراً "بایسداز" وسائل بخصوصی استفاده نمود. (مرجع ۱۳)

در طراحی یک برد جهت دار بودن قابلیت آزمایش با توجه به مسائل و نکات گفته شده در این قسمت موارد زیر باید مورد نظر باشد.

الف : برد قابلیت آزمایش شدن بصورت مناسبی را با آزمایشده موجود داشته باشد، این بدان معنی است که برای استفاده بیشتر از روش های ممکن برای افزایش قابلیت آزمایش برد، لازم است در زمان طراحی برد ابتدا، توانائیهای<sup>۱</sup> سیستم آزمایشده مورد بررسی واقع شده و سپس روشها منطبق با این توانائیها انتخاب شوند.

ب : ارزیابی خطا توسط آزمایشده موجود باید سادگی انجام پذیرد، یعنی طراحی برد باید طوری باشد که برنامه آزمایش و نرم افزار ردیابی اشکال<sup>۳</sup> آزمایشده بتواند خطای مربوطه را تا حد جایگزینی یک قطعه مشخص نماید. اگر ردیابی خطا زمان زیادی را بگیرد و یا اینکه بصورت دستی انجام پذیرد موجب افزایش قیمت در آزمایش برد می گردد.

پ : تولید الگوهای آزمایش برای بردها تا حد امکان ارزانتر انجام شود. اگر چنانچه طراحی برد برای سهولت آزمایش بصورت مناسب انجام پذیرد بطور کلی، روی قیمت تولید و مصرف برد تاثیر زیاد مستقیم دارد.

ج : بردهای در نظر گرفته شده بصورت اقتصادی آزمایش شوند، زمان لازم جهت برپایی آزمایش<sup>۴</sup> (مراحل کلی آزمایش یک برد) باید مناسب با سرعت خط تولید باشد، در غیر این صورت تجمع بردهای

- 1) FASTER REPAIR TURNAROUND
- 2) TESTER CAPABILITIES
- 3) DIAGNOSIS SOFTWARE
- 4) TEST SET - UP TIME

آزمایش نشده اجتناب ناپذیر خواهد بود.

بدر نظر گرفتن اهداف فوق، شناخت کامل کاربرد<sup>۱</sup> در روی سیستم اصلی، شناخت کامل آزمایش شده و طراحی مناسب برای قابلیت آزمایش می توان بردهای یک سیستم را بصورت اقتصادی آزمایش نمود. با توجه به مطالب عنوان شده، از روشهای موجود برای افزایش قابلیت آزمایش، اغلب روشهای تک کاره را می توان، با انتخاب صحیح، بعد از طراحی برد نیز مورد استفاده قرار داد.

روش جزء بندی که با تغییرات مختصری بر روی اتصالات یک برد انجام می پذیرد، سبب تسهیل بسیاری در ایجاد آزمایش و ارزیابی توانایی آزمایش (حدمشربودن آزمایش)، که گرانترین قسمت استفاده از یک آزمایش شده در یک خط تولید می باشد، می گردد.

چنانچه عمل جزء بندی بصورت مناسب انجام پذیرد، تسهیلات بوجود آمده واحدی است که می توان ایجاد آزمایش را بدون استفاده از کامپیوتر (که مستلزم امکانات بسیار زیادی می باشد) و با تجزیه و تحلیل و همچنین بکار گرفتن روشهای متداول<sup>۲</sup> انجام داد (مرجع ۹). ایجاد پایگاه اطلاعات گرهها<sup>۳</sup> و خروجی مدارات که در زمان ردیابی خطا<sup>۴</sup> مورد استفاده واقع می شوند را نیز می توان، در صورت استفاده از جزء بندی مدارات یکمک تجزیه و تحلیل و بصورت دستی انجام داد. تنوع بردهای مرکز تلفن فجر که متشکل از چهار نوع برد مختلف و مدارات متفاوت می باشد، برای ایجاد آزمایش مستلزم امکانات وسیع و زمان طولانی می باشد، حال آنکه با مطالعه و بررسی بردها و بکار گرفتن روشهای مناسب و کم خرج روشهای تک کساره می توان ایجاد آزمایش را متناسب و وسیله دست و زمان مناسب انجام داد، بلکه مخاطر خاصیت جزء بندی مدارات، قدرت آزمایش را از حد خطاهای تکی به خطاهای چندتایی افزایش داد زیرا در این حالت خطاهای چندتایی که بصورت تکی در جزء بندی های مختلف واقع شده اند را می توان کشف و ردیابی نمود.

سروش متفاوت جزء بندی که در بخش ۱- ۱- ۱۴- ۲ شرح داده شده است می تواند کاربرد بیشتری داشته باشد. در روش اول امکانات لازم، نصب مایکروسویچ روی ارتباطات در نظر گرفته شده می باشد. در روش دوم وسوم، مایکروسویچ حذف شده ولی لازم است اتصالات لازم روی کانکتور اصلی برد انجام گردد. کسه روشهای دوم وسوم از نظر اقتصادی بیشتر مقرون بصره می باشند.

- 1) BOARD FUNCTION
- 2) PATH SENSITIZATION AND D- ALGORITHM
- 3) NODAL DATA BASE GENERATION
- 4) FAULT DIAGNOSIS

## ۲-۱۵) ردیابی اشکال و روشهای متداول


با توجه به مطالب گفته شده در بخش ( ۲-۳-۱ )، آزمایش يك واحد مورد نظر برسد و منظور انجام می گیرد. ممکن است آزمایش فقط برای تشخیص وجود اشکال انجام گردد و یا اینکه منظور تشخیص و سپس ردیابی اشکال باشد جهت ردیابی اشکالات کشف شده در يك واحد و روشهای مختلفی وجود دارد. دوروش - ممکن عبارت از کاوش با هدایت کامپیوتر<sup>۱</sup> و تهیه يك دیکسیونر خط<sup>۲</sup> میباشد. نحوه ساند هر يك از این روش ها، بطور خلاصه درش ۲-۶۸ نشان داده شده است. حال به بررسی روش های پردازیم.

### ۲-۱۵-۱) کاوش با هدایت کامپیوتر

با استفاده از این روش بوسیله يك کاوشگر<sup>۳</sup> و یا ابزار ردیابی خط اطلاعات لازم را از نقاط مختلف واحد تحت آزمایش و بر اساس فرمانهای رسیده از آزمایشنده جمع آوری و سپس به آزمایشنده برای بررسی انتقال می دهیم. اطلاعات رسیده از کاوشگر در آزمایشنده تحت کنترل نرم افزار آزمایش تجزیه و تحلیل گردیده و سپس قدم بعدی آزمایش را به اپراتور و توسط نمایشگر<sup>۴</sup> اطلاع می دهد. روش جستجو با هدایت کامپیوتر بصورت خلاصه مطابق شکل ۲-۶۹ انجام می شود. اغلب کاوش از سمت خروجیهای مدار کمبروی کانکتور قرار دارند و دارای اشکال می باشند. آغاز و بطرف خروجیهای قطعاتی که در مسیر اشکال وجود دارند ادامه می یابد و سپس مسیری از ورودیها بطرف خروجیهای طبقه بعدی انتخاب می شود که این مسیر دارای اشکال باشد. این عمل تا وقتی ادامه می یابد که منشأ اصلی اشکال کشف شود، بدین مفهوم که هنگام کاوش با دریافت جواب نادرست روی کانکتور، بطرف ورودی اولین گره رفته، مجدداً "کاوش را ادامه داده و يك پیام هائی که بر روی CRT ظاهر می گردد عمل را ادامه داده تا به گره ای از يك قطعه برسیم که خروجی آن خراب ولی ورودیهای آن صحیح باشند. (مرجع ۶)


مثالی در این زمینه و روش یافتن موقعیت اشکال در شکل ( ۲-۷۰) نشان داده شده است. همانگونه که ملاحظه می شود کاوش از کانکتور E شروع و به 3 و U4 میرسد با دریافت نتیجه بد روی این خروجی به 2 و U4 هدایت و با دریافت علامت ساله 3 و U2 میرسیم. با ادامه این روش در 3 و U1 نتیجه بد ولی در 1 و U1 و 2 و U1 نتیجه خوب دریافت می داریم. بدین شکل موقعیت خطا کشف و به صورت اشکال 1-a-s در روی 3 و U1 بروی نمایشگر ظاهر می شود.

- 1) COMPUTER GUIDED PROBE
- 2) FAULT DICTIONARY
- 3) PROBE , DIAGNOSTICS TOOLS
- 4) CRT DISPLAY




شکل (۲۶۸): روشهای عیب یابی





شکل (۲-۶۹): روش کاوش با هدایت کامپیوتر

۱۱۷۷



نقاطی که مورد کاوش قرار میگیرد	نتیجه کاوش
U4 PIN3	بد
U4 PIN2	خوب
U4 PIN1	بد
U2 PIN3	بد
U2 PIN2	خوب
U2 PIN1	بد
U1 PIN3	بد
U1 PIN1	خوب
U1 PIN2	خوب

شکل (۲-۲۰): ردیابی اشکال مغروش کاوش با هدایت کامپیوتر

روش کاوش با هدایت کامپیوتر از عملکرد بالا برخوردار نمی باشد. برای مثال می توان از مدارات ترتیبی نام برد علی الخصوص زمانی که مدار دارای حلقه فیدبک بوده و یک اشکال در مسیر آن قرار گیرد. در این گونه حالات کلیه اتصالات واقع در حلقه فیدبک، بمنظر دارای اشکال بوده و عیب یابی بروش فوق بسختی انجام شده و در پاره‌ای از موارد غیر ممکن می گردد.

### ۲-۱۵-۲) استفاده از روش دیکسیونر اشکالات

در این روش ابتدایست اشکالات واحد مورد آزمایش تهیه شده و سپس بسته به اینکه خواهیم به روش دستی یا اتوماتیک اقدام به تهیه دیکسیونر اشکالات نمائیم، مطابق الگوریتم نشان داده شده در شکل ۲-۷۱ عمل می کنیم. سپس از وجود آوردن اشکالات بصورت فیزیکی و یا شبیه سازی آنها در سرد و تهیه دیکسیونر اشکال خام<sup>۱</sup> و اولیه، نسبت به تهیه دیکسیونر نهایی اقدام می شود.

### ۲-۱۵-۲-۱) استفاده از دیکسیونر اشکالات

همانگونه که گفته شد ابتدایست از اشکالات که ممکن است در برد وقوع پیوندند تهیه میشود. سپس یکم یک برد سالم، اشکالات بصورت فیزیکی در برد ایجاد و نتیجه بصورت یک کد مشخص در دیکسیونر اشکالات ضبط می گردد. بنابراین دیکسیونر اشکال در هر سطر اطلاعات شامل پینهای است که در قدمهای مختلف آزمایش دارای لوزیکی مغایر با لوزیک مورد انتظار خود می باشند. مدار ترکیبی شکل ۲-۷۲ را در نظر بگیرید.

این مدار در چهار قدم بصورت  $T = \{ \bar{A} B \bar{C} D, A B C \bar{D}, A B \bar{C} D, \bar{A} B C D \}$  به شکل کامل آزمایش شده و کلیه اشکالات مدل ایستائی آن قابل آشکار شدن می باشد. همانگونه که ملاحظه می شود مدار فوق شامل ۹ گره می باشد بنابراین امکان وقوع  $2 \times 9$  یعنی ۱۸ اشکال ایستائی در آن می باشد. با تعریف خطاهای فوق، دیکسیونر اشکالات بصورت نشان داده شده در شکل ۲-۷۲ می باشد.

فرض کنید اشکال C1/1 در مدار ایجاد گردیده است. یک روش استفاده از دیکسیونر خطا، یافتن اطلاعات مربوط به اولین الگوی آزمایش<sup>۱</sup> می باشد که حداقل یک خروجی مربوط به آن الگو، دارای لوزیکی مغایر با لوزیک صحیح خود باشد. در این نوع آزمایش اعمال الگوها بترتیب تا اولین تناقض در خروجی و مقدار مورد انتظار ادامه می دهیم و پس از مشاهده اولین اشکال، عمل آزمایش متوقف و محل اشکالات ممکن روی نمایشگر ظاهر میشود. شکل ۲-۷۴ نتیجه انجام این روش در مورد اشکال C1 از نوع 1 - a - s را نشان می دهد. اشکال مذکور در قدم اول آزمایش باعث وجود تناقض و توقف آزمایش شده است.

- 1) FIRST FAILING STEP
- 2) RAW FAULT DICTIONARY

هرچه تعداد قدم های آزمایش برای ردیابی اشکال در واحد مورد نظر با تعداد بیشتری از الگوهای آزمایش موجود انجام گردد و یا عبارتی دیگر کلیه الگوهای آزمایش به برد اعمال و سپس ردیابی با اطلاعات بدست آمده انجام شود، تعداد حافظه های مورد لزوم و زمان کل افزایش یابد. بنابراین با کاربرد کلیه قدم های آزمایش، باید بین زمان لازم برای جستجو و حجم حافظه مورد نیاز و نیز در مدت تفکیک خطاها، تن به یک مصالحه داد.


نتیجه کاربرد دیکسیونر کامل اشکال برای اشکال C1/1 در شکل ۲-۲۵ نشان داده شده است. همانگونه که ملاحظه می شود استفاده از اطلاعات موجود در دیکسیونر اشکالات با استفاده از روش دیکسیونر کامل باعث می شود موقعیت بروز اشکال تنها در دو نقطه بصورت C1/1 و C4/1 بدست آید. در برخی از موارد می توان با افزودن الگوی آزمایش اضافی به قابلیت تفکیک بیشتری دست یافت. بعنوان مثال افزودن الگوی  $\bar{A} B C \bar{D}$  به چهار الگوی قبلی باعث حذف اشکال C4/1 از لیست اشکالات مورد ظن گشته و در نتیجه اشکال C1/1 بعنوان تنها اشکال ایجاد شده در برد معرفی می گردد.

#### ۲-۱۵-۲-۲ ایجاد دیکسیونر اشکال


بطور کلی دیکسیونر اشکال ساختمانی ماتریسی دارد که ستون اول آن عبارت از اشکالات ممکن در برد ستون دوم تا آخر عبارتند از نتیجه اعمال قدم های آزمایش در ارتباط با اشکال مربوطه. بعنوان مثال سطر سوم نشان می دهد که اگر اشکال C2 بصورت  $s-a-0$  در مدار وجود داشته باشد باز، الگوی آزمایش شماره ۱ و ۲ خروجی اشکال ندارد ولی در قدم سوم آزمایش خروجی متناقض می باشد و قدم چهارم نیز اشکال را کشف نمی کند. و یا بطور کلی سلول  $z_i$  ماتریس بیانگر مجموعه ای از بینشها می باشد که باز، اشکال شماره  $z$  در قدم شماره  $i$  آزمایش، دارای لوزیکی مغایر با لوزیک مورد انتظار خود می باشند. براین اساس، حجم لازم برای تشکیل دیکسیونر خطا برای مدارات بزرگ و پیچیده بسیار بزرگ گشته و نیاز به حافظه و زمان زیادی می باشد. می توان با استفاده از توپولوژی برد، اطلاعات موجود در دیکسیونر اشکالات را تا میزان قابل ملاحظه ای کاهش داد. بدین ترتیب که در ابتدا، هر نوع مدار پیچیده را به قسمت های فرعی تقسیم بندی می نمایند. نحوه تقسیم بندی به ۳ صورت انجام میشود:

#### الف) مدارهای فرعی منفصل

یک مدار و یا مدارات یک واحد زمانی منفصل نامیده میشوند که بتوان آنها را ببلوک های مستقل جداگانه تقسیم نمود. همانگونه که در شکل ۲-۲۶ الف نشان داده شده است، قسمت ها از یکدیگر جدا بوده



شکل (۲۰۷۱): روش تهیه دیسیونر اشکالات




شکل (۲-۲۲): مدار ترکیبی


شماره قدم آزمایش	# 1	# 2	# 3	# 4
لیست اشکالات	$\bar{A}BCD$	$A\bar{B}CD$	$ABC\bar{D}$	$\bar{A}\bar{B}CD$
C1/0			*	
C1/1		*		
C2/0			*	
C2/1	*			
C3/0			*	
C3/1	*	*		
C4/0				*
C4/1	*			
C5/0				*
C5/1		*		
C6/0				*
C6/1	*	*		
C7/0			*	
C7/1	*	*		
C8/0				*
C8/1	*	*		
C9/0	*	*		
C9/1			*	*

شکل (۲-۲۳): جدول نیکسینونراشکال برای مدار ترکیبی


۱۸۳



شکل (۲-۷۴): نتایج حاصل از استفاده دیکیونتراشکال، مرتبط با اولین مرد و نری



شکل (۲-۷۵): نتایج حاصل از استفاده دیکیونتراکامل



شکل (۲-۷۶ الف): مدارهای فرعی منفصل

۱۸۳

والگوهای آزمایش ایجاد شده، قابلیت تشخیص اشکالات چندگانه ایستایی را در قسمت‌های مختلف بردار آورده می‌توان برای هر یک از این بلوک‌ها دیکسیونر اشکال مجزائی تشکیل داد.

### ب) مدارهای فرعی متصل بدون اتصال مشترک قبلی

اگر خروجی یک مدار فرعی تواما "در مدار فرعی دیگر مورد استفاده قرار گیرد و بصورت یک خروجی مستقل نیز تعریف گردد، مدارهای فوق بیکدیگر اتصال داشته‌در عین اینکه هیچگونه اتصال مشترک قبلی بایکدیگر ندارند. نمونه این گونه مدارات درش ۲-۷۶ ب نشان داده شده است. در این حال اشکالات موجود در  $E_i$  بر اشکالات موجود در  $E_j$  غلبه نموده و نتیجتاً "با در نظر گرفتن درجه تقدم بالاتر برای مدار فرعی با خروجی  $E_i$ ، قادر خواهیم بود بمقدار قابل ملاحظه‌ای از حجم اطلاعات موجود در دیکسیونر اشکال کاسته بدون آنکه در صحت فیک اشکالات کاهش قابل ملاحظه‌ای یابد.

### پ) مدارهای فرعی متصل با اتصال مشترک قبلی

در این حالت چند خروجی مدار، از طریق چندین مدار فرعی قابل مشاهده می‌باشد و این امکان وجود دارد که تعدادی از اشکالات از مسیرهای مختلف به خروجی مدار انتشار یابند. همانگونه که در شکل ۲-۷۶ پ نشان داده شده است ممکن است خروجی‌های قابل رویت از تعداد متفاوتی از المان‌ها در مسیرهای فرعی پیچیده عبور نمایند بنابراین می‌توان برای اشکالات مشترک، خروجی‌های فوق را از مسیرهای ساده‌تر رویت نموده و بدین ترتیب کاهش قابل ملاحظه‌ای در حجم اطلاعات موجود در دیکسیونر اشکال ایجاد نمود.

### ل

### ۲-۱۵-۲) تشخیص اشکال بکمک تطبیق دهندگی الگو<sup>۱</sup>


تطبیق دهندگی الگو به روشی متطبیق دهندگی دقیق و تطبیق دهندگی نادقیق انجام می‌شود.

### ۲-۱۵-۳-۱) روش‌های تشخیص اشکال از طریق تطبیق دهندگی دقیق<sup>۲</sup>


در این حالت بازای هر اشکالی که در بردار می‌دهد، عمل تطابق یک به یک میان بردار اشکال تعریف شده در دیکسیونر اشکال که قبلاً "تعریف شده است (بصورت مرده<sup>۳</sup>) و بردار اشکال (بصورت زنده<sup>۴</sup>) بصورت می‌گیرد. بنابراین ایده کلی در تشخیص اشکال بر پایه تطبیق دهندگی یک به یک بین اطلاعات مربوط به

- 1) PATTERN MATCHING
- 2) EXACT MATCHING
- 3) OFF - LINE
- 4) ON -LINE





شکل (۲-۲۶)ب) مدارهای فرعی متصل بدون اتصال مشترک قبلی



شکل (۲-۲۶)پ): مدارهای فرعی متصل با اتصال مشترک قبلی

بین های خروجی مردود شده برای هر اشکال رخ داده از یک طرف و اطلاعات از قبل ذخیره شده در دیکسیونر اشکال از طرف دیگر استوار است. روش فوق برای مدارهای ترکیبی ساده که از پیچیدگی با لائی برخوردار نیستند عملی بوده حال آنکه برای مدارات نسبتاً پیچیده مستلزم برخورداری از نرم افزاری قوی میباشد. از این رو جهت استفاده از دیکسیونر اشکال در تشخیص اشکالاتی که در بردار می دهند از روش های خاصی که بستگی به نوع خاص توپولوژی بردار داشته باشد استفاده می شود که ذیلاً به شرح چند مورد آنها می پردازیم:

### الف) تطبیق اطلاعات ماتریس دوبعدی روی رشته یک بعدی بر اساس مردود یا عدم مردود شدن پینها

دیکسیونر اشکال عبارت از یک ماتریس دوبعدی (ixz) است که هر ردیف آن یکی از ز اشکال تعریف شده در بردو هر ستون آن یکی از i گام آزمایش است. فرض کنید بردی در ۱۲ گام مورد آزمایش قرار گیرد و اطلاعات موجود برای خطای شماره z آن بصورت شکل ۲-۷۷ الف باشد. جهت انطباق در این روش، به هر مرحله از آزمایش صفیاریک را اختصاص می دهیم بدین مفهوم که به ازای هر گام آزمایش چنانچه هیچ یک از پینهای خروجی مردود نشده باشد، عدد صفر در غیر این صورت عدد یک را منظور می نماییم. از آنجا که هفت اطلاعاتی بدین شیوه ممکنست زیاد گردد لذا چند بیت اضافی جهت ترمیم این امتیاز برشته فوق اضافه می نماییم.

برای مثال ۳ بیت برای بیان تعداد گام هائی که در پین و ۳ بیت برای گام هائی که پین در آنها مردود شده است. رشته یک بعدی حاصل برای خطای شماره z در شکل ۲-۷۷ ب نشان داده شده است. روش فوق برای مواردی که تعداد گام های آزمایش و نیز تعداد خروجی مردود شوند نسبتاً کم باشد، مفید می باشد. بطور کلی در جهت تکمیل در این روش کم بوده و این روش تنها برای مدارهایی با تعداد خروجی کم و مدار هائی که فاقد پیچیدگی و عاری از FAN OUT قابل ملاحظه باشد قابل استفاده است.

### ب) تطبیق دهنده گی بر اساس شماره پینهای خروجی مردود شده

جهت تطبیق دهنده گی در این روش از بیان تعداد مشخصی از پینهای مردود شده استفاده می کنیم برای مثال می توان از شماره پین ماکزیمم در هر گام آزمایش نام برد. بدین ترتیب برای تشخیص اشکال نسبت به روش (الف) با وجود افت اطلاعاتی کمتر نیاز به حافظه بیشتر داریم و زمانی که تعداد پینهای خروجی مردود شوند در هر گام آزمایش کم بوده و مدار از FAN OUT کمی برخوردار باشد، قابلیت تفکیک نسبتاً بالا خواهد بود. بنابراین با افزایش تعداد پینهای خروجی جهت مشاهده بیشتر برد را استیای افزایش قابلیت آزمایش آن، می توان تشخیص اشکال را با درجه قابلیت تفکیک نسبتاً بالائی به انجام رسانید. برای نمایش شماره بین ماکزیمم، میتوان نهایتاً "از هشت بیت استفاده نمود. رشته یک بعدی بدست آمده برای خطای شکل ۲-۷۷ الف در شکل ۲-۷۸ الف و با استفاده از چهار بیت جهت نمایش،

نشان داده شده است .

پ ) تطبیق بر اساس تعداد خروجیهای مردود شده

در مدارهایی که تعداد خروجیهای زیاد بوده و تعداد انشعاب هائیز قابل ملاحظه می باشد، بیان شمارش پین ماکزیمم نمی تواند معیار خوبی جهت اشکال یابی باشد از این رومی توان از تعداد خروجیهای مردود شده استفاده نمود . در شکل ۲-۷۸ - ب رشته یک بعدی بدست آمده در این روش نشان داده شده است .

ت ) تطبیق دهندگی با استفاده از روش های برید

با کمی دقت دیده می شود که با ترکیبی از روش های ( ب ) و ( پ ) میتوان به روش انطباق پهنه های<sup>۱</sup> جهت تشخیص اشکالات در مدارات، با قابلیت تفکیک با لادست یافت . در این روش چنانچه هیچیک از پینهای خروجی مردود نگردند به ازای آن صفر . چنانچه تنها یک پین مردود شود به ازای آن شماره آن پین و در غیر این صورت تعداد آنها را ذکر می کنیم . رشته یک بعدی حاصل در شکل ۲-۷۸ - پ نشان داده شده است . رشته یک بعدی شکل ۲-۷۸ - ب بر اساس آستانه<sup>۲</sup>  $a = 1$  تهیه شده است بدین مفهوم که اگر تعداد خروجیهای مردود شده از یکی بیشتر باشد، تعداد آنها را ذکر می کنیم . بر اساس توپولوژی بردمی تسسوان جهت برخورداری از درجه تفکیک اشکال بالا، آستانه را به  $a = 2$  و یا  $a = 3$  نیز تغییر داد که در آن صورت از شماره پین مردود شده ماکزیمم استفاده می شود .

۲-۱۵-۳-۲) روش های تشخیص اشکال از طریق تطبیق دهندگی نادقیق<sup>۳</sup>

در باره ای از موارد، تطبیق یک به یک بین اطلاعات مربوط به پینهای خروجی مردود شده و اطلاعات از قبیل ذخیره شده بطور کامل وجود ندارد . این حالت بیشتر زمانی بوقوع می پیوندد که دیکسیون تراشکال به شیوه دستی تهیه شود . در چنین مواردی تشخیص اشکال از طریق تطبیق دهندگی دقیق دچار اشکال خواهد شد . در ارتباط با عمل تطبیق دهندگی نادقیق، مکانسیم تطبیق دهندگی به صورت چند مرحله ای صورت می گیرد بدین ترتیب که تطبیق میان بردار اشکال حاصل و بردارهای اشکال موجود در دیکسیون تراشکال، از مراحل ساده تر شروع و به مراحل دشوار خاتمه می یابد . مراحل مختلف تطبیق دهندگی جهت اشکال شکل ۲-۷۷ - الف در شکل ۲-۷۹ - نشان داده شده است .

- 1) OPTIMIZE
- 2) THRESHOLD
- 3) INEXACT MATCHING

#1	#2	#3	#4	#5	#6	#7	#8	#9	#10	#11	#12
PIN 8	GOOD	PINS 7,8,12	PIN 14	GOOD	GOOD	PINS 1,10,12,15	PINS 1,9,12	PIN 11	GOOD	PINS 2,12	PIN 11

(الف)

1	0	1	1	0	0	1	1	1	0	1	1	0	0	1	0	1	0
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

(ب)

شکل (۲-۷۷): تطبیق رشته‌دو بعدی بیک بعدی بر اساس مردودیا عدم مردود شدن بینها

1000	0000	1100	1110	0000	0000	1111	1100	1011	0000	1100	1011
------	------	------	------	------	------	------	------	------	------	------	------

(الف)

0001	0000	0011	0001	0000	0000	0100	0011	0001	0000	0010	0001
------	------	------	------	------	------	------	------	------	------	------	------

(ب)

1000	0000	0011	1110	0000	0000	0100	0011	1011	0000	0010	1011
------	------	------	------	------	------	------	------	------	------	------	------

(ب)

شکل (۲-۷۸): نمایش رشته‌های یک بعدی بر اساس تطبیق‌های مختلف

#1	#6	#4	#9	#7	#12
PINS 8, 7, 8, 12, 14	PINS 14, 1, 10, 12, 15, 1, 9, 12, 11	PINS 1, 10, 12, 15, 1, 9, 12, 11, 2, 12, 11			

(الف)

#1	#5	#4	#8	#7	#11	#10	#14
PINS 8,7, 8, 12, 14	PINS 14, 1, 10, 12,15,1,9,12	PINS 1, 10, 12, 15,1,9,12,11,2,12	PINS 2, 12, 11				

#1	#3	#3	#5	#5	#7	(ب) #7	#9	#9	#11	#11	#13
PINS 8,7,8, 12	PINS 7,8,12 14	PINS 1,10, 12,15	PINS 1,10, 12,15,1,9,12 11	PINS 11,2, 12	PINS 2,12, 11						

(ب)

شکل (۲-۷۹): تطبیق چند مرحله‌ای در مراحل مختلف

بعلت افت اطلاعاتی حاصل از اعمال این روش، در صدقابلیت تفکیک اشکال نسبت به روش تطبیق دهندگی دقیق اندکی کاهش می یابد. بنابراین باید یک مصالحه منطقی میان دقت لازم در تشکیل دیکسیونر اشکال از یک طرف و در صدقابلیت تفکیک اشکال از طرف دیگر صورت گیرد.

در هر صورت بسته به تیپولوژی برد و وجود مدارات فرعی در آن و با توجه به حجم حافظه قابل دسترسی و دقت لازم در تهیه دیکسیونر اشکال، می توان با انتخاب یکی از روش های ذکر شده در فوق به در صدقابلیت تفکیک منطقی ای برای اشکالات موجود در برد دست یافت.