

مبانی آزمایش، آزمون پذیری

و

طراحی سیستم‌های مطمئن

احمد خادم زداده

مرکز تحقیقات مخابرات ایران

فصل اول

مقدمه

رویا ها به سرعت به واقعیت تبدیل می شوند . سرویس‌هایی که ارائه آن به کاربران در دهه گذشته رویابی بیش به نظر نمی رسید اکنون به کمک تکنولوژیهای پیشرفته به واقعیت پیوسته است .

وابستگی صنایع مختلف به فن آوری الکترونیک و نتیجتاً وابستگی جهان امروز به این صنعت روز به روز افزایش می یابد. فن آوری الکترونیک خود مورد انقلابی عظیم بوده و افزایش پیچیدگی و کاربرد تکنولوژیهای بسیار پیشرفته در آن شتاب بسیار زیادی داشته است. مدارات الکترونیکی و بخصوص مدارات مجتمع^۱ دستخوش تحولاتی شگرف بوده اند . بعنوان مثال می توان افزایش سرعت و تواناییها و تقلیل حجم این مدارات یا بعبارتی دیگر افزایش تعداد اجزاء الکترونیکی در واحد سطح یک قطعه را نام برد. یک مدار مجتمع در سالهای ۱۹۷۰ بطور متوسط حداقل شامل ۱۰۰ عدد ترانزیستور بوده ، حال آنکه در سالهای ۱۹۸۰ این رقم به یکصد هزار رسیده و در سال ۱۹۹۰ قطعاتی با سرعت بسیار بالا و با ترانزیستورهایی برابر ۱/۲ میلیون (میکروپروسسور ۸۰۴۸۶ از کمپانی اینتل با سرعت ۲۵ و ۳۳ مگا) در سیستمهای الکترونیکی به کار گرفته شده است .

این تعداد در سال ۲۰۰۲ به بیش از ۲۰۰ میلیون ترانزیستور و سرعتهای بیش از چند گیگا افزایش یافته است.

بکار گیری بسیار وسیع قطعات و زیر سیستمهایی با مشخصات ذکر شده و سیستمهای مختلف و بخصوص در سیستمهای بلاذرنگ^۲ و با وظایف حیاتی، اگر چه باعث بوجود آمدن قابلیتهای بسیار بالا بوده است ولیکن همزمان لزوم وجود قابلیت اطمینان در این نوع سیستمهای امری حیاتی و اجتناب ناپذیر نموده است.

قابلیت اطمینان مورد نیاز در سیستمهایی با کاربرد متفاوت به صورت متفاوت تامین می شود. برای کاربردهای بدون وقفه از قبیل سیستمهای مخابراتی نظامی و غیر نظامی^۳ و کنترل کننده های مرحله تولید صنعتی^۴ و سیستمهای کنترل ناوبری فضایی^۵ و غیره، کار بدون توقف یک نیاز حیاتی بوده و این نوع سیستمهای باقیمانده طراحی شوند تا بتوانند با وجود خرابی به وظیفه خود بطور مناسب ادامه دهند.

سیستمهای الکترونیکی بر اساس کاربرد وظیفه مورد نظر طراحی و ساخته می شوند . سیستم ساخته شده باقیمانده قادر به سرویس دهی^۶ (عملکرد صحیح) بر اساس مشخصات در نظر گرفته شده در مرجع معتبر سیستم^۷ باشد (مرجع ۱) عوامل و علل مختلفی می تواند سیستم را وادار نماید تا نتواند قسمتی و یا همه وظایف محوله را بطور مناسب انجام دهد. (مرجع ۱)

1-Integrated Circuits

2-Real Time

3-Army Communication Systems

4-Industrial Process Control

5- Navigation Control Systems

6- Proper behavior

7-Authoritative system reference

تأثیر وقایع نامطلوب^۱ بر هر یک از قسمتهای سیستم با توجه به منشاء آن در محیط‌های مختلف یک سیستم (محیط فیزیکی، منطقی، اطلاعاتی و مصرف کننده) بر عملکرد صحیح سیستم و بعبارتی عملکرد مطلوب سیستم بر اساس شکل ۱-۱ نشان داده شده است (مرجع ۲).

بطور کلی ساختار یک سیستم الکترونیکی کنترل شونده توسط برنامه‌های ذخیره شده^۳ را به چهار قسمت (چهار محیط) مختلف تقسیم می‌نمایند که به ترتیب محیط فیزیکی^۴، محیط منطقی^۵، محیط اطلاعاتی^۶ و محیط کاربر(خارجی)^۷ می‌باشد.

محیط فیزیکی سیستم به کلیه اجزاء فیزیکی سیستم اطلاق می‌شود. بنابراین یک مقاومت، یک خازن، یک ارتباط سیمی و یا یک ارتباط باریک مسی بر روی یک برد و نظائر آن یک جزء فیزیکی می‌باشد که در صورت وجود هر نوع نارسانی یا بعبارتی دیگر تغییر یک یا چند مشخصه در این اجزاء دال بر خرابی^۷ آن جزء است.

محیط منطقی، سطحی بالاتر از محیط فیزیکی می‌باشد که در این محیط تغییرات ناخواسته مقادیر منطقی مورد نظر می‌باشد. تأثیرات خرابی در محیط فیزیکی منجر به ایجاد اشکال^۸ در محیط منطقی می‌گردد. اگر چنانچه بعنوان مثال یک خرابی در یک ترانزیستور واقع بر خروجی یک قطعه مدار مجتمع^۹ ایجاد گردد، در این حالت مقدار منطقی خروجی مربوطه همواره دارای مقدار منطقی صفر و یا یک خواهد بود. بنابراین تأثیر خرابی در محیط فیزیکی منجر به وجود اشکال در محیط منطقی گردیده است.

سطح بالاتر محیط منطقی، محیط اطلاعاتی می‌باشد که در این محیط، تأثیر اشکال باعث نتایج ناخواسته (خطا)^{۱۰} در پردازش اطلاعات و در محیط اطلاعاتی می‌گردد. بعنوان مثال اگر چنانچه اطلاعات در روی یک شریان داده بصورت سریال و بصورت ۸ بیتی جریان داشته و به هر ۸ بیت اطلاعات یک بیت پاریتی الصاق شده باشد، اگر چنانچه یک خرابی در محیط فیزیکی و یا اشکال در محیط منطقی و در محیط پردازش بوجود آید که منجر به تغییر چند بیت از مقدار واقعی به مقدار غلط گردد، لازم است جهت تشخیص وجود تغییر در اطلاعات، پاریتی جدیدی بر اساس اطلاعات دریافت شده محاسبه و سپس این پاریتی با پاریتی دریافت شده مقایسه شود. اگر پاریتی جدید و پاریتی قدیم مساوی باشند خطای در اطلاعات وجود ندارد و در غیر اینصورت اطلاعات دارای خطای خطا می‌باشند.

بالاترین سطح در یک سیستم محیط خارجی می‌باشد که در آن اثر خطا از محیط اطلاعاتی به طریقی به محیط خارجی سیستم و یا کاربران منتقل می‌شود. در این حالت در سیستم و با جزئی از آن از کار افتادگی^{۱۱} انفاق افتاده است.

1-Undesired events

2- Stored Program Control systems

3-Physical Universe

4-Logical Universe

5-Informational Universe

6-External Universe


7-Failure

8-Fault

9- Integrated Circuit ~ IC

10-Error

11-Crash



شكل (۱-۱)

بر اساس کمیت تاثیر این وقایع نامطلوب در عملکرد مطلوب (یا بعبارتی درصد سرویس دهی) سیستم، وقایع نامطلوب به سه دسته جزئی^۱ ، کلی^۲ و بزرگ^۳ تقسیم بندی می شوند.

وقایع نامطلوب جزئی تنها درصد ناچیزی از وظیفه مندی سیستم را تحت تاثیر قرار میدهدن . بعنوان مثال در یک سیستم سوئیچینگ تلفن که دارای ظرفیت سرویس دهی به ده هزار مشترک می باشد وجود خرابی در یک واحد کنترل^۴ مشترک یک خرابی جزئی به حساب می آید حال آنکه در همین سیستم اگر مدار کنترل زنگ دارای خرابی شود بعلت عدم وجود هر نوع سیگنال صوتی تصور کاربر بر خرابی سیستم ونتیجتاً میتوان آنرا یک واقعه نامطلوب کلی تلقی نمود. دریک سیستم با کنترل مرکزی اگر چنانچه خرابی در واحد کنترل بوجود آید بعلت اینکه سیستم قادر نمی باشد هیچ نوع سرویسی ارائه دهد بنابراین نوع خرابی بسیار بزرگ تلقی خواهد شد. بنابراین هر چه سطح همپوشانی در شکل (۱-۱) بین وقایع مطلوب و وقایع نامطلوب بیشتر باشد تاثیر خرابی بیشتر خواهد بود.

جهت افزایش قابلیت اطمینان در سیستمهای الکترونیکی لازم است بر اساس شناخت دقیق از نقش هر یک از اجزاء سیستم در عملکرد مطلوب سیستم و نوع وقایع نامطلوب قابل وقوع در آن جزء سیستم و تعیین اندازه تاثیر نامطلوب در وظیفه مندی، سیاستهای مختلفی را درآن اتخاذ نمود.

قابلیت اطمینان در یک سیستم را می توان به دو طریق بوجود آورد:

الف : بکارگیری روشهای پرهیز از وقایع نامطلوب^۵ با بکارگیری اجزاء فیزیکی با کیفیت بسیار خوب و استفاده از تجهیزات بسیار پیشرفته و اجراء دقیق قوانین طراحی و بازنگری بر آن و آزمایش و ارزیابی مرحله به مرحله می باشد که میتواند از بوجود آمدن وقایع نامطلوب (سخت افزاری و نرم افزاری) جلوگیری کند. (مرجع ۴،۲)
ب : طراحی سیستم و ساختار آن به گونه ای باشد که سیستم بتواند وجود وقایع نامطلوب را آشکار و تصمیم مناسب برای مقابله با آن را اتخاذ نماید^۶. جهت آشکار سازی وقایع نامطلوب و در صورت نیاز بر طرف کردن آن از چهار نوع افزونگی^۷

- سخت افزاری
- نرم افزاری
- اطلاعاتی
- زمان

استفاده می شود (مرجع ۴ و ۵ و ۶). که با توجه به کاربرد هر یک و یا مجموعه ای از افزونگی های مختلف می توان ساختار پدافندی^۷ مناسب جهت بوجود آوردن سیستمی با قابلیت اطمینان مناسب را بدست آورد.
در شکل (۱-۲) نمادی از یک سیستم، طراحی مطمئن نشان داده شده است و در شکل مذکور هر نوع خرابی(a) که بتواند عملکرد سیستم را در محیط فیزیکی تحت تاثیر قرار دهد و عملکردی ناخواسته برابر UE(a) داشته باشد، در صورت وجود سیاست مقابله مناسب R_1 به محیط عملکرد صحیح باز می گردد. در

1-Minor

2-Major

3-Catastrophic

4-Fault avoidance technique


5-Fault tolerant

6-Redundancy

7-Defense structure

صورت عدم وجود امکانات مناسب مقابله با خرابی، اثر خرابی به محیط لوژیکی منتقل و اشکال b بوجود آمده یا مقابله و سیستم به حالت عادی بر می گردد یا به لایه اطلاعاتی منتقل و باعث ایجاد خطا خواهد شد و به همین ترتیب در صورت عدم مقابله با خطا اثر آن به محیط خارجی منتقل نمی شود.

$UE(x)$



شکل(۱-۲) روش‌های آشکار سازی و غلبه بر وقایع نامطلوب

با توجه به اینکه یکی از خواسته های مهم مصرف کنندگان سیستمهای با تکنولوژی بالا در چرخه حیات سیستم^۱، قابلیت اطمینان و طول عمر مناسب و نگهداری اقتصادی می باشد، تولید کنندگان این نوع محصولات با توجه به کمبود کارشناسان دارای تخصص و همچنین پیچیدگی مراحل انجام تولید محصولات باید جوابگوی نیازهای قابلیت تولید^۲، راندمان تولید^۳، کنترل کیفیت^۴ و اقتصادی بودن، نگهداری، آینده سازی باشند.

تجربیات و بررسی های اقتصادی و صنعتی، خط مشی صحیح را در هر چه بیشتر اتوماتیزه نمودن کلیه مراحل مختلف این نوع سیستمهای پیشنهاد نموده و امروزه ثابت گردیده است که بدون استفاده از چنین

1-Life Cycle

2-Productivity

3-Product efficiency


4-Quality control

روشهایی امکان طراحی، تولید و نگهداری و آینده سازی، کاملاً غیر اقتصادی و در مورد سیستمهایی با تکنولوژی بسیار پیچیده غیر ممکن می باشد. بنابراین امر تولید و مصرف سیستمهایی با تکنولوژی بالا مستلزم بکارگیری علوم و فن آوری های مرتبطی می باشد .

علوم و فن آوریهای مرتبط با این سیستمهای بصورت تکاملی و همزمان با پیشرفت و توسعه تکنولوژی های مرتبط توسعه یافته و امروزه اساس چرخه حیات آنها را تشکیل می دهد.


کارشناسان و تحلیل کنندگان صنعتی معتقدند که انقلاب صنعتی جدید بر مبنای استفاده از کامپیوتر در چرخه حیات از دهه ۱۹۷۰ آغاز گردیده است که در ارتباط با صنعت الکترونیک تحت عنوان طراحی و مهندسی تولید و نگهداری^۱ به کمک کامپیوتر می باشد .

وجود تکنولوژی های نو و فرآیندهای مربوطه یعنی تحقیق و توسعه طراحی و ساخت نمونه مهندسی ، تولید ، مصرف، مراقبت و نگهداری، پیش بینی و آینده سازی، زنجیره ای بسته را بر اساس دیاگرام (۱-۱) تشکیل می دهند که حیات آن بسته به مکانیسم های پیشرفت اطلاع رسانی در داخل این زنجیره و نحوه ارتباط اجزاء این زنجیر، با دنیای خارج است. تجربیات و بررسی های اقتصادی و صنعتی، خط مشی صحیحی را در جهت ارتقاء بهره وری در هر مرحله از زنجیره فوق و نتیجتاً ارتقاء بهره وری کل با استفاده از کامپیوتر فراهم می آورد. نقش محوری تکنولوژی اطلاعات و در این راستا، ایجاد پایگاه های اطلاعاتی لازم جهت بکارگیری ارتباط اطلاعاتی بین حلقه های زنجیره و دنیای اطلاعات خارج از زنجیره است. در یک کلام، نقش سیستم اطلاعات مدیریت^۲ (MIS) عامل استفاده موثر از تاریخچه موجود از این زنجیره در جهت بهینه سازی، اقتصادی نمودن و نتیجتاً ارتقاء بهره وری در مراحل مختلف قبل و بعد از تولید یک فرآورده با تکنولوژی پیشرفتی محسوب می شود .



دیاگرام (۱-۱) زنجیره گذارهای قبل و بعد از تولد یک سیستم الکترونیکی با تکنولوژی پیشرفتی

زیر ساخت لازم و مورد نیاز جهت طراحی یک سیستم مطمئن با توجه به دیاگرام (۱-۱) بصورت فلوچارت (۱-۱) می باشد.



فلوچارت (۱-۱) زنجیره طراحی و تولید با کمک کامپیووتر

				500
		50		
	5.0			
0.5				

آزمایش آزمایش آزمایش آزمایش
در سطح در سطح در سطح در سطح
قطعه برد سیستم گارانتی

شکل (۱-۳) قیمت تمام شده برای آزمایش در سطوح مختلف سیستم

آشنایی با آزمایش

- ۱-۱- مدارات دیجیتالی
- ۱-۲- ضرورت آزمایش
- ۱-۳- ماهیت آزمایش
- ۱-۴- ایجاد برنامه آزمایش
- ۱-۵- کمینه ساختن الگوهای آزمایش
- ۱-۶- کد کردن برنامه آزمایش
- ۱-۷- وارد کردن برنامه آزمایش
- ۱-۸- آزمایش مشخص کردن اشکال برد
- ۱-۹- اشکال یابی
- ۱-۱۰- انواع آزماینده ها

آشنایی با آزمایش

در این فصل مفاهیم اصلی آزمایش از جمله ماهیت آزمایش، لزوم انجام آزمایش و چگونگی انجام آزمایش مورد بحث قرار می‌گیرد.

۱-۱- مدارهای دیجیتالی

مدارات الکترونیکی به منظور ارائه سرویس‌های (وظیفه مندی) مورد نظر طراحی می‌شوند. این مدارات شکلها و اندازه‌های گوناگون دارند. گاه یک برد کوچک با تعداد محدودی قطعه‌های الکترونیکی است و گاه بردی بزرگ می‌باشد که از صدها قطعه‌های الکترونیکی پیچیده تشکیل می‌شود. هر یک از قطعات نیز به نوبه خود ممکن است برای تحقق بخشیدن به چندین نوع سرویس به کار رود و با عبارتی عملکرد بسیار پیچیده را بعهده داشته باشد. سیستمهای پیچیده با وظیفه مندی راهبردی^۱ گاه از هزاران برد تشکیل می‌شوند و گاه متشكل از یک و یا چند برد می‌باشند.

ولی با توجه به اهمیت و حیاتی بودن تداوم و سرویس دهی بدون وقفه برای این نوع سیستمهای، یکی از مهمترین نیازها وجود قابلیت اتکاء^۲ و عبارتی قابلیت اطمینان^۳ در این سیستمهای زمانی اتکاء پذیر می‌باشد که قابلیتها بیاید در سیستم گنجانده شده باشد که با بکارگیری این قابلیتها همواره بتواند بطریقی وضعیت خود را در سطوح مختلف برد و زیر سیستم و سیستم درپایش^۴ (بازرسی) نماید.

۱-۲ ضرورت آزمایش

ایجاد وقایع نامطلوب در چهار محیط فیزیکی و منطقی و اطلاعاتی و محیط مصرف کننده، اجتناب ناپذیر می‌باشد. در مرحله طراحی یک مدار الکترونیکی، عوامل پیشنهادی از قبیل خطاهای طراحی و در مرحله ساخت عواملی نظیر خرابی بعضی از قطعات و بردۀای مدار چاپی، خرابی‌های مرتبط با سوار نمودن قطعات بر روی بردّها و خرابی‌های تجمع بخشی به بردّها و برپایی سیستم نیاز به آزمایش قدم به قدم یعنی آزمایش در سطح قطعه، آزمایش در سطح بردۀای مدار چاپی، آزمایش بردۀای مونتاژ شده و آزمایش بردۀای مجتمع (زیر سیستمهای) و نهایتاً آزمایش سیستم برپا شده می‌باشد. با توجه به آمار صنعتی لزوم آزمایش قدم به قدم و بکارگیری کامپیوتر محور اقتصادی طراحی و بکارگیری یک سیستم الکترونیکی پیشرفته می‌باشد. بر اساس شکل (۳-۱) قیمت تمام شده برای آزمایش در سطوح مختلف یک سیستم آورده شده است.

۱-۳ ماهیت آزمایش

در پایش^۵ یک واحد از یک سیستم را آزمایش می‌نماییم و آن فعالیتی است که بتواند واحد تحت آزمایش را وادار به انجام نوع وظیفه مندی نماید که بعده آن واحد در سیستم^۶ اصلی گذاشته شده است.

1-Strategic

2- Dependability


3-Reliability

4-Monitor

5-Monitoring

6-Prime system

بنابراین لازم است جهت آزمایش واحد تحت آزمایش یک رشته ورودی هایی، مشابه ورودیهایی که در سیستم اصلی واحد اعمال می شود تهیه شود. این ورودیها تحت عنوان الگوهای آزمایش و با بررسی و تجزیه و تحلیل وظیفه مندی واحد و با استفاده از روش‌های مختلفی تهیه می شود. شکل (۴-۱). به ازاء اعمال هر الگوی آزمایش به ورودی های واحد تحت آزمایش بردار خروجی (پاسخها) وقتی که واحد بدون تاثیر وقایع نامطلوب است ، بنام خروجی منتظره^۱ نامیده می شود . بنابراین بطور کلی آزمایش یک واحد عبارت است از اعمال الگوهای آزمایش و همزمان دریافت پاسخهای واحد و سپس مقایسه خروجی ها (الگوهای) منتظره با پاسخهای واحد.




شكل (۴-۱) اصول آزمایش

یک مدار ترکیبی با چهار ورودی و یک خروجی و سه دریچه در نظر می گیریم. مدار ترکیبی مداری است که خروجی آن تنها تابعی از ورودی های واحد می باشد . اقدام اول فراهم آوردن تحریکهای الگوهای آزمایش است که بتواند محل همه عواملی که باعث بوجود آمدن وضعیت نامطلوب در واحد تحت آزمایش مانند آنچه که در شکل ۱-۵ دیده می شود آشکار کند . عامل این مدار نمونه، اتصال کوتاهی است که بین زمین و سیم رابط بین پایانه های ۳ از U1 و پایانه ۱ از U3 ایجاد شده است. (اتصال بین این دو پایانه را گره می نامند).

۱-Expected out-put

برای آشکار سازی وضعیت نامطلوب نخست باید عامل را برانگیخت و سپس موجبات انتقال اثر مخرب آن عامل بر واحد تحت آزمایش را به خروجی ها فراهم آورد. برای برانگیختن اشکال باید سطح منطقی "۱" که مخالف لوژیک بوجود آمده در محل خرابی می باشد را اعمال کرد. با اعمال این تحریک اگر مدار اشکال نداشته باشد در گره سطح منطقی "۱" ظاهر می شود اما چون مدار دارای اشکال سطح منطقی "۰" است که با حالت کار مدار در وضعیت مطلوب تفاوت می کند. بنابراین تعداد صحیح گره از یک به صفر تغییر می کند. از طرفی برای آشکار کردن اثر عامل در خروجی باید آن را انتقال داد. برای این منظور تنهای راه ممکن آن است ورودی ۲ از واحد U3 صفر و یا بعبارتی یکی از ورودیهای اصلی D,C صفر باشد.

حال ببینیم چگونه می توان برای مدار یک برنامه آزمایش تهیه کرد. چون مدار یک مدار ترکیبی ساده است یک راه برای ایجاد برنامه آزمایش تشکیل جدول واقعیتها است. جدول واقعیتها این مدار را در شکل (۱-۶) آمده است.




شکل (۱-۵) آزمایش برای نشان دادن اشکال

بر اساس مثال قبلی نقطه ای از یک مدار در اثر لحیم کاری نادرست با زمین دستگاه اتصال کوتاه شده است. برای برانگیختن این عامل خرابی شرایطی برای مدار فراهم آوریم که توانایی ایجاد سطح منطقی بالا را در محل خرابی داشته باشد. برانگیختن خرابی یک مرحله از کار است. مرحله دیگر آشکار کردن اشکال به کمک خطای ایجاد شده در پاسخ یعنی نشان دادن تفاوت عملکرد مدار در حالت سالم بودن با عملکرد آن در حالت خرابی است. این تفاوت زمانی آشکار می شود که اثر خرابی را بتوان به یک نقطه که توانایی آشکار کردن داشته باشد، معمولاً خروجی، انتقال داد. بنابراین خرابی هنگامی آشکار می شود که برانگیخته شود و اثر آن انتقال یابد. از این رو برای آشکار کردن خرابی در یک برد باید آن را با اعمال مجموعه ای از سطوح منطقی و الگوهای آزمایش بر انگیخت وبا ایجاد مسیر بین محل اشکال تا خروجی امکان انتقال آن را فراهم آورد.

با برانگیختن و انتقال عامل خرابی به خروجی به سطوحی منطقی که متفاوت با سطوح منطقی در حالت سالم بودن واحد تحت آزمایش است، دست می یابیم و با مقایسه این الگوها با الگوهای سالم و از قبل تعیین شده وجود خرابی در واحد را آشکار می نمائیم. پس برای آشکار کردن خرابی باید آن را برانگیخت و امکان انتقال آن را فراهم ساخت.

۴-۱ ایجاد برنامه آزمایش

پس از آشنایی با مراحل انجام آزمایش باید به نحوه ایجاد این برنامه پردازیم. در شکل (۶-۱) یک مدار نمونه بسیار ساده ترکیبی دیده می شود. نخستین گام برای ایجاد یک برنامه آزمایش، تحلیل دقیق مدار از نظر وظیفه مندی می باشد.



شکل (۶-۱) مدار نمونه متشکل از دریچه های OR,AND و INVERT

چون در واحد تحت آزمایش ۴ ورودی وجود دارد بنابراین ۱۶ ترکیب (الگوی آزمایش) از سطوح منطقی می تواند وجود داشته باشد که هر یک از آنها یک الگوی آزمایش است. الگوی آزمایش مجموعه ای از سطوح منطقی است که باید به ترتیب به ورودیهای واحد اعمال شود. بنابراین اگر ۱۶ الگوی آزمایش را به مدار اعمال کنیم آزمایش مدار کامل می شود.

این روش آزمایش، یعنی آزمایشی که تمامی ترکیبات سطوح منطقی به ورودیها اعمال شود، را روش آزمایش فرآگیر می نامند. تعداد الگوهای آزمایش برای آزمایش فرآگیر یک واحد ترکیبی با 2^n ورودی برابر با 2^4 الگوی آزمایش می باشد.

الگوی ورودی				الگوی خروجی متنظره
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

شکل (۶-۱) برنامه آزمایش فرآگیر(الگوهای آزمایش فرآگیر)

۱-۵ کمینه ساختن الگوهای آزمایش

با افزایش ورودیها، مقدار الگوهای ممکن به سرعت افزایش می‌یابد که برای ورودیهای بیشتر از ۲۵ ایجاد الگوهای کامل و اعمال آن به واحد تحت آزمایش بسیار زمانگیر می‌باشد. بنابراین می‌توان تعدادی از الگوهایی که نقشی در آشکار سازی وجود خرابی در واحد را ندارند حذف نمود (کمینه کرد). در اینجا تنها عوامل خرابی نوع ایستا یعنی خرابی هایی که باعث می‌شوند سطح منطقی یک گره در مقدار ثابتی برابر "۰" یا "۱" باقی بماند در نظر می‌گیریم.


برای به حداقل رساندن الگوهای آزمایش نخست مطابق شکل (۷-۱) سطح منطقی اعمالی به ورودیهای B و D را "۱" و سطح منطقی ورودیهای اعمالی به A و C را "۰" در نظر می‌گیریم. سطح منطقی "۱" در B و سطح منطقی "۰" در A ایستای "۱" در پایه ۳ از U1 را برمی‌انگیزاند. چون روی این پایه خروجی باید سطح منطقی "۰" داشته باشد، اشکال ایستا بر "۱" در پایه ۱ از U3 نیز را برانگیخته می‌شود. وانگهی انتقال این اشکال مسلم است زیرا سطح منطقی "۰" در C، سطح منطقی "۰" در پایه ۲ از U3 را به وجود می‌آورد. به این ترتیب هر یک از این اشکال خروجی E را تغییر می‌دهد. اشکالات مذکور که توسط الگوی مربوطه فعال و به خروجی منتقل می‌شوند اصطلاحاً گفته می‌شود که تحت پوشش الگوی مربوطه هستند. از طرفی E نقطه ای نمایانگر است پس اشکال را آشکار می‌کند. همچنین اگر سطح منطقی C,D به ترتیب "۱" و "۰" باشد اشکال ایستا بر "۱" در پایه ۳ از U2 و پایه ۲ از U3 برانگیخته می‌شود و چنانچه A سطح منطقی "۰" داشته باشد این اشکال منتقل می‌شوند. همچنین چون دو پایه ورودی U3 سطح منطقی صفر دارند، اشکال ایستا بر "۰" احتمالی در پایه ۳ از U3 نیز برانگیخته می‌شود و چون این اشکال روی گره خروجی است نیازی به انتقال آن نیست و خود آشکار می‌شود. و بالاخره سطح منطقی "۰" در گره های C,A اشکال ایستا بر "۱" پایه ۱ از U2 و پایه ۱ از U2 را برمی‌انگیزاند و چون D,B سطح منطقی "۱" دارند این اشکالها منتقل می‌شود. به این ترتیب الگوی آزمایش مربوط به کلیه اشکالهای فوق مشخص می‌شود.

اگر در گام دوم، به ترتیب الگوی آزمایش را وارانه کیم اشکالها پایه ۲ از U1 و پایه ۲ از U2 مشخص می‌شود.

در گام سوم با اعمال سطح منطقی "۱" به A,B اشکال ایستا بر پایه ۳ از U1 و پایه ۱ از U3 برانگیخته می‌شود. بنابراین الگوی سطح منطقی در پایه ۳ از U3 اشکال ایستا بر "۱" آن را برمی‌انگیزاند و در ضمن مشخص می‌کند که پایه ۱ از U1 و پایه ۲ از U2 هیچکدام اشکال ایستا بر "۰" ندارند.

اشکال ایستا بر "۰" در پایه ۱ و پایه ۲ از U2 و پایه ۳ از U2 و پایه ۲ از U3 در گام چهارم که وارون گام سوم است برانگیخته می‌شود. و بدین سان با چهار گام کلیه اشکالهای احتمالی مدار مشخص خواهد شد.

بنابراین با تحلیل مدار موفق شدیم تعداد گامهای آزمایش را از ۱۶ به ۴ کاهش دهیم. اکنون مجموعه ای از الگوهای آزمایش در اختیار داریم که به کمک آنها می‌توان واحد تحت آزمایش را به طور بهینه آزمایش کرد. چون با مدارهای ترکیبی سروکار داریم ترتیب الگوهای آزمایش مهم نیست.



گام	الگوهای ورودی ABCD	(خروجی های منتظره) الگوهای خروجی	اشکالهای آشکار شده
		E	
1	0101	1	U1 pin 3 stuck high U3 pin 1 stuck high U2 pin 3 stuck high U3 pin 2 stuck low U1 pin 1 stuck high U2 pin 1 stuck high
2	1010	1	U1 pin 2 stuck high U2 pin 2 stuck high
3	1100	0	U1 pin 3 stuck low U3 pin 1 stuck low U3 pin 3 stuck high U1 pin 1 stuck low U1 pin 2 stuck low
4	0011	0	U2 pin 1 stuck low U2 pin 2 stuck low U2 pin 3 stuck low U3 pin 2 stuck low


شکل (۷-۱) الگوهای کاهش یافته و اشکالات تحت پوشش

۱-۶- کد کردن برنامه آزمایش

شکل ۱-۶ نوعی برنامه آزمایش را نشان می دهد. چگونگی کد کردن چهار الگوی آزمایش به کمک یک زبان سطح بالا در این شکل دیده می شود. سه رقم سمت چپ هر خط ارقامی دلخواه اند که با افزایش جملات افروده می شوندو اصطلاح set inputs سطح منطقی اعمالی به پایه ها یعنی بالا (HI) یا پائین (LO) بودن آنها و اصطلاح Expect output سطح منطقی خروجی مورد انتظار را مشخص می کند. استفاده از زبانهای آزمایش معمولاً با توجه به برد تحت آزمایش تعیین می شود. علامت \$ نیز پایان یک الگوی آزمایش یا پایان یک مرحله از آزمایش را نشان میدهد که گاه به آن علامت پایان دهنده آزمایش می گویند.

در مثال بالا اولین گام که با شماره 070 مشخص شده است، نشان می دهد که ورودی های B,D سطح منطقی یک و ورودیهای A,C را در سطح منطقی صفر قرار داد و انتظار داشت که خروجی E سطح منطقی یک داشته باشد .

این چهار خط را کسانی که با آزمایش سرو کار دارند به خوبی می فهمند. اما برای دستگاههای آزماینده باید سطح منطقی "۱" و "۰" برای کلیه پایانه های ورودی و خروجی تعریف شود. برنامه کامل آزمایش برای مدار مثال فوق در شکل (۸-۱) دیده می شود که در آن سیزده جمله به برنامه قبلی افزوده شده است.



```

070;SET INPUTS:HI(B,D)LO(A,C)
      EXPECT OUTPUTS:HI(E)$
075;SET INPUTS:HI(A,C)LO(B,D)
      EXPECT OUTPUTS:HI(E)$
080;SET INPUTS:HI(A,B)LO(C,D)
      EXPECT OUTPUTS:LO(E)$
085;SET INPUTS:HI(C,D)LO(A,B)
      EXPECT OUTPUTS:LO(E)$
090; END TEST $
  
```

شکل (۸-۱) برنامه آزمایش کد شده

جمله شماره 005 پایه های ورودی واحد تحت آزمایش را تعریف می کند. این پایه ها را "رانه" می نامند. رانه مداری از دستگاه آزماینده است که ولتاژ و جریان مناسب برای فعال کردن ورودیهای واحد تحت آزمایش را فراهم می آورد.

جمله شماره 010 پایانه خروجی را تعریف می کند. این پایانه را دریافتگر مداری از دستگاه آزماینده است که سطوح مختلف در پایانه های خروجی تحت آزمایش را نشان میدهد یا در می یابد. شماره جملات در هر مرحله ۵ شماره افزوده می شود. به این ترتیب می توانیم هر جا که لازم باشد جمله جدیدی بیفزاییم، بدون اینکه نیازی باشد شماره جملات قبلی را تغییر دهیم.

در جمله های شماره 015 تا 035 پایه های دستگاه آزماینده را مطابق مدار اصلی نامگذاری کرده ایم. مثلاً پایه شماره ۱ را A نامیدیم. این امر به برنامه نویس کمک می کند که برنامه را به ترتیبی تنظیم کند که با اسمی سیگنالهای مدار همخوان باشد.

در جمله های شماره 040 و 045 سطوحهای منطقی "۱" و "۰" برای رانه دستگاه آزماینده تعریف می شود. در این مثال سطح منطقی "۱" برابر $2/47$ و سطح منطقی "۰" برابر $87/0$ است. به همین ترتیب سطوحهای منطقی "۱" و "۰" برابری دریافتگر نیز باید تعریف شود. این سطوحها منطقی را آستانه می گویند. چون مثلاً در مثال بالا سطح منطقی "۱" که برابر $2/87$ است نشان میدهد که مقادیر بالاتر از $2/87$ از نظر دریافتگر

منطق "۱" است و سطح منطقی "+" که برابر ۴۷/۰ است نشان می دهد که ولتاژهای کمتر از ۴۷/۰ در منطق "۰" است. مقادیر میان ۴۷/۰ و ۲/۸۷ هیچ سطح منطقی ای ندارند.

جمله شماره ۰۶۰ ویژگیهای منبع تغذیه دستگاه آزماینده را برمی شمرد. پس منبع تغذیه شماره ۱ باید ولتاژی برابر ۵۷ جریانی برابر ۲A فراهم آورد.

جمله شماره ۰۶۵ تا خیری برابر ۲S ایجاد می کند، تا در طی آن منبع تغذیه و واحد تحت آزمایش به حالت پایدار خود برسند.

چهار خط بعدی بخش اصلی برنامه آزمایش است که پیشتر به آن پرداختیم و بالاخره جمله END TEST پایان برنامه را مشخص می کند.


درباره زبان آزمایشی نیمه انگلیسی که در برنامه بالا از آن استفاده کردیم و نیز برنامه های بیسیک و اطلس پس از این بحث خواهیم کرد.

۱-۷-وارد کردن برنامه آزمایش

پس از نوشتتن برنامه بر روی فرمها مخصوص باید مطابق روال شکل (۱۰-۱) آن را از طریق پردازنده اطلاعات سیستم به حافظه سیستم وارد کرد. برای وارد کردن برنامه آزمایش به سیستم آزمایش راههای گوناگونی وجود دارد، راه معمول استفاده از ترمینال است.

```
005; DEFINE INPUT PINS:1,2,3,4$  
010; DEFINE OUTPUT PINS:5,$  
015; NAME PIN1="A"$  
020; NAME PIN2="B"$  
025; NAME PIN3="C"$  
030; NAME PIN4="E"$  
035; NAME PIN5="E"$  
040; DEFINE DRIVE HI=2.4V $  
045; DEFINE DRIVE LO=2.8V $  
050; DEFINE SENSE HI=2.8V $  
055; DEFINE SENSE LO=2.4V $  
060; SETUP POWER SUPPLY 1 TO 5V, 2AMP $  
065; PAUSE FOR 2 SECOND $  
070; SET INPUTS:HI(B,D)LO(A,C)  
EXPECT OUTPUTS :HI(E)$  
075; SET INPUTS:HI(A,C)LO(B,D)  
EXPECT OUTPUTS:HI(E)$  
080; SET INPUTS:HI(A,B)LO(C,D)  
EXPECT OUTPUTS:HI(E)$  
085; SET INPUTS:HI(C,D)LO(A,B)  
EXPECT OUTPUTS:HI(E)$  
090; END TEST $
```

شکل (۹-۱) برنامه آزمایش کاملاً کد شده




شکل (۱۰-۱) ویرایش، تبدیل و ذخیره آزمایش

پس از وارد شدن برنامه به سیستم زبان آن که زبان سطح بالاست به زبان قابل فهم ماشین تبدیل می شود . این کار را نرم افزار سیستم انجام می دهد. در بلوک دوم فلوچارت این عمل نشان داده شده است. اگر برنامه اشتباه داشته باشد، کامپیوتر فهرستی از اشتباهات عرضه می کند که با مراجعه به آن می توان اشتباهات را برطرف کرد.


با ذخیره شدن برنامه باید مطابق شکل (۱۱-۱) رشته عملیاتی را زیر نظر اپراتور انجام داد. نخستین گام انتقال برنامه از حافظه پرگنجایش به حافظه اصلی سیستم آزماینده است. پس از آن اپراتور واحد تحت آزمایش را به سیستم آزماینده متصل میکند و دستور شروع را میدهد. دستگاه آزماینده باید نشان دهد که واحد تحت آزمایش دارای خرابی یا سالم است(بلوک با خطوط پهن). اگر واحد دارای اشکال باشد توسط آزماینده کشف می شود و اگر برد سالم باشد واحد دیگری تحت آزمایش قرار می گیرد واحد آزمایش می شود.

۱-۸-روش عملی در آزمایش مشخص کردن خرابی واحد تحت آزمایش

در شکل (۱۲-۱) روش عملی تعیین دارای اشکال یا سالم بودن واحد تحت آزمایش دیده می شود. واحد پردازش مرکزی (CPU) برنامه آزمایش را از حافظه پرگنجایش به حافظه محلی منتقل میکند و اجرای برنامه را آغاز می کند. به این ترتیب که اطلاعات از نوع ".۰" و ".۱" را از حافظه اصلی به حافظه محلی می برد. حافظه محلی اطلاعات را برای اعمال به واحد تحت آزمایش یا مقایسه اطلاعات به طور موقت حفظ می کند. واحد تحت آزمایش را یک تطبیق گر میانگیر به آزماینده وصل می کند.




شكل (۱۱-۱) عملکرد آزماینده



شکل(۱۲-۱) آزمایش سالم یا خراب بودن

۹-۱ اشکال یابی

اگر واحدی دارای اشکال باشد اغلب آزماینده می توانند آن را مطابق فلوچارت (۱۳-۱) اشکال یابی کنند یعنی محل خرابی را دقیقاً مشخص سازند.



شکل (۱۳-۱) عملکردهای آزماینده در زمان تشخیص محل اشکال


در شکل (۱۲-۱) روش یا روش‌های اشکال یابی را که یک آزماینده می‌تواند انتخاب نماید، تشریح شده است. با آشکار شدن وجود خرابی در یک واحد، نرم افزار آزماینده در ردیابی خرابی در واحد کمک می‌کند. کمکی که نرم افزار می‌کند سطوح مختلفی دارد. ممکن است تنها به اپراتور بگوید که برد دارای خرابی است و راهنمایی هایی برای اشکال یابی آن از طریق دستی (غیر خودکار) ارائه دهد. یا آنکه به کمک روش‌های ویژه اشکال را به صورت خودکار بیابد و بصورت خودکار بر آن غلبه نماید و یا آنکه بر روی نمایشگر محل آن را مشخص کند و سرانجام ممکن است این امکان را فراهم آورد که اپراتور بتواند به کمک کاوشگر^۱ که مداری دریافتگر است سطوح منطقی گره های داخلی مدار را بررسی نموده و بصورت دستی محل اشکال را مشخص نماید.

۱-۱۰- انواع آزماینده ها (روش های عملی آزمایش)


روشهای آزمایشی و یا سیستمهای آزماینده بر سه نوع اند: آزماینده عملیاتی. آزماینده میان مداری و آزماینده ترکیبی روش آزمایش عملیاتی به کمک شکل (۱۳-۱) تشریح می شود. در این روش الگوهای آزمایش به وروдیهای برد تحت آزمایش اعمال می شود و پاسخ از خروجیها دریافت می شود. همچنین در این روش الگوهای آزمایش مشابه سطوح منطقی اعمالی سیستم بر واحد تحت آزمایش است. بردهای یک سیستم الکترونیکی در زمان انجام کار معمولی غالباً بصورت عملیاتی آزمایش می شوند. همچنین آزمایش بردهای مدارهای چاپی با کاربرد نظامی معمولاً به صورت عملیاتی آزمایش می شود، زیرا در این نوع مدارها تنها راه دسترسی به مدار برد اتصالهای لبه ای^۲ و برخی نقاط اضافی برای آزمایش است. این بردها را برای حفاظت در برابر زنگ زدگی، آلودگی و ضرب دیدگی (حفظ در مقابل تکانهای شدید) با پوششی خاص می پوشانند و لذا امکان دسترسی به مدار برد در میان آن وجود ندارد.

آزمایش میان مداری در شکل (۱۴-۱) تشریح شده است. در این روش با امکان دسترسی مستقیم به هر قطعه، یکایک قطعات برد آزمایش می شوند. پایه های قطعات به کمک بستری با سوزنهای با طول متغیر به سیستم آزماینده متصل می شود و برد از طرف پشت بر روی این بستر سوزنی می نشیند. این نوع روش آزمایش بیشتر در زمان تولید و یا در زمان تعمیر یک برد الکترونیکی بکار گرفته می شود.


در آزماینده ترکیبی به کمک بستر سوزنی ابتدا یکایک قطعات و سپس ارتباطات واحد تحت آزمایش را می آزمایند و سپس کل مدار را از نظر عملکرد به محک آزمایش می گذارند.



شكل (۱۴-۱) تشخیص اشکال



شکل ۱ - ۱۲ - آزمایش عملکردی



شکل ۱ - ۱۴ آزمایش میان-مداری

آزمایش عملکردی ۲

- ۱۰۲ مفهوم آزمایش عملکردی
- ۲۰۲ انواع آزماینده‌های عملکردی
- ۳۰۲ آزماینده عملکردی بالگوی ذخیره شده
- ۴۰۲ آزماینده عملکردی مقایسه گر با مرجع پویا
- ۵۰۲ آزماینده عملکردی تحلیل کد مشخصه
- ۶۰۲ مولد CRC
- ۷۰۲ تولید کد در CRC
- ۸۰۲ مزایا و معایب روش تحلیل کد مشخصه
- ۹۰۲ تشخیص اشکال
- ۱۰۰۱ کاوش کامپیوتری
- ۱۱۰۲ مزایا و معایب کاوش کامپیوتری
- ۱۲۰۲ روش فرهنگ اشکالها
- ۱۳۰۲ خلاصه

موضوع این فصل بررسی آزمایش عملکردی است. انواع آزمایش عملکردی و مزایا و معایب هریک از آنها از موضوعات دیگری است که در این فصل به آن می پردازیم.

۱۰۲ مفهوم آزمایش عملکردی

همانگونه که از نام آزمایش عملکردی برمی آید در این روش یک برد را برمبنای عملکرد آن در سیستم اصلی آزمایش می کنیم. ارتباط با برد به کمک لبه اتمال و برخی اتصالهای اضافی دیگر برقرار می شود. این اتصالها اضافی (نقاط آزمایش) ممکن است از قبل در مدار طراحی شده باشد و یا طراح آزمایش خود نقاطی را برگزیند.

ایده کلی آزمایش عملکردی در شکل ۱-۲ دیده می شود. در این روش آزمایش طبق معمول ورویدهایه ب ت آ (برد تحت آزمایش) اعمال و پاسخهایی از آن دریافت می شود. ورویدهای که در واقع همان الگوهای آزمایش است، با تحلیل مدارهای برد مطابق آنچه در فصل ۱ از آن سخن به میان آمد به دست می آید. الگوهای آزمایش را مولد تحрیکات به صورت کدهای قابل فهم سیستم یعنی "۰" ها و "۱" های منطقی در می آورد و به ب ۰ ت ۰ اعمال می کند. پاسخ برد به تحрیکها، نمونه برداری می شود و به صورت ۰ و ۱ منطقی در می آید. از مقایسه پاسخهای نمونه برداری شده و رقمی شده (به صورت ۰ و ۱ منطقی در آمده) با خروجی می توان به سالم یا خراب بودن مدار پی برد.

پاسخهای مطلوب و نیز نحوه کنترل زمانی عمل مقایسه را برنامه آزمایش فراهم می آورد. برنامه آزمایش، تولید الگوهای آزمایش، وتولید پاسخهای مطلوب به نوع سیستم آزماینده بستگی دارد.

۲۰۲ انواع آزماینده های عملکردی


آزماینده های عملکردی سه نوع اند

۰۱ آزماینده عملکردی با الگوی ذخیره شده

۰۲ آزماینده عملکردی مقایسه گر بامبنای پویا

۰۳ آزماینده عملکردی تحلیل گر کد مشخصه

موضوع این فصل بررسی انواع آزمایندهای عملکردی است. نخست به بررسی آزماینده عملکردی با الگوی ذخیره شده می پردازیم.



شکل ۱-۲ مفهوم آزمایش عملکردی

۲۰۲ آزماینده عملکردی با الگوی ذخیره شده


در این آزماینده که در شکل ۲-۲ نیده می شود برنامه آزمایش که شامل الگوهای آزمایش و پاسخهای مطلوب است در حافظه آن ذخیره شده است. مدارهای تولید تحریکات شامل حافظه محلی و مدارهای رانه است.

با شروع آزمایش الگوهای آزمایش به حافظه محلی انتقال می یابد، و مدارهای رانه آنها را به بت آعمال می کنند. مدار نمونه کیر شامل دریافتگرها (سنورهای) است که پاسخ بت آبه الگوهای آزمایش را به صورت "۰" و "۱" منطقی درمی آورند. آنگاه این سطوح منطقی به مقایسه گر ویابه واحد مرکزی پردازش (CPU) برای مقایسه با خروجیهای مطلوب می روند. با انجام عمل مقایسه سالم یا خراب بودن برد مشخص می شود.

آزماینده های عملکردی با الگوی ذخیره شده خود بردونوع اند: ایستا و پویا. آزماینده عملکردی (با الگوی ذخیره شده) ایستا آزمایندهای است که در آن پاسخ بت آبه واحد مرکزی پردازش منتقل می شود و سرعت اجرای آزمایش محدود است (حدود چند هزار کام آزمایش در ثانیه) و به زمان پردازش در CPU بستگی دارد. هر کام آزمایش زمان لازم از اعمال تحریک تا پایان عمل مقایسه است.

آزماینده عملکردی (با الگوی ذخیره شده) پویا آزمایندهای است که خود سخت افزار ند لازم برای مقایسه پاسخها با خروجی مطلوب را دارد. این آزماینده حافظه های سریع داردو می تواند الگوهای آزمایش و پاسخهای مطلوب را در خود جا نهد. در این آزماینده به کمک یک ساعت سریع الگوهای آزمایش از حافظه های محلی به بت آ منتنقل می شود و از طرفی پاسخ مطلوب را به مدار مقایسه برای مقایسه با پاسخهای بت آ می فرستد. بدینه است در این حالت سرعت آزمایش به دلیل همزمانی ارسال الگوهای آزمایش و عمل مقایسه حدود چند میلیون کام آزمایش در ثانیه است. آزماینده عملکردی با الگوی ذخیره شده پویا را به اختصار آزماینده عملکردی پویا می نامند.

حافظه محلی آزماینده عملکردی پویا می تواند RAM یا شیفت رجیستر (ثبات انتقالی) با قدرت ذخیره کنندگی حدود چنین هزار بیت باشد. در آزماینده هایی که سخت افزار لازم برای مقایسه پاسخهای بت آ و پاسخهای مطلوب را دارند، XOR عمل مقایسه را انجام می دهد. این XOR عمل مقایسه را بیت بیت به بیت انجام می دهد و چنانچه به خطایی برخورد کنیم می توان به این نتیجه رسید که بت آ خراب است.



شکل ۲-۲ مفهوم آزمایش عملکردی با الگوی ذخیر مشده

۴۰۲ آزماینده عملکردی مقایسه گر با مبنای پویا


اساس کار این آزماینده در شکل ۴-۲ تشریح شده است. اصلی که این آزماینده‌ها را آن تبعیت می‌کنند، این است که مدارهای دیجیتالی هرگاه تحریک‌ها یکسان باشند پاسخها نیز یکسانند. بنابراین چنانچه مطابق شکل به یک برد سالم و یک بت آ تحریک‌های یکسانی اعمال کنیم، باید انتظار داشت که پاسخ آنها نیز یکسان باشد. در آزماینده‌های عملکردی مقایسه گر با مبنای پویا که به اختصار به آن آزماینده مبنای پویا می‌گوییم سخت افزاری برای مقایسه پاسخهای برد سالم و بت آ وجود دارد که شامل دریچه (گیت) های XOR است. بدینه است هرگاه پاسخها یکسان باشد خروجی $\text{XOR} = 0$ و در غیر این صورت خروجی "۱" است.

در آزماینده مبنای پویا الگوهای آزمایش تولید می‌شودونه ذخیره. تا هنگامی که همه اشکال‌های بردهای MSI نیازی نیست و به خروجی برد منتقل می‌شود دیگر به ورودی‌های پیچیده برای آزمایش بیشتر بردهای MSI نیازی نیست و به جای آن می‌توان به کمک مولدات فرکانس و مولدات کدگرن میلیونها الگوی آزمایش مشتمل بر الگوهای برانگیزانده و منتقل کننده تولید کرد. کد گری سطوحی منطقی فراهم می‌آورد که در هرگام آزمایش تنها یکی از بینهای الگوی آزمایش تغییر می‌کند.


بنابراین شکل ۴-۲ به کمک یک شمارنده دودویی M بیتی و یک نوسانساز فرکانس بالا می‌توان M خط ورودی دودویی تولید کرد. این M خط به پایهای ورودی بت آ وصل می‌شود و به این ترتیب می‌توان رشته پالس‌هایی با ذوره تناوب (پریود) مختلف به آن اعمال کرد. از این روش می‌توان در مدارهای ترکیبی ساده استفاده کرد. وانگهی از شمارنده دودویی فوق می‌توان برای راه اندازی یک مبدل دودویی به اعشاری کد دودویی (BCD) نیز استفاده کرد و مجموعه‌ای از شکل موجه‌ای مختلف به دست آورد. البته این مبدل می‌تواند دودویی به کدگری باشد و به این ترتیب به الگوهای آزمایشی دست یافت که در هر گام تنها یک خط تغییر حالت دهد.

برای ایجاد مجموعه الگوهای آزمایشی که در آنها پالس‌ها به پایهای ورودی اعمال شود از کدگشای (دیکور) استفاده می‌شود. الگوهای آزمایش شبه تصادفی را هم شیفت رجسترها (ثباتهای انتقالی) با پسخورد (فید بک) داخلی تولید می‌کنند.


روش تولید تحریک‌ها در بالا تشریح شد. اکنون به روش اعمال تحریک‌ها به بت آ به کمک شکل ۴-۵ می‌پردازیم. در آزماینده‌های مبنای پویایی که در آنها الگوهای آزمایش را سخت افزار تولید می‌کند، باید مولد الگوهای آزمایش را کنترل کرد. نیز باید مراقب بود که الگوهای آزمایش به صورت پایه به پایه به بت آ منتقل شود. این امور را کنترل کننده بر عهده دارد و هرمولد الگوی آزمایش را روشن و خاموش و برجا می‌کند. اتصال مولدات الگوهای آزمایش به پایه های



شکل ۲ - ۳ اساس کار آزمایشده مهندسی بولبای



شکل ۲ - ۴ تولید سخت افزاری تحریکها



ورودی بت آ را می‌توان به کمک مالتیپلکسر (بس تافت) انجام داد. مولدهای آزمایش به یک باس متصل اند و می‌توان آنها را به هر یکیه برد میانی متصل کرد. آزمایندهای مبنای پویا برای آزمایش بردهای با پیچیدگی متوسط مناسب اند. در این گونه سیستمها برنامه نویسی برای یک برد از راه تولید الگوهای آزمایش به کمک سخت افزار از ایجاد اشکال آزماینده پیچیده بسیار ارزانتر است. اما روش برنامه ریزی مشکلاتی به همراه دارد مثلاً "در مدارهای ترتیبی پیچیده آماده سازی برد آزمایش و انتقال آن از حالت به حالت دیگر آسان نیست. زیرا هر مدار را در حالت مشخص می‌توان آزمایش کرد، سپر برای آماده سازی آن باید کارهای اضافی غیر ماشینی (درستی) انجام داد که وقت کمتر است. مشکل نیکری که در پیش روی این روش آزمایش است، زمانی پیش می‌آید که برد حالت‌های نامعین داشته باشد که در این صورت ایجاد خروجی‌ای معین بسیار مشکل و گاه غیر ممکن است.


"نیومن راهی برای پیشگیری از رشته آزمایش‌های تمدنی و نیاز حتمی به برد سالم که اولاً تهیه آن دشوار است و ثانیاً آنها نیز ممکن است خراب شود، از عیوب دیگر این روش آزمایش است.

اما برای حل مشکل ایجاد حالت اولیه در برد برخی از سازندگان از الگوهای ذخیره شده سود می‌جوینند تا تحریکهای لازم به صورت سخت افزاری تهیه شود. با اعمال الگوهای ذخیره شده به برد می‌توان آن را به حالت اولیه لازم برگرداند.

۵۰۲ آزماینده عملکردی تحلیل کد مشخصه

مفهوم آزماینده عملکردی تحلیل کد مشخصه در شکل ۲-۶ تشریح شده است. سالها پیش چنین استدلال می‌شده برای الگوهای خاص و برای هر دفعه آزمایش تعداد گذار در خروجی (گذار از "۱" به "۰" و برعکس) برای بردهای سالم یکسان است. این واقعیت اساس کار دستگاههای آزماینده‌ای به نام دستگاههای آزماینده شمارشی (TRC) است. در این آزماینده پس از اعمال الگوهای لازم به بت آپاسخه شمارش و باشمارش صحیح مقایسه می‌شود که بت آ سالم است یا خراب.

روش TRC دو اشکال عمده دارد. نخست اینکه با پیچیدتر شدن بردهایه شمارندهای بزرگ‌نیاز است. دیگر اینکه ممکن است گذار از "۱" به "۰" و برعکس در یک برد سالم و یک برد معیوب از نظر تعداد مساوی اما از نظر زمان تا هماهنگ باشد و درنتیجه دستگاه آزماینده برد معیوب را سالم قلمداد کند. همین اشکالات سبب شده دستگاه آزماینده شمارش جای خود را به دستگاه آزماینده نیکری با همان اساس کار اما بدون مشکلات فوق بدهد.



شکل ۲ - ۶ مفهوم آزماینده تحلیل کد مشخصه

اساس کار این آزماینده همانطور که گفته شد در شکل ۶-۲ دیده می شود. کنترل برنامه آزمایش را مولد تحریکات بر عهده دارد. در روش آزمایش تحلیل کد مشخصه تحریکها ممکن است الگوهای ذخیره شده نرم افزاری با صورت سخت افزاری داشته باشد. ویژگی اصلی تحلیل کد مشخصه نمونه برداری از پاسخ است. در این روش آزمایش پاسخهای بت آ را به آزمایندهایی به (۱) نام مولد CRC می سپارند.

۶۰۲ مولد CRC

هر CRC واژه‌ای ۱۶ یا ۳۲ بیتی است که گذارهای "۱" به "۰" یا "۰" به "۱" هربایه خروجی بت آ را نشان می دهد. تعداد گذار اطلاعات فشرده شده‌ای است که به آن کد مشخصه می گویند. مولد CRC برای الگوهای خروجی کد مشخصه‌ای تولید می کندکه احتمال یکسان بودن آن با کدهای مشخصه خروجی دیگر بسیار کم است.


عمل مقایسه‌ای که انجام می شود، مقایسه کد مشخصه تولید شده. با کد مشخصه مطلوب برنامه آزمایش است. بر جا کردن و به کار انداختن و بازایستاندن مولد CRC را می توان کنترل کرد که بستگی زیادی به تحریکات دارد. تولید کد مشخصه هنگام انتقال مدار به حالت اولیه و نیز هنگامی که اطلاعات در پایه خروجی نامعین است امکان ندارد. می توان به کمک پوشانش، مانع از ظاهر شدن اطلاعات شد.

۲۰۲ تولید کد در CRC

مدار شکل ۷-۲ صورت مقدماتی مولد CRC یا مدار فشردن اطلاعات است. بخش اصلی مولد در این مدار یک ثبات انتقالی ۱۶ بیتی است. در این ثبات انتقالی ورودیها به صورت پیاپی و خروجیها به صورت موازی است. چهار بیت خروجی رامدارهای XOR برگشت می دهند. خروجیها با پاسخهای بت آ دوباره وارد XOR می شوند اگر از چهار بیتی که از ثبات انتقالی XOR پسخورانده (فید بلک) می شود، آنها که سطح منطقی "۱" دارند فرد باشد، سطح منطقی خروجی

1. Cyclic Redundancy Code (Check)
2. Reset
3. Masking

مدار پسخورد، بانماد ^a، برابر "۱" و درغیر این صورت "۰" است. اگر خروجی پسخورد "۱" باشد، سطح منطقی دادمهای حاصل از آزمایش وارون می شود و اگر خروجی پسخورد "۰" باشد سطح منطقی دادمهای حاصل از آزمایش تغییر نمی کند. اگر دادمهای حاصل از آزمایش به CRC اعمال شود ^{۱۶} بیت اطلاعاتی در ثبات انتقالی به صورت رشته ای از سطحهای منطقی "۰" و "۱" ظاهر می شود. احتمال اینکه الگوی اطلاعات والگوی اطلاعات مربوط به حالت دارای اشکال پایه واژه ^{۱۶} بیتی یکانی تولید کنند، بسیار کم است.



a = 1 ، اگر بیتهاي ع₈، ع₁₁، و ع₁₅ پاريتى فرد داشته باشند.

۱۵، ۱۱، ۸ و ۶ بیت‌های پاریتی زوج داشته باشند.

CRC - مولڈ شکل ۲

روش تولیدکد مشخصه تکرار پذیر است و تکرار پذیری شرط اصلی آزمایش است. برای سهولت کار می توان به جای واژه ۱۶ بیتی از چهار کارآکتر در دستگاه شانزده شانزدهی استفاده کرد.

نمونه کد تولید شده CRC در شکل ۸-۲ دیده می شود. کد نشان داده شده به این ترتیب تولید می شودکه خطوط اطلاعات ورودی را در زمان اولین پالس ساعت "۱" می کندور سایر زمانهای آزمایش "۰" نگاه می دارد. حال CRC محتویات ثبات انتقالی را پایه ۱۶ می برد. بیت سمت چپ پر اهمیت ترین بیت است.

برخی تولیدکنندگان و سایل الکترونیکی روش آزمایش تحلیل کد مشخصه را روی استاندارد می دانند و بخش لازم برای آزمایش را در برد می گنجانند. این بخش یک نوسانساز و یک حافظه RAM برای حفظ الگوی آزمایش لازم را دربر دارد. به این ترتیب کافی است آزماینده سیگنالهای کنترل برای آغاز کردن و بازی استادن برنامه آزمایش را اعمال کند. از این رو طراح برد برچگونگی آزمایش آن احاطه کامل می یابد.

ردی	کد CRC به صورت عدد شانزده شانزدهی	محتویات ثبات انتقالی	
		ورودی گام	
00	1	1000000000000000	8000
01	0	0100000000000000	4000
02	0	0010000000000000	2000
03	0	0001000000000000	1000
04	0	0000100000000000	0800
05	0	0000010000000000	0400
06	0	0000001000000000	0200
07	0	1000000100000000	8100
08	0	0100000010000000	4080
09	0	1010000001000000	A040
10	0	0101000000100000	5020
11	0	0010100000010000	2810
12	0	1001010000001000	9408
13	0	0100101000000100	4A04
14	0	1010010100000010	A502
15	0	0101001010000001	5E281

شکل ۲ - ۸ تولید کد CRC

۸۰۲ مزایا و معایب روش تحلیل کد مشخصه

نخست به شرح مزایای این روش می پردازیم: چون تولید تحریکها و اندازه گیری پاسخها سخت است - افزاری است دستگاه آزماینده با سرعت بالا و حدود چندین مگاهرتز عمل می کند. مزیت دیگر این روش این است که طول الگوی آزمایش محدودیتی برای آن ایجاد نمی کند. این مزیت به ویژه در آزمایش مدارهای مجتمع با مقیاس بزرگ (LSI) اهمیت دارد. زیرا آزمایش چنین مدارهای مثلاً "با روش الگوهای آزمایش ذخیره شده که در آن طول الگوهای آزمایش به اندازه حافظه محلی بستگی دارد آسان نیست.

از معایب روش تحلیل کد مشخصه این است که برای اشکال یابی نمی توان از روش کاوشگر کامپیوتری سود جست. گرچه می توان کدهای مشخصه هر اتمال بت آ را ذخیره کرد، اما جستجو گری با کامپیوتر در مدارهای دارای حلقه پسخورد کارایی چندانی ندارد. در این باره در آینده بحث خواهیم کرد.


عیب دیگر تحلیل کد مشخصه از آماده سازی شرایط اولیه آزمایش در بت آ سرچشم می گیرد. ناهمزمانی احتمالی CRC با الگوهای آزمایش و نیز مساله ای که در مورد بردهای با حالت های نامعین در زمان اجرای برنامه آزمایش پیش می آید از عیوب دیگر این روش است. البته حالت های نامعین را باید نویسنده برنامه آزمایش کشف کند و اطلاعات مربوط به آن را بپوشاند (ما سک کند). روش کار چنین است که مولد CRC را تا زمانهایی که اطلاعات دوباره معتبر می شوند بازایستاند.

۹۰۲ تشخیص اشکال

بیشتر دستگاه های آزماینده عملکردی می توانند اشکال را تشخیص دهند (اشکال یابی کنند). روشی که در تشخیص اشکال در دستگاه های آزماینده خودکار (ATE) به کار می رود محل اشکال را هم معین کند. یعنی نه تنها سالم یا خراب بودن بت آ را مشخص می کند بلکه محل اشکال را نیز شناسایی کند. در آزماینده های حافظه نیز همین روش به کار می رود.

اگر ATE از چنین قابلیتی برخوردار نبود از کاوشگر کامپیوتری یا فرهنگ اشکال سود می جوییم. در روش کاوشگری کامپیوتری، ابراتور (متمدی) به کمک کامپیوتر درست مانند وقتی که خودمی خواهد اشکال را بیابد عمل می کند.

در شکل ۹-۲ نمونه ای از مدار دارای اشکال که قبل از آن سخن به میان رفت نیده می شود. همان گونه که در شکل نیده می شود، تنها در گام سوم است که متوجه اشکال





کام	الگوی ورودی				الگوی خروجی مطلوب
	A	B	C	D	
1	0	1	0	1	1
2	1	0	1	0	1
→ 3	1	1	0	0	0
4	0	0	1	1	0

شکل ۲ - ۹ مدار نمونه با برنامه آزمایش ساده



می شویم. حال می خواهیم همین مدار را به کمک کاوش کامپیوترا اشکال یابی کنیم.

۱۰.۲ کاوش کامپیوترا کریم حبیب رضنم ۶۹۸

روش کاوش کامپیوترا در شکل ۱۰.۲ تشریح شده است. در این شکل آنجه داخل پرانتز آمده است مقابیر مطلوب است. بیرون از پرانتز مقابیری است که آزماینده اندازه گیری می کند. در این مدار کامپیوت متمدی را راهنمایی می کنند کاوشگر را به پایه ۳ از ۳ لامپ کنند (شکل ۱۱.۲) برای اطمینان از اتمال کاوشگر به پایه، متمدی کلیدی را روی کنسول می فشارد و از (الف) برای اطمینان از اتمال کاوشگر به پایه، متمدی کلیدی را روی کنسول می فشارد و از وضعیت اتمال آگاهی می یابد. با اجرای برنامه آزمایش مقابیر منطقی در پایه مطلوب اندازه گیری می شود.



شکل ۲ - ۱۰ کاوش کامپیوترا



شکل ۲ - ۱۱ کاوش کامپیوتسری

با این روش قابلیت مشاهده افزایش می‌یابد، زیرا دریافتگر دقیقاً "به نقطه مورد نظر متصل است. سپس مقابله اندازه گیری شده مقابله مظلوم مقایسه می‌شود. و از روی همین مقایسه درست بودن یا نبودن پایه مشخص می‌شود.

در این مدار پایه ۳ از ۳ لام اشکال دارد زیرا سطح منطقی اندازه گیری شده "۰" است در حالی که سطح منطقی مطلوب "۱" است. حال متصلی این راهنمایی را دریافت می‌کند که در ساره سالم بودن سیگنال ورودی به ۳ لام به جستجو پردازد. این کار را می‌کند و نتیجه می‌گیرد که این پایه نیز جواب نمی‌دهد.

از آنجا که پایه ۱ سیگنال را از ۳ لام دریافت می‌کند کامپیوتر متصلی را راهنمایی می‌کند که به آزمایش پایه ۲ از ۳ لام بپردازد. شکل ۱۱-۲ الف نشان می‌دهد که این پایه نیز جواب نمی‌دهد. چون ۱ لام دو پایه دارند نخست مطابق شکل ۱۱-۲ ب پایه ۱ را می‌آزماییم که جواب می‌دهد پس ممکن است پایه ۲ از ۳ لام اشکال داشته باشد. مطابق شکل ۱۲-۲ آن را می‌آزماییم که جواب می‌دهد. پس هر اشکالی هست از ۳ لام است یعنی ۳ آن خراب است. سیستم آزماینده عمل تشخیص خود را چنین اعلام می‌کند: "پایه ۲ از ۳ لام ایستابر".


۱۱۰۲ مزایا و معایب کاوش کامپیوترا

بزرگترین مزیت کاوش کامپیوترا در این است که متصلیان کم تجربه نیز می‌توانند به سادگی محل اشکال را مشخص کنند زیرا او دستور العملهایی ساده‌ای از کامپیوتر دریافت می‌کند و کافی است که کاوشکر را به پایه‌های مختلف ومل کند.

مزیت دیگر این است که اشکال یک‌گره ۳ لام را می‌توان دقیقاً "تعیین کرد. متصلی می‌تواند با رهنمون شدن به یک‌گره خاص بلا فامله آن را از جهت اتمال کوتاه شدن یا پایه‌ها و اتمال‌های صدمه دیده بررسی کند.

مزیت سوم کاوشگری کامپیوترا این است که اشکال‌های ایستایی آشکار پنیر به وسیله برنامه آزمایش را تشخیص می‌دهد. در روش کاوشگری کامپیوترا ضرورتی ندارد، با این اشکال‌ها قبلاً در برداشتن یا در تحلیل اشکال مواجه شده باشیم، و کاوشگری کامپیوترا مستقل از تحلیل اشکال و تنها بر مبنای اطلاعات مناسب مدار استوار است. این اطلاعات باید شامل مقابله منطقی مطلوب هرگره در هرگام برنامه آزمایش باشد.

عیب عمدۀ روش کاوشگری در واسطه بودن آن به متصلی (اپراتور) است بنابراین سرعت آزمایش کم است و امکان وقوع اشتباه زیاد. عیب دیگر این روش در متصل کردن کاوشگر به



اشکال : پایه آ از U1 است بر صفر و متصل
به پایه ۳ U3 باشد

شکل آ - ۱۲ کارگاه کامپیوتروی

گرهاست، زیرا ممکن است گره های واحد تحت آزمایش در دسترس نبوده و یا بخواهیم بصورت خودکار محل اشکال را ارزیابی نمائیم که کاربرد روش دیگری که بر مبنای فرهنگ اشکال یکی از روشهای ممکن می باشد.

روش فرهنگ اشکالها

در این روش با اجرای برنامه آزمایش و اعمال الگوهای آزمایش به واحد تحت آزمایش و بر اساس شکل ۹-۲ و مقایسه خروجیهای عملی با خروجیهایمنتظره و ارزیابی نتیجه مقایسه اطلاعاتی بدست می آید که می توان با تکیه بر این اطلاعات محل اشکال را ردیابی نمود.

فرهنگ اشکالهای مدار شکل ۹-۲ در شکل ۱۳-۲ با دیده می شود. هنگام استفاده از این فرهنگ اشکالها، آزماینده به ترتیب الگوهای آزمایش را قدم به قدم به واحد اعمال می نماید و در برخورد با نخستین تناقض، برنامه آزمایش را در آن قدم متوقف می کند و با مراجعته به سطر مربوط به آن قدم اشکالات ممکن را مشخص می نماید.

به این روش فرهنگ "اولین قدم مردودی^۱" "اطلاق می شود .

بعنوان مثال اگر چنانچه بر اساس شکل ۱۳-۲ با اعمال الگوهای آزمایش در قدم اول اشکالی را آشکار نکنیم و در قدم بعدی با اشکال مواجه شویم با توجه به سطر مربوطه اشکالات ممکن به ترتیب

“U1 Pin2 stuck high”

و یا

“U2 Pin2 stuck high”

می باشند.

توجه شود الگوی آزمایش قدم دوم علاوه بر دو اشکال ذکر شده بعضی اشکالات قدم اول را نیز می پوشاند (شکل ۱۴-۲) ولی به دلیل اینکه در قدم اول موفق بوده است بنابراین اشکالات قدم اول از فهرست اشکالات قدم دوم حذف می شوند.

اما مزیت کاوشگری کامپیوتری نسبت به فرهنگ اشکالها در این است که در آن از نظر تشخیص محل اشکال می توان اطلاعات بیشتری بدست آورده و نتیجتاً به محل دقیقتری دست یافت. مزیت اصلی فرهنگ اشکالها سرعت عملکردی آن است به گونه ای که در زمان کوتاهی می توان بدون نیاز به کاربر (اپراتور) محلهای احتمالی یک خرابی را ردیابی کند.

عیب فرهنگ اشکالها ناتوانی آن در تشخیص اشکالات چند تایی است. زیرا با توجه به تعداد اشکالات ممکن چند تایی تهیه فرهنگی که بتواند کلیه اشکالات ممکن را در برگیرد بسیار مشکل و مستلزم وجود حافظه و عملیات بسیار زیادی می باشد

عیب دیگر روش فرهنگ اشکالها این است که غالباً ناتوان در تشخیص اشکال به یک گره است و بنابراین همواره نمی توان اشکال را مربوط به یک قطعه دانست و نهایتاً آزمایش مستلزم عملیات دستی جهت ردیابی دقیق محل اشکال می باشد.

Failing Step	Input Vector A B C D	Output Vector	Expected Vector	Faults
1	0 1 0 1	0	1	“U1 PIN1 STUCK HIGH” “U2 PIN1 STUCK HIGH” “U1 PIN3 STUCK HIGH” “U3 PIN1 STUCK HIGH” “U3 PIN3 STUCK HIGH” “U2 PIN3 STUCK HIGH”
2	1 0 1 0	0	1	“U3 PIN2 STUCK HIGH” “U2 PIN2 STUCK HIGH”
3	1 1 0 0	1	0	“U1 PIN1 STUCK LOW” “U1 PIN2 STUCK LOW” “U1 PIN3 STUCK LOW” “U3 PIN1 STUCK LOW” “U3 PIN3 STUCK LOW”
4	0 0 1 1	1	0	“U2 PIN1 STUCK LOW” “U2 PIN2 STUCK LOW” “U2 PIN3 STUCK LOW” “U3 PIN2 STUCK LOW”

شکل ۲-۱۳ فرهنگ اشکالهای مدار شکل ۲-۹

فرهنگ اشکالات کامل^۱ :

استفاده از روش "اولین قدم مردودی" همانطوری که ملاحظه شد تنها اطلاعات مربوط به آخرین الگوی اعمال شده و الگوهای قبلی را جهت ردیابی اشکال مورد استفاده قرار می دهد. حال آنکه در روش "فرهنگ اشکالات کامل" الگوهای آزمایش تا آخرین قدم جهت آشکار سازی تک به تک اشکالات اعمال و نتایج حاصل بررسی می شوند.

بر اساس شکل ۱۵-۲ کلیه اشکالات مدل ایستایی ممکن در مدار شکل ۱۴-۲ در ستون اول آورده شده است. حال اگر چنانچه اشکال "U1-pin1-stuck-at-0" در مدار وجود داشته باشد، در اولین قدم (Test#1) با اعمال اولین الگو یعنی (0101) به مدار با توجه به اینکه این اشکال تحت پوشش الگوهای فوق نمی باشد، اشکال فق کشف نخواهد شد. در قدم دوم نیز چون اشکالات تحت پوشش الگوی (1010) نمی باشد، اشکال کشف نخواهد گردید. اما در قدم سوم با توجه به اینکه الگوی (1100) اشکال فوق را تحت پوشش دارد نتیجتاً اشکالات کشف شده در جدول و در سطر و قدم مربوطه "E" قرار خواهد گرفت.

در قدم چهارم الگوی (0011) اشکال را پوشش نمی دهد و بنابراین در جدول سطر مربوطه به اشکال فوق به صورت

U1 pin1 stuck-at-0			E	
--------------------	--	--	---	--

خواهد بود.

جهت تکمیل جدول برای اشکالات باقیمانده همین عمل یعنی در نظر گرفتن اشکال مورد نظر در هر سطر و سپس اعمال قدم به قدم الگوهای آزمایش و تکمیل سطر انجام می گردد که نتیجه جدول شکل (۱۵-۲) بدست می آید.

در زمان آزمایش به ترتیب چهار الگوی فوق به واحد تحت آزمایش اعمال و با تشکیل یک سطر از جدول شکل ۱۵-۲ و مقایسه با کلیه با سطرهای فرهنگ اشکالات ، چنانچه با یکی از این سطرهای تطبیق نماید اشکال مربوطه مشخص و ردیابی می شود.

Fault	Test #1	Test #2	Test #3	Test #4
U1 Pin 1 stuck-at-0			E	
U1 Pin 1 stuck-at-1	E			
U1 Pin 2 stuck-at-0			E	
U1 Pin 2 stuck-at-1		E		
U1 Pin 3 stuck-at-0			E	
U1 Pin 3 stuck-at-1	E	E		
U2 Pin 1 stuck-at-0				E
U2 Pin 1 stuck-at-1	E			
U2 Pin 2 stuck-at-0				E
U2 Pin 2 stuck-at-1		E		
U2 Pin 3 stuck-at-0				E
U2 Pin 3 stuck-at-1	E	E		
U3 Pin 1 stuck-at-0			E	
U3 Pin 1 stuck-at-1	E	E		
U3 Pin 2 stuck-at-0				E
U3 Pin 2 stuck-at-1	E	E		
U3 Pin 3 stuck-at-0	E	E		
U3 Pin 3 stuck-at-1			E	E

شكل ٢-١٥ فرهنگ اشکالات کامل

جدول ۲ - ۱ مقایسه آزماینده های عملکردی

آزماینده با تحلیل کد مشخصه	آزماینده با مرجع (مبنا) پویا	آزمایندگی الگوی ذخیره شده	
آزمایش بردهای LSI با میزان آزمایش شوندگی بالا	آزمایش بردهای MSI ساده	آزمایش بردهای MSI پیچیده	کار برداشی
متوسط	ارزان	گران	بها
بالا	متوسط	متوسط	آزمایندگی (قابلیت آزمایش کردن)
میلیونها الگو	میلیونها الگو	چند هزار الگو	طول الگوی آزمایش
حدود مگاهرتز	حدود مگاهرتز	چندهزار الگودر ثانیه (ایستا) چندمیلیون الگو در ثانیه (پویا)	سرعت آزمایش
کاوشگر کامپیوتری	دوکاوشگر کامپیوتر	کاوشگر کامپیوتری و فرنگ اشکالها	روش‌های تشخیص اثکال

١٣٠٢ خلاصه

^{۱-۲} اکنون بر اساس حدول مقایسه آزمایندهای گوناگون می‌پردازیم

- ۱- کاربرد اصلی آزماینده با الگوی ذخیره شده برای آزمایش بردهای MSI پیچیده و آزماینده با مرجع پویا برای آزمایش بردهای MSI ساده و آزماینده با تحلیل کد مشخصه برای آزمایش بردهای LSI به کار روند. اما باید توجه داشت که بردهای آزمایش شونده با آزماینده، تحلیل کد مشخصه باید از میزان آزمایش شوندگی با لایه برخوردار باشد.

۲- بها آزماینده با الگوی ذخیره شده گران و آزماینده با مبنای پویا ارزان است و آزماینده با تحلیل کد مشخصه قیمتی بینا می‌دارد.

۳- آزمایندگی آزمایندگی (قابلیت آزمایش) آزماینده با الگوی ذخیره شده و مبنای پویا متوسط اما آزماینده با تحلیل کد مشخصه بسیار بالاست.

۴- طول الگوی آزمایش طول الگوی آزمایش در آزماینده با الگوی ذخیره شده به سبب محدود بودن ظرفیت حافظه چندهزار است. اما در دوازماينده نوع دیگراین طول به حدود چند میلیون می‌رسد.

۵- سرعت آزمایش سرعت آزمایش آزمایندهای با الگوی ذخیره شده در آزمایندهای ایستایی (استاتیکی) چندهزار الگو در ثانیه و در آزمایندهای پویا (دینامیکی) چند میلیون الگو در ثانیه است. سرعت آزمایش آزمایندهای با مرجع پویا و تحلیل کد مشخصه حدود مکاہرتر است.

۶- روش‌های اشکال‌یابی (تشخیص اشکال) آزماینده با الگوی ذخیره شده با دو روش کاوشگری کامپیوتری و فرهنگ اشکال می‌تواند اشکال‌یابی کند. در آزماینده با مرجع پویا برای کاوشگری کامپیوتری دو کاوشگر یکی برای اتمال به برد تحت آزمایش و دیگری برای اتمال به برد سالم لازم است. آزماینده با تحلیل کد مشخصه برای اشکال‌یابی روش کاوشگری کامپیوتری را به کار می‌گیرد.

۳ آزمایش میان-مداری

بنابه آنچه در فصل ۱ گفته شد هنگام ساخت بردها ممکن است اشکالاتی از جمله اتمال-کوتاه، مدار-بار، خرابی قطعات، و نصب نادرست پیش آید. با پیچیده ترشدن برد، سیم بندی ظریفتر و فشرده ترمی شود ولذا امکان پیش آمدن حالت‌های اتصال-کوتاه یا مدار-بار افزایش می‌یابد. در این موارد ایجاد برنامه آزمایش به صورت عملکردی مشکل و گاه کاملاً "غیر اقتصادی" است. آزماینده میان‌مداری که موضوع بحث این فصل است آزماینده‌ای است که برای آزمایش مدارهای با ویژگی‌های فوق مناسب است.

۱۰۳ اصول آزمایش میان-مداری

هرگاه بتوان با هریک از گرهای داخل برد اتصال الکتریکی برقرار کرد، در آن صورت می‌توان با اعمال تحریک و دریافت پاسخ و ارزیابی آن هر قطعه را آزمود. بدینه است که ایجاد برنامه آزمایش برای یک قطعه به مراتب ساده‌تر از ایجاد برنامه آزمایش برای یک برد متشکل از قطعات بسیار است. از طرفی بنابراین روش قطعه خراب را می‌توان دقیقاً "بازشناخت". بررسی امکان اتصال کوتاه بودن میان‌گرهای مختلف مطابق این روش بسیار ساده است.

اگر تمام قطعات سالم باشند و اتصال - کوتاهی میان گرهها وجود نداشته باشد، می‌توان نتیجه گرفت که برد سالم است.

اتصال آزماینده میان - مداری با گرههای مدار چاپی به کمک بستر سوزنی انجام می‌شود.

این بستر سوزن‌هایی با طول متفاوت داردو ساختار آن به گونه‌ای است که به نحو مناسب به گرههای مدار متصل می‌شود. پیکانهای بررنگی که در شکل ۱-۲ دیده می‌شود، همین اتصالات سوزنی را نشان می‌دهد. اتصالهای سوزنی به رانمهاو دریافتگرهای آزماینده متصل می‌شوند (خط چین‌ها).

برخی بردگاه بزرگ‌مدتها گره دارند. در آزمایش میان مداری هرسوزن به کلید (سوئیچ) ای

وصل است که به کمک آن گره یا به رانه یابه دریافتگر متصل می‌شود.


در شکل ۱-۲ سوزن‌هایی که برای آزمایش ۳ لـ لازم است نشان داده شده است. برای آزمایش ۳ لـ از راه سوزن‌ها پایه ۱ از ۳ لـ و پایه ۲ از ۳ لـ را تحریک می‌کنیم و پاسخ را از پایه ۳ از ۳ لـ دریافت می‌کنیم. حال اگر بخواهیم ۱ الارابیا زماییم سوزنی که به پایه ۱ از ۳ لـ وصل است توسط سوئیچ از رانه جدا و به دریافتگر وصل می‌شود. برای آزمون ۲ لـ می‌توان همین کار را در مورد سوزنی که به پایه ۳ از ۲ لـ و نیز پایه ۲ از ۳ لـ وصل است انجام داد.

حال به آزمایش ۳ لـ بازمی‌گردیم. آزمایش آسان است: ورودی‌های ۳ لـ را به کمک سوئیچ به رانمهای آزماینده و خروجی آن را به دریافتگر متصل می‌کنیم. اما در اینجا مشکلی پیش می‌آید که باید راه حلی برای آن ارائه داد. مشکل در شکل ۲-۲ تشریح شده است. از آنجاکه همه قطعات همخانواده (مثل "خانواده TTL") بایک منبع، تغذیه می‌شوند. بنابراین نمی‌توان یکی از قطعات داخل برد را به تنها یک منبع تغذیه وصل کرد. با متحمل کردن منبع تغذیه به برد هریک از قطعات داخل برد به طور اتفاقی مقداری را اختیار می‌کنند.


در شکل ۲-۳ مقادیر داده شده به دریچه (گیت) های ۱ لـ و ۲ لـ به گونه‌ای انتخاب شده‌اند که خروجی آنها، که ورودی ۳ لـ است سطح منطقی "۰" باشد. برای آزمایش ۳ لـ ورودی‌های آن باید "۱" منطقی باشند که مخالف مقداری است که اکنون دارند.

۲۰۳ پس‌رانی اجزای مدار

وادر کردن یک گره به قبول سطحی منطقی مخالف سطح منطقی موجود آن پس‌رانی نام دارد. بنابراین در شکل ۲-۲ اگر بخواهیم پایه ۱ و ۲ از ۳ لـ سطح منطقی "۱" داشته باشند، باید از عمل پس‌رانی سودجوییم. برای اعمال "۱" به این پایه‌ها رانه دستگاه آزماینده باید بتواند جریان




شکل ۲ - ۱ آزمایش میان - مداری



شکل ۳ - ۲ مشکل آزمایش میان-مداری

شکل ۴-۳ منحنی افزایش دما در یک ولتاژ ۷۴۴۰ را بر حسب زمان به ازای ولتاژ ورودی پلهای ۴/۵۷ نشان می دهد. بنابراین منحنی افزایش دما در نخستین ۲۰ حدود ۱۳۵°C است. اگر آزمایش پیش از رسیدن دما قطعه به حداکثر مجاز انجام شود، قطعه صدمه نمی بیند. منحنی ولتاژ جریان بر حسب نوع قطعه متفاوت است. مثلاً برای پس رانی به حالت منطقی ۱ در قطعات نوع شانکی ۴۰۰ mA جریان و در قطعات نوع ماسی ۱۰ mA جریان لازم است. آزمایش میان مداری در صورتی که آزمایش سریع انجام شود به طوری که پس رانی قطعه موجب صدمه دیدن آن نشود، بسیار موثر است. آزمایش میان مداری مزایای بیگرنیز دارد که برای بر شمردن آنها از شکل ۴-۲ کمک می گیریم.



شکل ۴-۴ افزایش دما بر حسب زمان

۴۰۳ آزمایش اتصال - کوتاه

خرابی یک برد ممکن است جز خراب بودن قطعه ها دلایل دیگری از جمله اتصال - کوتاه بودن و مدار بازبودن مدار برد داشته باشد. اتصال کوتاه شدن خود دلایلی دارد از جمله خم شدن پایه های قطعه - ها. اگر بستر سوزنی آزماینده برای هر گره مدار سوزنی داشته باشد، آزمایش یافتن اتصال - کوتاه نسبتاً "ساده" است. روش کاربه این ترتیب است که سطح منطقی گره را "۱" منطقی می کنیم و در همان حال آن را در می پاییم (مونیتور می کنیم) و گره های دیگر را به "۰" منطقی می رسانیم. چنانکه در شکل ۵-۲ دیده می شود در پاییدن (مونیتور کردن) متصل کردن یک رانه و یک دریافتگر به پایه است. در شکل ۵-۳ دریافتگری که به پایه ۲ از ۳ وصل است یک "منطقی دریافت می کند، حال آنکه رانه Q دستگاه آزماینده تلاش می کند که این پایه را به سطح منطقی "۱" برساند.

در آزمایش یک مدار چاپی برای یافتن اتصال کوتاه نباید توان اعمال شود. ضمناً "آزمایش باید با ولتاژ های کم، حدود چند صد میلی ولت، انجام شود. در غیر این صورت ممکن است به قطعات آسیب برسد.

۴۰۴ آزمایش مدار - باز

آزمایش مدار برای یافتن محل مدار بازمسائل متفاوتی دارد که در شکل ۴-۶ تشریح شده است. در این آزمایش، آزماینده، باید برای هر پایه یک سوزن داشته باشد. برای آزمایش یک قطعه ابتدا سطح منطقی ۱ بر روی یک پایه از آن قطعه اعمال می کنیم و سپس سطح منطقی همه پایه های را که به این گره وصل شده اند، اندازه می کیریم. اگر این سطوح منطقی خلاف مقدار مطلوب باشند در مدار اتصال باز وجود دارد. در این حالت نیز مانند آزمایش اتصال - کوتاه از ولتاژ های پایین استفاده می شود.

معمولآ" آزمایش مدار - باز و اتصال - کوتاه بیش از آزمایش قطعه ها انجام می شود.

۵۰۳ آزمایش قطعات

مطلوب را با بررسی یک دریچه NAND آغاز می کنیم. به شکل ۷-۲ توجه کنید. در شکل ۷-۳ الف برنامه آزمایش فراگیر این قطعه آمده است. چنانکه در فصل ۱ گفتیم برنامه آزمایش فراگیر ممکن است شامل جمله های زائد باشد. در اینجا می توان جمله اول برنامه را حذف کرد که در آن صورت

لازم را برای پس رانی فراهم آورد. حدود جریان لازم را برای یک دریچه از خانواده TTL در شکل

۳-۲ مشخص شده است. این منحنی از آن یک دریچه NAND شماره 7440 است.

در شکل ۳-۲ جریان لازم برای پس رانی خروجی دریچه از سطح منطقی "۰" به سطح منطقی

"۱" در منحنی بالایی نشان داده شده است. خروجی دریچه ترانزیستوری است که کاملاً "وصل"

است و امیتر آن به زمین و کلکتور آن به پایه خروجی IC وصل است. مطابق این منحنی به ازای

ولتاژ ۴V جریان خروجی ترانزیستور حدود ۱۷۵ mA است که قریب ۲/۵ برابر جریان اتصال کوتاه

مجاز این قطعه است. چنین جریانی را باید رانمهای آزماینده فراهم آورند.

برای پس رانی دریچه از سطح منطقی "۱" به "۰" منحنی پایین شکل ۳-۲ به کار می آید.


بنابراین منحنی جریان حدود ۴۵mA است که قطعه می تواند آن را تحمل کند. رانه دستگاه آزماینده

برای رسانیدن خروجی به سطح منطقی "۰" باید بتواند این جریان را بکشد.


از بحث فوق چنین نتیجه می گیریم که مشکل وقتی پیش می آید که بخواهیم با پس رانی سطح

منطقی را به سطح منطقی ۱ برسانیم. پژوهش‌های انجام شده نشان می دهد که آنچه باعث سوختن


یک مدار مجتمع متصل به CC_7 می شود افزایش دمای ناشی از عبور جریان زیاد است و نه فشار ولتاژ.



شکل ۳-۲ مشخصه های ۷-I یک دریچه NAND



شکل ۲ - ۵ آزمایش برای تعیین محل اتصال - کوتاه



شکل ۲ - ۶ آزمایش برای تعیین مدار - باز بودن

در شکل ۸ پنج صورت مختلف استفاده از دریچه NAND در مدار و برنامه آزمایش آنها دیده می شود. اگر پایهای از این قطعه به ۷۰ متصل باشد تلاش کنیم که سطح منطقی آن پایه را به " " برسانیم، ممکن است مدار آسیب جدی ببیند. همچنین اگر پایهای زمین شده باشد بخواهیم سطح منطقی آن را به " " برسانیم بازم ممکن است به مدار آسیب برسد. نیز اگر دو پایه یک قطعه به یکدیگر متصل باشند، غیرممکن است که بتوان بر روی دو پایه قطعه دو سطح منطقی مختلف به وجود آورد.

آزمایش یک قطعه با آزماینده میان مداری کامل " " به شکل مدار استگی دارد. در شکل ۹-۳ صورت های گوناگون یک قطعه پیچیدهتر یعنی یک فلیپ - فلاپ نوع D با شماره ۷۴۷۴ بررسی شده است. همه پایهای این فلیپ - فلاپ یا به قطعات دیگر متصل اند یا شناورند و در عین حال هیچ پایه ای به زمین یا ۷۰ متصل نیست. از طرفی همه پایهای جدا از یکدیگرند. به این ترتیب محدودیتی از نظر آزمایش وجود ندارد. آزمایش را در دو مرحله بر جا کردن^(۱) و برپا کردن^(۲) انجام می دهیم.

در آزمایش بر جا کردن قطعه فلیپ - فلاپ نخست باید از پایه " بر جا " آغاز کرد. سپس باید سطح منطقی " ۱ " با پالس ساعت وارد شود. چنانچه باز هم " بر جا " در سطح منطقی " . " باشد، باید آن را به سطح منطقی " ۱ " برد و مقدار " ۱ " را با پالس ساعت وارد کرد. سپس مجدداً به کملک " بر جا " فلیپ - فلاپ را بر جا کرد. در مورد عملکرد پایه " برپا " از روش مشابهی استفاده می شود.

در شکل ۱۰ یا آزمایش متداول فلیپ - فلاپ به روش میان مداری مشخص شده است. در شکل ۱۱-۳ همان فلیپ - فلاپ در مدار دیگری جای گرفته است. در این شکل پایه برپا به ۷۰ وصل است. در این حالت دیگر نمی توان از جمله های آزمایش پیشین در مورد برپا استفاده کرد زیرا اگر از همان جمله ها استفاده کنیم، به این نتیجه می رسیم که قطعه خراب است. علت این موضوع این است که در قطعات بامدار ترتیبی پاسخ به مقادیر قبلی استگی دارد و در نتیجه جملاتی که پس از جملات حذف شده قرار می گیرند، ممکن است منجر به جواب نادرست شود.


از ویژگی های آزماینده میان مداری که مورد توجه خریداران است، امکان استفاده از فرهنگ اشکال برای قطعات استاندارد در این روش است.

مثال هایی که ارائه شد، برای نشان دادن تاثیر شکل مدار بر آزمایش بود. برنامه نویس آزمایش باید به شکل مدار آشنا باشد و برنامه آزمایش را بر مبنای آن بنویسد. البته برخی دستگاه های آزماینده توانایی آن را دارند که برنامه آزمایش را به صورت خودکار یا نیمه خودکار

1. Clear
2. Preset

برنامه آزمایش شکل ۲-۳ ب به دست می آید.

این برنامه آزمایش کمینه راهنمایی می توان برای آزمایش دریچه NAND در روش میان مداری به کار برده که دریچه به قطعات دیگر یا پایه های ورودی متصل باشد. در مواردی نمی توان از این برنامه آزمایش استفاده کرد.




	A	B	C
۱ کام	۰	۰	۱
۲ کام	۰	۱	۱
۳ کلم	۱	۰	۱
۴ کام	۱	۱	۰

الف) برنامه آزمایش فراگیر

	A	B	C
۱ کام	۰	۱	۱
۲ کام	۱	۰	۱
۳ کام	۱	۱	۰


ب) برنامه آزمایش کمینه

شکل ۲ - آزمایش دریچه NAND




(الف)

A	B	C
0	1	1
1	0	1
1	1	0



(ب)

B	C
0	1
1	0



(ج)

A	C
0	1
1	0



(د)


A	B	C
1	1	0
0	0	1




$C=0$

(ه)

شکل ۳ - ۸ حالت‌های ممکن طرز قرار گرفتن یک دریچه NAND در مدار



شکل ۳ - ۹. حالتهای ممکن مدار فلیپ فلاپ



TEST	N1	N2	N3	N4	N5	N6	
Reset via Clear	0	1	0	1	0	1	
Try to Clock in a 1	0	0	1	1	0	1	
Raise Clear	0	1	1	1	0	1	
Clock in a 1	1	1	1	1	0	1	
Reset via Clear	0	1	1	1	0	1	
Set via Preset	1	1	1	0	1	0	
Try to Clock in a 0	1	0	0	0	1	0	
Raise Preset	1	1	0	0	1	0	
Clock in a 0	1	0	0	1	1	0	
Set via Preset	1	1	0	0	1	0	

شکل ۲ - ۱۰ - آزمایش نوعی فلیپ - فلاپ در روش میان مداری


املاح کنند.

حال به بررسی یک مسئله اساسی دیگر درباره تاثیر شکل مدار بر آزمایش می پردازیم. این مسئله به پیچیدگی نوشتگر برنامه آزمایش برای آزماینده‌های میان مداری می افزاید.


در شکل ۱۲-۳ یک فلیپ فلاپ نوع D با حلقه پسخورد دیده می شود. حلقه پسخورد خروجی خروجی را به ورودی دریچه NAND متصل به پایه برمجا متحمل می کند.

اگر به سوزن متصل به پایه برجا "۱" منطقی اعمال کنیم، قاعده "نباشد برباکردن قطعه اشکالی ایجاد شود. اما چنین نیست. گرچه یک "۱" منطقی از قبل روی پایه دیگر دریچه NAND فرستاده شده است. اما این دریچه سی می کندا و قی خروجی Q مقدار "۱" را دارد، مقدار "۰" را اعمال کند. وجود یک پالس منفی یا ناخواسته ممکن است دریچه NAND به وجود آورد، کافی است که محتوای فلیپ - فلاپ را برجا کند و درنتیجه آزمایش خراب بودن قطعه را نشان می دهد.

پالس ناخواسته به علت وجود امپدانس اتصال سوزن و نیز امپدانس سیم‌های رابط به وجود




شکل ۳ - ۱۱. شکل مدار در آزمایش



شکل ۳ - ۱۲ اثرات بالقوه پسخورد در آزمایش

می آید . خروجی دریچه NAND به طور لحظه‌ای امپدانس کمی نسبت به زمین نشان می دهد و به مجرد آنکه رانه دستگاه آزماینده بخواهد جریانی برای پس رانی ارسال کند، ممکن است محتوای فلیپ - فلاپ برجا شود (پاک شود) . ظاهرا " به نظر می رسد که فلیپ - فلاپ هیچگاه بربانشده است . مشکلی که در اینجا وجود دارد، این است که این پالس ناخواسته ممکن است مرزی باشد و چون انرژی کافی برای برجا کردن (پاک کردن) فلیپ فلاپ را دارد، ممکن است در آزمایشی آن را برجا کند و در آزمایش دیگر چنین نکند . اگر نویسنده برنامه آزمایش، از وجود حلقه پسخورد آگامباشد، می تواند به کمک روش محافظت از بروز مشکل جلوگیری کند .

روش محافظت رقمی در شکل ۳-۱۲ تشریح شده است . مطابق این شکل بایدهم مسیرهای احتمالی پسخورد باید تعیین و بسته شود . برای مدار مورد نظر این کار بسیار ساده است و کافی است مطمئن شد سوزن متصل به ورودی دریچه NAND به خروجی فلیپ فلاپ متصل نیست . سپر باید به این سوزن سطح منطقی " ۰ " اعمال کرد، که در این حالت خروجی Q فلیپ فلاپ اثری بر پایه






شکل ۲ - ۱۳ روش محافظت رقمی

"برجا" ندارد. چون تنها یک سوزن برای آزمایش دریچه NAND وجود دارد، بنابراین از آن می‌توان برای آزمایش فلیپ - فلاپ استفاده کرد. همیشه حلقه‌های پسخورد به سادگی حلقه پسخورد مورد بحث نیست و ممکن است شامل چند دریچه باشد. در این موارد نویسنده برنامه آزمایش باید دقیق فراوانی در تحلیل مدار داشته باشد.

٦٠٣ تشخیص اشکال در آزمایش میان - مداری

در آزمایش میان مداری یکایک قطعات آزمایش می‌شوندو چنانچه نتیجه آزمایش در موربیک قطعه مطلوب نبود. نتیجه می‌کیریم آن قطعه بخصوص اشکال دارد. اما همیشه مطلب به این سادگی نیست. برای تشریح این مطلب شکل ۱۴-۲ را ببینید. فرض کنید در آزمایش مدار داخل برد به یک دریچه AND دارای اشکال برخورد کنیم.



شکل ۲ - ۱۴ تحلیل موارد اشکال در آزمایش میان - مداری

حالت اول این است که قطعه یعنی دریچه AND اشکال داشته باشد. در حالت دوم ممکن است که دریچه AND سالم و در مسیر مدار چاپی یک مدار باز باشد. و با لآخره حالت سوم ممکن است هم دریچه و هم سیم بندی مدار سالم باشد اما سوزن آزماینده اتصال مناسبی با مسیر برقرار نکرده باشد. در هریک از این حالت‌ها با وصل کردن کاوشگر می‌توان به اشکال واقعی برد پی برد.

۲۰۳ جایگاه آزماینده میان مداری

آزماینده میان مداری دو مزیت عمده دارد: یکی ارزان بودن نسبی و دیگری ساده بودن تولید برنامه آزمایش برای آن. اما این آزماینده عیب عمده‌ای نیز دارد و آن این است که کل مدار برد به عنوان یک واحد، آزمایش نمی‌شود و بنابراین بردهای پیچیده‌ای که تمامی قطعات آن سالم اند، ممکن است وقتی روی سیستم اصلی نصب شوند خوب کار نکنند.

تجربه نشان می‌دهد که امکان وقوع چنین حالتی در آزماینده‌های میان مداری ۱۵ درصد است در حالی که در آزماینده‌های عملکردن‌هایی ۰ تا ۵ درصد است. همین امر باعث شده است که از هردوی آزماینده‌های میان مداری و عملکردی استفاده شود. به این معنا که نخست مدار برد از نظر امکان مدار-باز یا اتصال-کوتاه بودن و نیز اشکال داشتن قطعات یا نصب نادرست آنها به کمک روش میان مداری آزمایش می‌شود و آنگاه به کمک آزماینده عملکردی کل مدار را می‌آزمایند.

فصل دوم زمینه نظری

۲-۱) سیستم های الکترونیکی و علل عدم سرویس دهنی در آنها


سیستم های الکترونیکی تحت شرایط معینی قادر به ارائه سرویس های مشخص^۱ به مصرف کنندگان می باشند . هرگونه منقص و یا عدم انجام سرویس دهنی در محدوده مشخص را می توان با تعریف علل و نیز سایر بیان ارتباط های موجود بین منشاء نتائج بوجود آمده و ریشه و علائم مرتبط با آن مورد بررسی قرارداد . وجود هرگونه اشکال^۲ در یک واحد یا قسمتی از یک سیستم می تواند باعث عدم سرویس دهنی کامل و یا جزئی از آن گردد . در این حالت می گویند سیستم دارای نقص^۳ و یا خرابی می باشد . نقص فوق کمتر اثر اشکال بوجود دمی آید توسط خطای^۴ کمنشانه ای از وجود اشکال موجود در سیستم است آشکار پذیر است . واژه خطای جهت بیان هر نوع انحراف و کج روی یک کمیت معلوم و محاسبه شده و یا اندازه گیری شده از مقدار صحیح و مورد انتظاری است که بصورت تئوری بیان شده می باشد . برای مثال اثرات مال کوتاه شدن یکی از خطوط شریان اطلاعات^۵ بمزین در یک سیستم الکترونیکی با کنترل ریز پردازند^۶ را می توان نام برد . در این حالت خطای حاصل متوسط بیت پاریتی که با مقایسه اطلاعات واصله و بیت چک کنند مبدلت می آید ، باعث آشکار شدن خرابی در سیستم می گردد .

اشکالات محتمل الوقوع در سیستم ها را می توان مطابق چارت شماره (۱-۲) به مدت مزبور تقسیم نمود :

۲-۱-۱) اشکالات فیزیکی

اشکالات فیزیکی که از آنها بضم ای اشکالات سخت افزاری نیز بادمی شود ، عبارت از وجود هرگونه وضعیت ناخواسته در یک جزء و یا در قسمتی از سیستم است که باعث انجام وظیفه مناقص و یا عدم انجام وظیفه کامل در سیستم می گردد . اشکالات فیزیکی بددوسته اشکالات فیزیکی لوزیکی^۷ و اشکالات فیزیکی پارامتریک^۸ (غیر لوزیکی) تقسیم می شود .

-
- 1) SERVICE BOUNDARY
 - 2) FAULT
 - 3) FAILURE
 - 4) ERROR
 - 5) DATA BUS
 - 6) MICROPROCESSOR
 - 7) LOGICAL FAULTS
 - 8) PARAMETRIC FAULTS



جارت (۱ - ۲) : انواع اشکالات معکن دریک سیستم

۲-۱-۱) اشکال فیزیکی لوزیکی

منظور از یک اشکال فیزیکی لوزیکی، اشکالی است که مقدار لول لوزیکی مورد انتظار یک یا چند نقطه‌دار یک مدار منطقی مغایر با حالت صحیح آن باشد. نتیجتاً "وجود این قبیل اشکالات باعث تغییر تابع منطقی^۱ مدار می‌شود.

در شکل (۲-۱)، یک دروازه "نقیض" و "^۴ با خروجی "توتوم پول" نشان داده شده است.

این مدار دارای دو ورودی A و B می‌باشد. جداسدن اتصال ورودی A از خروجی مدار قبلی این مدار سبب می‌شود تا جریان چاهک^۳ I_S قادر به انتشار از طریق امیتر ترانزیستور T در داخل ترانزیستور خروجی طبقه قبل نباشد. نتیجتاً "ورودی A در این حالت در لوزیک یک قرار گرفته و تابع منطقی مدار از حالت صحیح خود یعنی $Z = \overline{AB}$ به صورت $Z = \overline{B}$ تغییر می‌یابد.

۲-۱-۲) اشکال فیزیکی پارامتریک

منظور از یک اشکال فیزیکی پارامتریک اشکالی است که باعث تغییردادن یک یا چند بار امتزجتی با مدار می‌گردد. این قبیل اشکالات نیز نهایتاً "باعت عدم کار کرد" صحیح مدارات می‌شود. مثال می‌توان از تغییرات ولتاژ، تغییرات جریان ویا تغییرات تاخیر انتشار^۵ در مدارات نام برد.

در شکل (۲-۲) یک مدار ضربه نشان داده شده است.


در این مدار بعلت افزایش درجه حرارت در سیستم، مقدار مقاومت R_1 در مدار مخزن^۶ زیاد شده و در نتیجه باعث افزایش پهنهای پالس خروجی می‌شود.

مثال دیگری از اشکالات پارامتریک، تغییر ولتاژ تغذیه‌دار یک مدار که شامل قطعات CMOS می‌باشد رامی توان نام برد. در این گونه مدارها کاهش ولتاژ تغذیه، باعث افزایش تاخیر انتشار می‌شود (مرجع (۲).


۲-۲) اشکالات در طراحی^۷

این قبیل اشکالات ناشی از عدم توجه کافی به مشخصات الکترونیکی قطعات و پارامترهای مختلف اجزا، مدار بینکام طراحی می‌باشد. یک نمونه از این اشکالات در مدار شکل (۲-۳) نشان داده شده است.

- 1) LOGICAL FUNCTION
- 2) NAND GATE
- 3) SINK CURRENT
- 4) PROPAGATION
- 5) MONOSTABLE
- 6) TANK
- 7) DESIGN FAULT



شکل (۱ - ۲) : دروازه نقیض " و " با خروجی توتم بول



شکل (۲ - ۲) : مدار ضربه

در این مدار هرگاه ورودی A در لوزیک یک قرار داشته و در ورودی B تغییری از یک بمفرو صورت گیرد، بعلت وجود تاخیر در اثر دروازه معمکوس کننده، در خروجی دروازه "یا" تغییرناخواسته ای از یک بمفر حاصل و باعث فعال شدن سیگنال PRESET در فیلیپ فلاپ ونتیجتا "قرار گرفتن خروجی ۲ در وضعیت یک منطقی خواهد شد.

مثال دیگری از این قبیل اشکالات، عدم وجود خازن های نویزگیر^۱ تغذیه در روی خروجی های قطعات مدارهای انتگره که از نوع توتم بول هستند را می توان نام برد. در این حالت بعلت وجود تاخیر در هدایت و عدم هدایت نمودن دوترانزیستور خروجی، یک اتصال کوتاه میان زمین و تغذیه ایجاد ونتیجتا "در مقدار ولتاژ تغذیه کا هش رخ می دهد.

مثال دیگری از اشکالات در طراحی، طراحی ناصحیح بهنگام تهیه مدار چاپی برده امی باشد. در این حالت اشکالات مختلفی از قبیل انعکاس^۲ بعلت طولانی بودن مسیر سیگنال ها و نیز تداخل^۳ بعلت نزدیک بودن خطوط انتقال بیکدیگر و یا عدم برخورداری از زمین مناسب را می توان نام برد. با مراعتم به چارت شماره (۱-۱) دیده می شود که اشکالات فیزیکی بدودسته اشکالات تکی^۴ و اشکالات چندتائی^۵ تقسیم می شوند. اگر تنها در یک نقطه از مدار اشکال رخ دهد، اشکال تکی و در غیر این صورت اشکال چندتائی خواهد بود. (مرجع ۹)

از نقطه منظر تاثیر اشکالات چندتائی بر روی اطلاعات در سیستم، این اشکالات خود در چند مورد زیر

تقسیم می شوند:

اشکالات یک جهته^۶ (مرجع ۲)

در این حالت تاثیر اشکالات بر روی سیستم و در نهایت بر روی اطلاعات هم شکل می باشد. مثالی از این نوع اشکال چندتائی ممکن است در روی شریان اطلاعات یک ریز پردازنده رخ دهد. برای مثال اگر اطلاعات بصورت (0110) باشد ممکن است در اثر بروز اشکال چندتائی بصورت (0000) یا (1111) تبدیل شود و احتمال این که بصورت (1001) در آید، بسیار کم است که در این حالت اشکال چند جهته^۷ به آن اطلاق می شود.

اشکالات انتشاری^۸ که در این حالت تاثیر اشکالات بر روی اطلاعات در یک مدار ممکن است سبب تغییر لوزیک یک نقطه از مدار و انتشار آن بمحض دین نقطه از مدار گردد. اگر چنانچه تاثیر اشکال تنها بر روی

- 1) BYPASS
- 2) REFLECTION
- 3) INTERFERENCE
- 4) SINGLE FAULT
- 5) MULTIPLE FAULT
- 6) UNIDIRECTIONAL
- 7) MULTIPIRECTIONAL
- 8) DISTRIBUTED

یک نقطه از مدار باشد، در این حالت اشکال محلی به آن گفته می شود (مرجع ۴) در ارتباط با نوع اشکالات تعریف شده می توان آنها را مجدداً "بدون نوع اشکال مختلف تقسیم کرد.

اشکالات دائم^۱

کم به آنها اشکالات سخت^۲ نیز گفته می شود اشکالاتی هستند که اثر آنها بر روی مدار مستقل از زمان می باشند این نوع اشکال کمبود رایم در یک نقطه میان قاطی از سیستم بوجود می آید رایم تاثیر دائمی می باشد اشکالات نوع سخت در اثر بروز یک اشکال فیزیکی دائم در سیستم بوجود می آید برای مثال می توان اتصال کوتاه شدن کلکتور و امپیتر رانزیستور^۳ در شکل (۱-۱) را نام برد در این حالت در اثر بروز این اشکال خروجی Z بطور دائم در لوزیک یک قرار می کیرد.


اشکالات غیر دائم^۴

اشکالات غیر دائم کم به آنها اشکالات نرم نیز اطلاق می شود اشکالاتی هستند که تاثیر آنها بر روی مدار بصورت گذرا^۵ بوده و مستقل از زمان نمی باشد از عوامل مهم بوجود آورند اشکالات غیر دائم، طراحی نامناسب، تاثیر نویزهای خارجی و القا، از خطوط مجاور^۶ در روی برده میکدیگر را می توان نام برد یک نمونه از اثر القا، دو خط بمیکدیگر در شکل (۲-۲) نشان داده شده است.


همانگونه که ملاحظه می شود دو مسیر A و B با مشخصات یکسان در روی برده قرار دارند چنانچه مدر روی مسیر A لوزیک یک قرار داشتم باشد (بمپائینی لوزیک یک یعنی ولتاژ ۸/۲ ولت)، بر اثر روجود منابع نویز خارجی، در روی مسیر B ولتاژ حدود ۸۰۰ میلی ولت القا شده و چنانچه این مسیر دارای لوزیک صفر باشد، وضعیت لوزیک یک غیر ثابت را بخود می کرد این قبیل اشکالات از نقطه نظر آشکار سازی و عیب یابی در سیستم ها از مشکل ترین نوع اشکال می باشد.

در اثر بروز یک اشکال فیزیکی در سیستم که منجر به خرابی یا نقص آن می گردد، می توان نوع خرابی وارد بر سیستم را با توجه به میزان تاثیر آن در سیستم به مدت مت تقسیم نمود این تقسیم بندی در چهار شماره (۲-۲) نشان داده شده است.


- 1) PERMANENT
- 2) HARD FAULT
- 3) INTERMITTENT
- 4) TRANSIENT
- 5) CROSS TALK



شکل (۲ - ۳) : اشکال در طراحی



شکل (۲ - ۴) : اثر الکتری دوخط انتقال واقع بر روی برد



چارت (۲ - ۲) : انواع خرابی

۱۷۶

خرابی های جزئی ۱

در این حالت با وجود بروز خرابی در قسمتی از سیستم، سیستم همچنان قادر به ادامه کار خود می باشد مثال ساده‌ای در این زمینه حرکت یک ماشین با وجود لاستیک یدکی خراب می باشد که ماشین همچنان به حرکت خود ادامه می دهد. مثال دیگر وجود اشکال در چند برد از مدارات تطبیق دهنده^۲ مشترکین یک مرکز تلفن می باشد. در این حالت نیز سیستم با وجود اشکال همچنان قادر است سرویس دهی خود را با ظرفیت کمتری ارائه دهد.

خرابی های کلی ۲

در این حالت اثر بروز خرابی در سیستم بمراتب بیشتر می باشد و اگرچه اشکال فیزیکی کوچک و کم اهمیت است ولی اثر خرابی آن زیاد است. برای مثال، اثر بروز اشکال در مولدبالس نرأتور بوق آزاد یک مرکز تلفن، اگرچه ممکن است اشکال ساده‌ای جلوه‌نماید و اگرچه سیستم در حال انجام کار عادی خود می باشد ولی مشترکین با برداشتن گوشی و عدم دریافت بوق آزاد، سیستم را خارج از سرویس تلقی می نمایند.

خرابی های بزرگ ۳

بعلت وجود این نوع اشکال در سیستم، در این حالت سیستم قادر به ارائه هیچ‌گونه خدمات و سرویس دهی نمی باشد. یک مثال از خرابی‌های بزرگ، اختلال در قسمت کنترل یک مرکز تلفن که بصورت متتمرکز کار می کند می باشد. در این صورت سیستم بطور کلی از کار می افتد.

(۲-۱-۳) اشکالات نرم افزاری

در این حالت اشکال مربوط فیزیکی نبوده و بعلت طراحی نامحیج نیز نمی باشد بلکه اشکال در سیستم افزار می دهد. از این نوع اشکالات در یک مرکز تلفن، می توان عدم اعتماد یافتن دریچه زمانی لازم برای هر مشترک را نام برد. جهت رفع این اشکالات از رو تین های مختلف نرم افزاری استفاده می شود.

- 1) MINOR FAULT
- 2) INTERFACE
- 3) MAJOR OR SEVER FAULT
- 4) CATASTROPHIC FAULT

(۲-۲) مدل سازی و طبقه‌بندی اشکالات

پس از بررسی اشکالات ممکن دریک سیستم می‌توان این اشکالات را بنحوی بررسی و نهایتاً "مدل سازی" نمود، بطوریکه تنها اثر آنها بر روی مدار مورد بررسی قرار گیرد. به بیان دیگر برای مثال دریک مدار لوزیکی می‌توان برای هر اشکال فیزیکی با توجه به خطای بوجود آمده و یا اثر آن اشکال بر روی عملکرد لوزیکی^۱ مدار، آن را دریک طبقه‌بندی خاص قرارداد. بنابراین می‌توان نتیجه گرفت که مدل در نظر گرفته شده برای اشکال فیزیکی فوق، منعکس کننده حالت و نوع آن اشکال می‌باشد و بدین ترتیب بررسی آنالیز اشکالات فیزیکی مدار منجر به مررسی و آنالیز لوزیکی آن می‌گردد که نهایتاً "مرتبه با تغییرات تابع لوزیکی" می‌باشد.

لذا می‌توان با استفاده از مدل سازی، کلیمخطاهای فیزیکی و حتی خطاهای فیزیکی غیر مشخص را که علت آنها معلوم بوده و باعث تغییر لول لوزیکی مدار می‌گردند، آشکار و تعیین محل نمود. مسئله مهم دیگر در استفاده از مدل سازی برای اشکالات فیزیکی، قابلیت استفاده آن برای مدارات با تکنولوژی ساخت گوناگون می‌باشد. در هر صورت آنچه مسلم است بررسی‌های مختلف نشان می‌دهد که متعدد اشکالات فیزیکی محتمل الوقوع دریک مدار الکترونیکی رابطه مستقیم با افزایش پیچیدگی مدارات آن دارد. دریک مدار ترکیبی با داشتن n ورودی، تابع سویچینگ^۲ آن مدار قادر است 2^n تابع ترکیبی را بوجود آورد.

علت این امر آن است که جملات حاصل ضرب استاندارد (حاصل ضرب کانونیک)^۳ برای یک مدار ترکیبی با ورودی‌های $x_1, x_2, \dots, x_{n-1}, x_n$ بصورت زیر می‌باشد:

$$\begin{array}{cccccc} x_1 & x_2 & \dots & \dots & x_{n-1} & x_n \\ \bar{x}_1 & x_2 & \dots & \dots & x_{n-1} & x_n \\ \vdots & & & & \vdots & \\ \bar{x}_1 & \bar{x}_2 & \dots & \dots & \bar{x}_{n-1} & \bar{x}_n \\ \bar{x}_1 & \bar{x}_2 & \dots & \dots & \bar{x}_{n-1} & \bar{x}_n \end{array}$$

1) LOGICAL FUNCTION

2) SWITCHING FUNCTION

3) STANDARD PRODUCTS,

CANONIC PRODUCTS

تعداد حاصلضربهای مفهومی $= 2^m$ بوده و دیده می شود که توابع سویچینگ مختلفی که از ترکیب m جمله فوق حاصل می شود بر این با 2^m می باشد.

مثال - در یک تابع ترکیبی دو متغیره x_1 و x_2 . جملات حاصلضرب کانونیک چهار جمله و بصورت $x_1 \bar{x}_2, \bar{x}_1 x_2, \bar{x}_1 \bar{x}_2, x_1 \bar{x}_2$ می باشند ($= 4^m$). توابع سویچینگ که از ترکیب جملات فوق بدست می آیند $= 2^4$ یعنی شانزده تابع و بصورت چارت شماره (۱-۲-۲) (با یکدیگر ترکیب می شوند).

0	0	0	0	0
1	1	0	0	0
2	0	1	0	0
.
14	0	1	1	1
15	1	1	1	1

چارت شماره (۱-۲-۲) : توابع سویچینگ برای تابع دو متغیره

بعنوان مثال سطر پنجم یعنی ۰۱۱۰ ترکیبی از جملات $x_2 \bar{x}_1$ و $\bar{x}_1 x_2$ می باشد. این سطر تابع سویچینگ زیر را بوجود دمی آورد:

$$f(x_1, x_2) = \bar{x}_1 x_2 + x_1 \bar{x}_2 = x_1 \oplus x_2 \quad EX - OR$$

با بررسی دقیق توابع سویچینگ دیده می شود که در یک مدار ترکیبی باتابع سویچینگ $f(x)$ بصورت زیر

$$f(x) = f(x_1, x_2, \dots, x_n)$$

بروز هر گونه اشکال، تابع سویچینگ $f(x)$ را بیمیکی از $(1-2^m)$ تابع سویچینگ دیگر یعنی $f_\alpha(x)$ تبدیل می نماید. برای مثال اگر $a = a_1 a_2 \dots a_n$ یکی از 2^n الگوی آزمایش مدار باشد و تابع

سویچینگ اشکال و حالت عاری از اشکال با یکدیگر مغایرت داشتمباشند، داریم:

$$\begin{cases} f_\alpha(a) \neq f(a) \\ f_\alpha(a) \oplus f(a) = f_\alpha(a) \cdot \bar{f}(a) + \bar{f}_\alpha(a) \cdot f(a) = 1 \end{cases}$$

در آن صورت الگوی a قادر به آشکارسازی اشکال α می باشد.

دیده می شود افزایش تعداد درودی های مدار، باعث افزایش تعداد توابع سویچینگ و درنهایت تعداد الگوهای آزمایش بصورت نمائی می شود. آزمایش بدین شیوه، آزمایش کامل^۱ نامیده می شود که برای

1) EXHAUSTIVE TEST

مقادیر ۲۰ نمودار زمان زیاد و عمل "غیر ممکن است لذا لازم است کمتر زمان تولید آزمایش^۱ مدارات با بکارگیری روش‌های مختلف، از تعداد الگوهای آزمایش تا حدامکان بهینه‌ای کاست بنابراین بررسی مدل‌های مختلف جهت اشکالات فیزیکی می‌پردازیم.

(۲-۲-۱) مدل ایستائی برای اشکالات فیزیکی

دیدیم در نظر گرفتن کلیه خطاهای محتمل الواقع در یک مدار، تابع سویچینگ آن را به (۱-۲۳) تابع سویچینگ دیگر تبدیل می‌کند و تولید آزمایش برای کلیه این خطاهای مشکل و عمل "غیر ممکن است بنابراین در عمل با عدم احتساب اشکالات غیر محتمل و با اشکالات با احتمال خیلی کم، می‌توان جهت پوشش کامل اشکالات و آشکارسازی تمامی آنها از تعداد الگوهای آزمایش بمیزان قابل توجهی کاست. بطور تجربی و با بررسی های دقیق مشخص شده است کمتر از بروز یک اشکال فیزیکی، تابع سویچینگ یک مدار ترکیبی به تابع سویچینگ مدار ترکیبی دیگری تبدیل نمی‌شود (۱-۹). برای مثال بروز اشکالات فیزیکی مختلف بر روی یک دروازه منقیض و با تابع سویچینگ $f(x_1, x_2, x_3) = \bar{x}_1 \bar{x}_2 \bar{x}_3$ هیچگاه تابع سویچینگ آن را به تابع دیگری مثلاً "نقیض یا انحرافی"^۲ تبدیل نمی‌کند. یعنی تابع سویچینگ یک دروازه منقیض و بصورت دروازه منقیض و باقی می‌ماند. این دروازه مداری^۳ ورودی و بنابراین مجموعه مجملات حاصلضرب کانونیک دارای هشت عضو بصورت زیربوده:

1	\bar{x}_1	\bar{x}_2	\bar{x}_3
2	x_1	\bar{x}_2	\bar{x}_3
.	.	.	.
.	.	.	.
7	\bar{x}_1	x_2	x_3
8	x_1	x_2	x_3

و بنابراین توابع سویچینگ ممکن آن دارای ۸ عضو می‌باشد.

1) TEST GENERATION

2) EXCLUSIVE OR



بادرنظر گرفتن اینکه متابع سویچینگ بدون اشکال پس از ایجاد اشکال بصورت تابع یک دروازه منقیض و باقی می ماند مشاهده می شود که تنها بکمک ۵ عدد از این توابع بصورت مجموعه زیر :

$$\{ 0, 1, \overline{x_1 x_2}, \overline{x_2 x_3}, \overline{x_1 x_3} \}$$

می توان کلیه اشکالات و تاثیرات آنها را مدل سازی نمود .

متداول ترین شیوه جهت مدل سازی اشکالات فیزیکی در مدارات ترکیبی استفاده از مدل اشکالات تکی ایستائی^۱ می باشد . این مدل عبارت است از ثابت ماندن یکی از اتمالات مدار در لوله لوزیکی صفر یا یک کمبترتیب اولی راحالت ایستاروی صفر^۲ (s-a-0) و دومی راحالت ایستاروی یک^۳ (s-a-1) می نامند .

در شکل (۲۵) یک دروازه منقیض و باداشتن^۴ ورودی و ازنوع "توتم پول" نشان داده شده است .

در این مدار اشکالات فیزیکی زیر ممکن است رخدهد :

الف) در اثر بروز اشکال α_1 کلکتور ترانزیستور T_4 به زمین اتمال کوتاه می شود . در این حالت علی رغم تغییر ورودی های x_1, x_2, x_3 خروجی Z در لوزیک صفر باقی می ماند (Z s-a-0) تابع سویچینگ اشکال در اثر بروز اشکال α_1 بصورت $f_{\alpha_1}(x_1, x_2, x_3) = 0$ در می آید .

ب) در اثر وقوع اشکال α_2 امیتر ترانزیستور T_4 از زمین قطع شده و این امر باعث خاموش ماندن ترانزیستور های T_2 و T_4 می گردد . نتیجتاً "عبور جریان I" از R_2 باعث روشن ماندن ترانزیستور T_3 و قرار گرفتن خروجی Z در لوزیک یک می باشد . (Z s-a-1) تابع سویچینگ قطعه در اثر بروز اشکال α_2 بصورت $f_{\alpha_2}(x_1, x_2, x_3) = 1$ تبدیل می شود .


پ) بعلت اشکال α_3 ورودی x_3 از خروجی طبق مقبل جداسده و مانع عبور جریان چاهک I_5 از این ورودی می شود . نتیجتاً "ورودی x_3 در لوزیک یک ثابت مانده" (X₃ s-a-1) و تابع سویچینگ قطعه بصورت $f_{\alpha_3}(x_1, x_2, x_3) = \overline{x_1 x_2}$ در می آید .

ج) در اثر اشکال α_4 حالت اتمال کوتاه میان ورودی x_1 و تغذیه بوجود آمده و ورودی x_1 در لوزیک یک ثابت می ماند (X₁ s-a-1) . در این حالت تابع سویچینگ قطعه شکل (X₁, X₂, X₃) تبدیل می شود .

1) SINGLE STUCK

2) STUCK AT ZERO

3) STUCK AT ONE



شکل (۵ - ۲) : دروازه نقیض و "سمورودی از نوع خروجی توتم پل

ج) در اثر اشکال f_5 که حالت مشابه T_3 ، T_4 می باشد، تابع سویچینگ قطع می ورث
 $f_5(x_1, x_2, x_3) = \overline{x_1 x_3}$ در می آید.

ح) بعلت اشکال f_6 پیش تغذیه از کل مدار قطع شده و در اثر فقدان جریانهای I_s ، I_t ترانزیستورها T_3 ، T_4 همواره مخاموش مانده و خروجی Z بنظر می رسد از ورودی طبق معمعاد باز شده و حالت ایستا روی یک تبدیل می شود ($Z = s-a-1$) . در این حالت خروجی دارای وضعیت امدادانس بالا گشته و تابع سویچینگ قطعه تبدیل به $1 = f_6(x_1, x_2, x_3)$ می شود.
 بنابراین همانگونه که در مواردش گانه اخیر ملاحظه گردید، با در نظر گرفتن مدل تک ایستائی برای اشکالات فیزیکی، خود اشکال موردنظر نبوده، بلکه اثر اشکال موردنظر می باشد.

مسئله دیگر وجود خطاهای معادل در یک مدار می باشد که مباعث می شود تابع سویچینگ اشکال یکسان داشتمباشند. بعنوان مثال تابع سویچینگ اشکالات f_2 و f_6 یکسان و مشکل $1 = f_6(x_1, x_2, x_3)$ می باشد در حالیکمیکی از این دواشکال ناشی از قطع امیتر ترانزیستور T_4 از زمین و دیگری بعلت قطع پیش تغذیه از کل مدار می باشد در هر صورت، هر دواشکال تنها یک الگوی آزمایش آشکار می شوند.
 بکار بردن مدل ایستائی برای مدارهای مجتمع با مقیاس متوسط 2 یا کوچک 3 مفید بود در حالیکه برای مدارهای مجتمع با مقیاس زیاد خیلی زیاد که اغلب از تکنولوژی MOS استفاده می کنند، کارآئی مناسب خود را از دست می دهد.

در شکل (۲.۶) مداری با استفاده از ترانزیستورهای NMOS نشان داده شده است. تابع لوزیکی این مدار بصورت $Z = \overline{(A+B)(C+D)} + EF$ می باشد. در این مدار اشکالات فیزیکی زیر ابررس می کنیم:

الف) در اثر بروز اشکال f_1 در این مدار، منفذ T_5 ترانزیستور به منبع آن متصل شده و ورودی E در لوزیک یک ثابت می ماند. در این حالت تابع سویچینگ اشکال بصورت $Z = \overline{(A+B)(C+D)} + F$ تبدیل می شود.

ب) بعلت اشکال f_3 در اثر قطع ولتاژ تغذیه V_{SS} از منبع ترانزیستور T_6 ، هیچ گونه مجریانی از ترانزیستورهای T_5 ، T_6 عبور نکرده و نهایتاً "ورودی F یا E یا هر دو در لوزیک مفرق رار

1) HIGH IMPEDANCE

2) MEDIUM SCALE INTEGRATION = MSI

3) SMALL SCALE INTEGRATION = SSI

4) DRAIN

5) SOURCE

می گیرند که نتیجتاً "تابع سویچینگ اشکال بصورت $Z = \overline{(A+B)(C+D)}$ " در می آید.

ج) در اثر اشکال Z_2 در مدار منبع دوترازیستور \overline{A} ، \overline{B} بیکدیگر اتصال یافته و هیچ گونه حالت ایستائی در مدار پیش نمی آید. یعنی این اشکال را نمیتوان با مدل ایستائی توجیه نمود. در این حالت تابع سویچینگ به شکل $Z = \overline{(A+B+E)(C+D+F)}$ تبدیل می شود.

ج) بعلت اشکال Z_4 ، در اثر جداشدن اتصال بین منبع دوترازیستور \overline{A} و \overline{B} تابع سویچینگ اشکال بصورت $Z = \overline{AC + BD + EF}$ در می آید. دو این اشکال نیز با استفاده از مدل ایستائی قابل مدل سازی نمی باشد. بنابراین دیده می شود که برای کلیه اشکالات فیزیکی محتمل الواقع در برداشتن مدل ایستائی نمی باشیم. مثال دیگری از این قبیل اشکالات در شکل (۲-۷) نشان داده شده است. این مدار با استفاده از دودرواز منقیض و با تکنولوژی NMOS تشکیل یافته و تابع لوزیکی آن بصورت $Z_1 = \overline{AB}$ و $Z_2 = \overline{CD}$ می باشد.

در اثر بروز اشکال Z_1 تابع سویچینگ اشکال بصورت $Z_1 = Z_2 = \overline{AB + CD}$ در می آید. دو این اشکال نیز با مدل ایستائی قابل توجیه نیست. نتیجتاً "دیده می شود علی رغم اینکه ممکن است مدل ایستائی در برخی موارد کاربردی نداشته باشد، معنی اینکه ممکن است مدل ایستائی این امر را ناشی از این می باشد که شبیه سازی اشکالات فیزیکی^۱ بصورت مدل ایستائی جهت ارزیابی الگوهای آزمایش ایجاد شده برای مدارات سالم، آسان بوده و از طرف دیگر تجارب بدست آمد منشان می دهد که مدل ایستائی قادر به آشکار سازی اغلب اشکالات ممکن می باشد.

از این روجهت بررسی اشکالاتی که مدل ایستائی برای آنها مفید نمی باشد علی الخصوص در مدارا


مجتمع با تکنولوژی MOS، مدل های دیگری ارائه می شود.

۲-۲) مدل اشکالات پل سازه^۲


یک نوع از اشکالاتی که غالب بهنگام مونتاژ بردها پیش می آید، اشکال پل سازه می باشد. این نوع اشکال یکی از مهم ترین اشکالات دائمی است که با مدل ایستائی قابل توجیه نمی باشد. این نوع اشکال زمانی اتفاق می افتد که مدوها چند مسیر بصورت اتفاقی بیکدیگر متصل شوند. در شکل (۲-۸) یک اشکال پل ساز منشان داده شده است. در این مدار در اثر پلاشیدگی لحیم، دو خط ورودی X_2 و X_3 بیکدیگر متصل شده اند.

1) PHYSICAL FAULT SIMULATION

2) BRIDGING FAULT



شکل (۲-۶) : مدار لوژیکی مجتمع با استفاده از ترانزیستورهای NMOS



شکل (۲-۷) : مدار مجتمع متشکل از دیود روازه نفیض و "باتکنولوژی NMOS"

برای این مدل از این مسیر می‌گذرد که مدار پل سازه ای دارد. این مدل معمولی است که در آن مدار پل سازه ای از مدارهای خروجی و مدارهای ورودی مدار معمولی در این مدار دارای اتصالاتی است که در پل سازه می‌باشد.

استفاده از لوزیک مثبت^۱ یا منفی در مدار، این اشکال بصورت "یا اتصالی"^۲ و "با

"و اتصالی"^۳ رفتاری کند. مدار معادل برای اشکالات پل سازه دروازه‌های "و" و دروازه‌های "یا"

برای لوزیک مثبت و منفی، بترتیب در شکل‌های (۲-۹) - ب (آلفا) و (۲-۹) - ب (نیانداده شده) است.

مثال دیگر در این زمینه تبدیل یکی از میرها به میک تابع خاص می‌باشد مثلاً "دریک مدار" و "دوورودی"،

یکی از خطوط تبدیل به مدار "یا" می‌شود تا بسیار لوزیک‌بی آن را از وضعیت

$$Z = X_1 X_2 \quad \text{به} \quad Z = X_1 + X_2 \quad \text{تبدیل می‌نماید.}$$

۲-۲-۳) مدل اشکالات اتصال کوتامدیودی^۴

یکی دیگر از اشکالاتی که با مدل ایستائی قابل توجیه نیستند، اشکالات اتمال کوتامدیودی می‌باشد

در مدارهای که از تکنولوژی دیود - ترانزیستور^۵ استفاده شده است، این اشکال رخ می‌دهد. همان‌گونه

کمتر شکل (۲-۱۰) نیانداده شده است زمانی کهورودی یک دیود به خروجی آن اتصال کوتاه شود و خروجی

دیو دنیز مقدار رورودی را بخود اختصاص دهد، ممکن است که خروجی دروازه مورداشکال، تغییر لوزیکی

نیافرمه عاری از اشکال جلومنما یا در حالیکه خروجی دیگر دروازه‌ها کم به رورودی اشکال دیده متصل هستند

تغییر نماید. همان‌گونه کمتر شکل (۲-۱۱) - الف (نیانداده شده است تابع لوزیکی مدار تحت شرایط

بدون اشکال بصورت $Z_1 = X_1 X_2$ و $Z_2 = X_2 X_3$ می‌باشد. اگر دیود رورودی X_1 دارای اشکال

اتصال کوتامباشد، چنان‌جهه رورودی X_1 در لوزیک یک قرار داشتماشد، خروجی‌های Z_1 و Z_2 همچنان

بدون اشکال باقی مانده و در صورتی که رورودی X_1 در لوزیک صفر قرار داشتماشد، خروجی Z_1 در لوزیک

صفر قرار گرفته و بعلت اتمال کوتامبودن دیود D_2 ، مقدار $Z_1 = 0$ می‌گردد و بنا بر این در خروجی Z_2

اشکال رخ می‌دهد.

برای مثال با اعمال $X_1 = 0$ ، $X_2 = 1$ ، $X_3 = 1$ باید انتظار جواب $Z_1 = 0$ و $Z_2 = 1$ داشته

باشیم در حالیکه در اثر بروز اشکال فوق، مدار معادل بصورت شکل (۲-۱۱) - ب (تبدیل شده و خروجی‌هایه

$$Z_2^* = X_1 X_2 X_3 \quad \text{و} \quad Z_1^* = Z_1 = X_1 X_2$$


1) POSITIVE LOGIC

2) WIRED OR


3) WIRED AND

4) SHORTED DIODE FAULT

5) DIODE TRANSISTOR LOGIC = DTL



شکل (۲-۸) : اشکال پل سازه



شکل (۲-۹) : اشکالات پل سازصالویزیک مثبت ولویزیک منفی و مدارات مسادل


۲-۲-۴) اشکالات حساس به الگو^۱

این نوع اشکال اغلب در حافظه های دستیابی تصادفی^۲ رخ می دهد. گاهی از اوقات بہنگام خواندن از یک سلول حافظه می نوشتن در آن، ناثیر ناخواسته ای بر سلول مجاور نیز ممکن است انجام شود که ناشی از نفوذ بار الکتریکی^۳ از سلول مربوط به سلول مجاور می باشد. یک نمونه از این اشکال در شکل (۲-۱۲) نشان داده شده است. اگر محتوی سلول z ، یک باشدلوژیک Q_i برابریک و \bar{Q}_i برابر صفر می باشد. چنانچه محتوی سلول $i+1$ ، صفر باشدلوژیک Q_{i+1} برابر صفر و \bar{Q}_{i+1} برابریک می باشد. (مرجع^۵)


حال اگر بخواهیم در سلول z ، صفر بینویسیم نتیجتاً \bar{Q}_i برابریک می شود که در اثر وجود کوپل‌لرز خازنی کمبین دو سلول z و $i+1$ وجود دارد تا ثیر ناخواسته ای بر Q_{i+1} خواهد گذاشت. البته در حافظه های علاوه بر خطای فوق، خطاهای دیگری از قبیل خطای اتصال کوتایمیا باز بودن سلول های حافظه، خطای DECODER کمباعت عدم آدرس دهی صحیح می شود، خطای نوشتن چندگانه کمباعت نوشتن ناخواسته در چند سلول می گردد و خطای نوشتن کند کمباعت طولانی شدن زمان نوشتن می شوند نیز ممکن است رخ دهد.

در هر صورت برای تولید الگوهای آزمایش دریک بر دیس از بررسی کلیه اشکالات ممکن در برداشتن تعیین مدل لازم برای اشکالات مورد نظر، الگوهای آزمایش مناسب برای آشکار سازی و دیگر این خطاهای تعیین می شود.


-
- 1) PATTERN SENSITIVE FAULTS
 - 2) RANDOM ACCESS MEMORY = RAM
 - 3) CHARGE LEAKAGE



شکل (۱۰ - ۲) : اشکال اتصال کوتاه دیودی



شکل (۱۱ - ۲) : اشکال اتصال کوتاه دیودی در مدارات ترکیبی



شکل (۱۲ - ۲) : اشکال حاس به الگو در حافظه های تکنولوژی MOS

۲-۳) مفاهیم و روش‌های تولید آزمایش

هدف از آزمایش نمودن یک قطعه‌ویا یک بردویا یک سیستم، عبارت از تعیین سالم بودن و یا آشکار نمودن وجود اشکال در آنها بوده و همچنین در صورت تشخیص وجود اشکال و در صورت لزوم، ردیابی و تعیین محل آن می‌باشد.

جهت آزمایش یک بردویا یک سیگنال‌ها و با سطوح منطقی لازم را به ورودی‌های واحد تخت آزمایش^۱ اعمال نموده و با بررسی سیگنال‌ها و با سطوح منطقی بدست آمده از خروجی واحد مرتبه مبادرستی و یا وجود اشکال در آن پی برد.

۲-۴) سیاست‌های انجام آزمایش

براساس سیاست تولیدمی توان هدف از آزمایش یک واحد کمدا رایج‌بیشتریک برداشت‌کترونیکی می‌باشد این نوع تقسیم نمود:

الف) تعیین صحت و یا خرابی برداشت

ب) ردیابی و تعیین وجود اشکال^۳ (در صورت وجود خرابی)

در حالت (الف) سیگنال‌های ورودی کمپانی‌گوهای آزمایش^۴ اطلاق می‌شود، تنها برای تعیین صحت و یا خرابی برداشت‌کارگر فته شده است که در صورت تشخیص اشکال در بر د عمل آزمایش متوقف شده و بر اساس چارت شماره (۲-۳) (ابر دیگری برای انجام آزمایش تعیین می‌شود) (مرجع ۶)


در حالت (ب) پس از وجود اشکال در بر د، با انجام برنامه‌های خاصی می‌توان محل ویانا حیه وجود اشکال در برداشت تعیین نمود.

۲-۵) نیازهای مرتبط با طراحی برنامه آزمایش

بطور کلی رسیدن به مکی از اهداف فوق ونتیجتا "طراحی تهیه برنامه آزمایش مستلزم:

۱) تعیین کارآئی سیستم آزماینده^۵

- 1) UNIT UNDER TEST - UUT
- 2) FAULT DETECTING (GO-NO GO TEST)
- 3) FAULT DIAGNOSIS
- 4) TEST PATTERNS (INPUT VECTORS)
- 5) TEST SYSTEM SPECIFICATION



جارت (۲-۳) : روش‌های آزمایش بردهای الکترونیکی


- تهیه و تجزیه و تحلیل مدارک لازم در مورد واحد مورد آزمایش^۱
- تعیین اهداف آزمایش^۲
- تعیین قابلیت آزمایش واحد مورد نظر می باشد.

کارآئی سیستم آزمایند مبادا تو جمیع نوع آزماینده (به خمیمه شماره —— مراجعت شود) و مطالعه امکانات آن از نظر وسائل ریاضی خطای^۳ و توانائی های دیگر آن همانند سرعت اعمال الگوهای آزمایش^۴ توسط سیستم، تعداد دور و بیها و خروجی های آن، تعداد تغذیه ها و غیره تعیین می گردد.

این امکانات می تواند بوجود آوردن محدودیت هایی در انجام عمل آزمایش و نتیجتاً "تعیین اهداف آزمایش باشد" تجزیه و تحلیل مدارات و نوع عمل هر یک از قطعات و نتیجتاً "عمل کلی واحد مورد آزمایش نیاز به مدار کی بر اساس شکل ۱-۱۲" اراده امی باشد. بررسی این مدارک قابلیت تطبیق واحد مربوطه رابه امکانات سیستم آزماینده و همچنین طراحی برنامه آزمایش را مشخص می نماید. مدارک مورد لزوم برتریب عبارتنداز:

- بلوک دیاگرام کلی واحد مورد آزمایش، کمتوسط آن می توان ارتباطات عملی قسمت های مختلف بردا کم بطور نسبی مستقل از هم می باشد تا تشخیص داد. این اطلاعات در مورد طراحی برنامه آزمایش بسیار مفید می باشد.
- ارتباطات ویاسیم کشی های واحد مورد آزمایش کمنشان دهنده ارتباطات مستقیم بین اجزا، تشکیل دهنده آن می باشد.
- تعیین ارتباطات زمانی و تغییرات سیگنال های مختلف نسبت به زمان در هنگام انجام کار واحد مربوط در سیستم.
- لیست کامل قطعات تشکیل دهنده واحد مورد آزمایش.
- تهیه مشخصات الکتریکی و مکانیکی اجزاء.
- تئوری عملیاتی واحد مربوطه.
- شماتیک دیاگرام واحد مربوط کمتر آن کلیه اجزا، بصورت واحد های عملیاتی مستقل همراه با ارتباطات فیزیکی بین آنها مشخص شده است.
- نقشه موقعیت مکانی اجزاء مختلف واحد مورد آزمایش.

-
- 1) UUT TEST REQUIREMENTS
 - 2) TEST OBJECTIVES
 - 3) FAULT DIAGNOSIS TOOLS
 - 4) TEST PATTERN RATE



- (1) TEST REQUIREMENT SPECIFICATION
- (2) SCHEMATIC OR LOGIC DIAGRAM
- (3) THEORY OF OPERATION
- (4) PARTS SPECIFICATION
- (5) PART LIST
- (6) TIMING INFORMATION
- (7) WIRING DIAGRAM
- (8) FUNCTIONAL BLOCK DIAGRAM
- (9) ASSEMBLY DRAWING

شکل (۱۲ - ۲) : مدارک لازم جهت آزمایش

پس از بررسی و تجزیه و تحلیل مدارک مرتبط با واحد مربوط ممی توان انواع اشکالات قابل اتفاق در آن را طبق مبنده و مدل سازی را انجام داد. با درنظر گرفتن توانائی های سیستم آزماینده و اشکالات ممکن، اهداف آزمایش را که تعیین کننده اشکالات قابل اتفاق میباشد را میتوان روشن نمود.

بعنوان مثال اگر چنانچه اشکالات ممکن در یک واحد از نوع ایستائی تعیین شود، میتوان حدپوشش و یا قابلیت کشف خطاهارا با کشف حداقل ۹۰٪ از خطاهای از این نوع قرارداد.

تعیین حدپوشش خطاهارا فرایش آن از نظر تولید و کاربرد واحد موردنظر بسیار با اهمیت میباشد که این مهم با قابلیت آزمایش در یک واحد در بخش ۲-۱۴ قابلیت آزمایش شرح داده شده است (با عرض سهولت طراحی برنامه آزمایش و همچنین افزایش پوشش و ردیابی خطای گردد).

پس از بررسی اطلاعات چهارگانه فوق، دونتیج‌در طراحی برنامه آزمایش حاصل می‌گردد. این دو نتیجه عبارتندار تعیین خط مشی مناسب برای طراحی برنامه آزمایش و همچنین طراحی مدارات تطبیق دهنده^۱ با سیستم از نظر نیازهای سیستم و واحد مورد آزمایش (شکل ۲-۱۴).

در مورد نتیجیدوم بعنوان مثال میتوان یک واحد دیجیتالی را نام برده و جزئی از آن، یک مدار آنالوگ را تشکیل می‌دهد. چنانچه این واحد توسط یک آزماینده‌مردهای دیجیتالی آزمایش شود، لزوماً "احتیاج به یک مدار تطبیق دهنده مدار دتا اطلاعات دیجیتالی سیستم را تبدیل به اطلاعات موردنیاز آنالوگ نموده و سپس جواب جزء آنالوگ را بصورت دیجیتالی به سیستم منتقل نماید.

پس از تعیین خط مشی مناسب جهت طراحی برنامه‌های آزمایش، اطلاعات اساسی و مرتبط با تهیه برنامه آزمایش عبارتندار:

۱. لیست اشکالات^۲

۲. فایل توبولوژی مدارات واحد مورد آزمایش^۳


۳. اطلاعات مربوط به گره‌هادر هر قدم آزمایش^۴

۴. خروجی‌های منتظره^۵

۵. تعیین حدپوشش خط^۶

روش‌های مختلفی جهت تولید اطلاعات موردنیاز فوق وجود دارد که ترتیب در بخش‌های مختلف مورد بررسی قرار می‌گیرد.

- 1) INTERFACE TEST ADAPTER = ITA
- 2) FAULT LIST
- 3) CIRCUIT TOPOLOGY FILE
- 4) NODAL DATA
- 5) EXPECTED RESPONSE
- 6) COMPREHENSIVENESS LEVEL



- (1) COMPATIBILITY STUDY
- (2) TEST OBJECTIVES
- (3) ATE PERFORMANCE SPECIFICATION
- (4) TESTABILITY CONSIDERATION
- (5) TEST REQUIREMENT SPECIFICATION
- (6) ITA
- (7) TEST PROGRAM DESIGN

شکل (۲-۱۴) : بررسی اطلاعات چهار گانه معتبر حامل از آن

۲۵) روش‌های تولید آزمایش و الگوهای موردنیاز

با توجه به نتایج حاصل از تجزیه و تحلیل مدارات واحد نظر و توانائی‌ها، سیتم آزماینده، تولید برنامه آزمایش و الگوهای آزمایش را می‌توان براساس چارت شماره (۲-۴) انجام داد.

بطورکلی تهیه برنامه آزمایش که مرتبط با اطلاعات اساسی می‌باشد. به سطحیق ممکن انجام

می‌پذیرد. (مرجع ۲۶)

الف) بصورت دستی^۱

با استفاده از این روش ابتدا توسط اشخاص مسئول، با تجزیه و تحلیل اطلاعات موردنیاز برای آزمایش واحد موردنظر، اطلاعات اساسی شامل:

- لیست اشکالات
- الگوهای آزمایش
- خروجی‌هایمنتظره
- اطلاعات مربوط به گرمهای

تولید و سپس برنامه آزمایش براساس این اطلاعات نوشته شده و با اجرای این برنامه حدپوش خطاب صورت دستی تهیه می‌شود.

ب) روش محاوره‌ای^۲

با استفاده از این روش ابتدا توسط شخص مسئول و با تجزیه و تحلیل اطلاعات اساسی شامل:

- لیست اشکالات
- فایل توبولوژی مدارات (توجه شود که در روش دستی، این اطلاعات موردنیاز نمی‌باشد).
- الگوهای آزمایش

تهیه و سپس برنامه آزمایش بصورت دستی تهیه می‌گردد. پس از تهیه برنامه، اطلاعات فوق بصورت فایل در آمد و توسط کامپیوتر شبیه‌ساز^۳، اطلاعات اساسی با قیمانده که شامل خروجی‌های منتظره، اطلاعات مربوط به گرمهای حدپوش خطامی باشد تهیه و همچنین برنامه‌ای آزمایش بوجود می‌آید.

پ) روش اتوماتیکی^۴


با استفاده از این روش کلیه اطلاعات اساسی بجز فایل توبولوژی مدارات و لیست اشکالات کمبوسیله

1) MANUAL TEST GENERATION

2) INTERACTIVE TEST PROGRAM GENERATION = ITPG

3) SIMULATOR

4) AUTOMATIC



چارت (۲-۴): روش‌های تولید برنامه و الگوهای آزمایش

اشخاص مسئول تولیدمی شود، بکمل کامپیوتر تولیدمی شود. یکی از اطلاعات اساسی مورد نیاز برای ایجاد برنامه‌های آزمایش الگوهای آزمایش ممکن است براساس چارت (۲-۴) به صورت در اختیار باشد.

۲) مولدۀای سخت افزاری الگوهای آزمایش

آزمایش مدارات الکترونیکی با پیچیدگی کم و متوسط که اغلب اجزا، مدارات آن ترکیبی می‌باشد رامی توان با استفاده از سخت افزارهای خاص و مناسب انجام داد. در این حالت الگوهای آزمایش توسط مدارات سخت افزاری تولید و تحت شرایط معینی به واحد مورد آزمایش اعمال می‌شود. (به مضمونه شماره ۲۴ مراجعه شود). کاربرد این مولدۀای بیشتر در آزمایندۀای نوع وظیفه‌مندی پویا می‌باشد. با توجه مبتکب مدارات و نوع اجزا، تشکیل دهنده‌ان، متداول‌ترین تولیدکنندۀای الگوهای سخت افزاری عبارتندار:

الف) شمارندۀای باینری

در این نوع مولدۀای شمارندۀای باینری استفاده شده و جهت ایجادیک مولد n بیتی، لازم است $\frac{n}{c} = K$ شمارنده C بیتی را بکارگیریم. بعنوان مثال برای بوجود آوردن یک مولد $n=12$ بیتی از $K = 3$ عدد شمارندۀای باینری $C=4$ بیتی می‌توان براساس شکل (۲-۱۵) استفاده نمود. استفاده از مولدۀای سخت افزاری با وجود اقتصادی بودن آن نسبت به تهیه الگوهای آزمایش و ذخیره آن، دارای اشکالات خاصی می‌باشد. با افزایش تعداد درودی‌های واحد مورد آزمایش، تعداد الگوهای آزمایش افزایش یافته و بنا بر این تولید ⁿ(۲) حالت ممکن مستلزم زمان بسیار و گاهی برای $20 < n$ غیر ممکن می‌باشد.

در مدارات با اجزا، ترتیبی لزوم بوجود آوردن حالت اولیه در مدار باعث می‌شود که استفاده از مولد سخت افزاری را در چار مشکلاتی نماید: بعلاوه وجود بعضی از الگوهای تولید شده، ممکن است در واحد مورد آزمایش حالت‌های نامشخصی ^۱ را بوجود آورده و درک برای آزماینده، نامعین توصیف گردد. راههای مختلفی جهت حل این مسائل موجود است که راههای عملی آن برای اشکال اول، ممکن است عمل بوجود آوردن مقادیر اولیه صورت دستی انجام پذیرد. این عمل می‌تواند بسیار وقت کیرو گاهی غیرممکن باشد. در مدار شکل (۲-۱۵) با استفاده از امکانات قطعه 74LS193 می‌توان تحت کنترل آزماینده، جهت بوجود آوردن مقادیر اولیه مناسب، ابتدا توسط آزماینده و تحت کنترل سیگنال LOAD اطلاعاتی را در شمارندۀای بوجود آورده و سپس تولید الگوهای آزمایش را با ارسال

1) INDETERMINENT STATE

پالس های زمانی انجام داد.

مسئله دوم که حالت های نامشخص می باشد را می توان بایو شن^۱ (عدم توجه به خروجی های نامشخص حل نمودولی این را محل نیز ممکن است برای مدارات خاصی مشکل و گاهی غیر ممکن گردد.

ب) شمارنده های ندهدی

شمارنده های نوع 74LS193 می توانند تحت کنترل آزماینده، خروجی های تولید شده را بصورت کد BCD تولید نماید.

پ) تولید کننده های کدگری^۲

فرم خاص تولید الگوهای آزمایش در شکل ۲-۱۵ (کمباشمارش اعداد دوازده میتی از صفر تا ۱۲) انجام می پذیرد، مشکلات خاصی را برای آزمایندگی وجود می آورد. سعنوان مثال تغییر شمارش از ۱-۱۲ به صفر باعث می شود گلیمه خروجی های آزماینده، جریان زیادی را به زمین انتقال و نتیجتاً "یک تنزیل لحظه ای در خطوط توزیع را بوجود آورند.

با استفاده از مولد کدگری می توان الگوهای آزمایش را طوری تولید نمود تا از هر قدم بمقدم دیگر تنها یکی از خروجی ها تغییر نماید.

اگر چنانچه g_0, g_1, \dots, g_{n-1} یک الگوی آزمایش^۳ بیتی کدگری و همچنین b_0, b_1, \dots, b_{n-1} یک الگوی آزمایش^۴ بیتی شمارنده باین ری باشد (توجه شود b_0 کم ارزش ترین و b_{n-1} پر ارزش ترین بیت می باشد) رابطه متبدیل کد شمارشی به کدگری عبارت است از رابطه زیر:

$$\begin{cases} g_i = b_i \oplus b_{i+1} & 0 \leq i \leq n-1 \\ g_{n-1} = b_{n-1} \end{cases}$$


با توجه به رابطه بالا مدار تبدیل کد شمارشی را به کدگری می توان با بکار گرفتن مدار شکل (۲-۱۵) بصورت شکل (۲-۱۶) انجام داد. در جدول شکل (۲-۱۶) اعداد باین ری صفت اhaft و معادل کدگری آن نشان داده شده است.

ج) تولید کننده پالس های رشته ای


در این نوع مولد الگوهای آزمایش طوری بوجود می آید که تنها یکی از خروجی ها تغییر کرده و بقیه

1) MASKING

2) GRAY CODE



شکل (۱۵ - ۲) : بوجود آوردن مقابیر اولیه مناسب



اعداد بعدی	کدگری			اعداد باینری		
	b_2	b_1	b_0	q_2	q_1	q_0
0	0	0	0	0	0	0
1	0	0	1	0	0	1
2	0	1	1	0	1	0
3	0	1	0	0	1	1
4	1	1	0	1	0	0
5	1	1	1	1	0	1
6	1	0	1	1	1	0
7	1	0	0	1	1	1

شکل (۱۶ - ۲) : مدار تبدیل کد شمارشی به کدگری و جدول مربوطه

دارای لوژیک برابر می باشد . بعنوان مثال یک مولد ۳۲ بیتی کمپراسس مدارشکل (۱۷-۲) تولید می شود (توجه شود 74LS154 یک قطعه DECODER/DEMUX) چهاربهشانزده می باشد (برابر است

:

$$\begin{array}{cccccc}
 1 & 0 & 0 & \dots & 0 \\
 0 & 1 & 0 & 0 & \cdot \\
 0 & 0 & 1 & & \vdots \\
 \cdot & & & & \\
 \cdot & & & & 0 \\
 & & & 1 & 0 \\
 0 & 0 & 0 & 0 & 1
 \end{array}$$

کاربرد این نوع مولدها بیشتر در آزمایش اتصالات مدارهای یک واحد مورد آزمایش ^۱ دریک آزماینده میانمداری (ضمیمه شماره ۳) می باشد زیرا با قراردادن لوژیک یک درروی ارتباط موردنظر و قراردادن لوژیک صفر روی بقیه ارتباطات می توان در صورت بررسی کردن وجود لوژیک یک درروی ارتباط مربوطه، به عدم اتصال کوتاه مددیگر ارتباطات مطمئن شد .


ج) تولیدکنندگان الگوهای شبه اتفاقی ^۲

با استفاده از تئوری ماشین های رشته ای (مرجع ۸) می توان با انتخاب یک فیدبک مناسب برای یک رجیستر n بیتی $1-2$ الگوی آزمایش را تولید نمود بطریقی که تغییرات هر بیت مشخص این الگوهادر قدم های متوالی بصورت شبه اتفاقی تغییر نماید . اگر چنانچه یک رجیستر n بیتی و مدار فیدبک آن بطور عمومی بصورت شکل (۱۸-۲) باشد، می توان برای هر یک بیت خروجی رجیستر، توانی از X را در نظر گرفت بنابراین رابطه کلی مدار فیدبک بصورت :


$$\left\{
 \begin{array}{l}
 G(X) = X^n + a_{n-1} X^{n-1} + \dots + a_1 X^1 + \dots + a_1 X + a_0 \\
 a_i = 0, 1
 \end{array}
 \right.$$

می باشد که در آن ضرائب a_i ضرب کننده های عددی ^۳ می باشد که در صورت $a_i = 1$ دلیل وجود ارتباط و $a_i = 0$ دلیل عدم وجود ارتباط می باشد (عبارتست از یک سلول حافظه رجیستر)

- 1) CONTINUITY
- 2) PSEUDO RANDOM
- 3) SCALAR MULTIPLIER



شکل (۲-۱۷) : تولیدکننده پالس رشته‌ای



شکل (۲-۱۸) : فرم عمومی تولیدکننده الگوهای رشته‌ای

فیدیک مناسب برای ایجادیک مولدشیه اتفاقی عبارت است از یک چندجمله‌ای اول^۱ (مرجع ۱۵) که می‌توان برای انتخاب یک چندجمله‌ای از درجه n به جداول مربوط به این نوع چندجمله‌ای هادر کتاب‌های مربوط به کنترل خط امراجع صنعتی معمولی مثال جهت ایجادیک مولدچهاربیتی می‌توان مداری را براساس شکل (۲-۱۹) بوجود آورد.

در این مدار معادله فیدیک خطی بصورت:

$$G(X) = X^4 + X + 1$$

می‌باشد که الگوهای آزمایش بشکل زیر می‌باشد:

تولید مجدد الگوها	۰	۰	۰	۱
	۱	۰	۰	۰
	۰	۱	۰	۰
	۰	۰	۱	۰
	۱	۰	۰	۱
	۱	۱	۰	۰
	۰	۱	۱	۰
تناوب تولید الگوها	۰	۱	۱	۰
	۱	۰	۱	۱
	۰	۱	۰	۱
	۱	۰	۱	۰
	۱	۱	۰	۱
	۱	۱	۱	۰
	۱	۱	۱	۱
	۰	۱	۱	۱
	۰	۰	۱	۱
	۰	۰	۰	۱

باید توجه شود برای یک ماشین رشته‌ای n بیتی با فیدیک خطی هموار متعدد الگوهای آزمایش برابر با $2^n - 1$ عددی باشد که الگوی آزمایش تمام صفر در این نوع ماشین هاتولیدنی شود. اگر چنانچه بخواهیم الگوی تمام صفر را نیز بوجود آوریم، می‌توان با استفاده از فیدیک غیرخطی این عمل را انجام داده و نتیجتاً "متعدد الگوهای آزمایش را به 2^n عدد جهت آزمایش کامل افزایش داد.

1) PRIMITIVE POLYNOMIAL

(۲-۷) روش ذخیره‌ای در تعیین الگوهای آزمایش

در روش ذخیره‌ای، الگوهای تعیین شده بصورت دستی و یا بكمک کامپیوتر در داخل حافظه‌های مناسب قرار گرفته و در زمان لازم به واحد تحت آزمایش اعمال می‌شود. تعیین الگوهای آزمایش چه بصورت دستی و چه بكمک کامپیوتر با استفاده از روش‌های خاصی انجام می‌گردد. در این بخش روش‌های متداول در تعیین الگوهای آزمایش مورد بحث واقع می‌شود.

بطورکلی می‌توان وجود هر نوع اشکال را در یک مدار ترکیبی غیرزايد^۱ (مراجع ۹ و ۶) (با عدد ۶ ورودی را بطور کامل با اعمال^۲ (۲) ترکیب ورودی‌های آن آشکار نمود. افزایش تعداد ورودی‌ها، باعث افزایش سریع در تعداد این الگوها می‌باشد که عملیات بکار گرفتن الگوهای آزمایش کامل مستلزم وقت بسیار زیادی می‌باشد.

یکی از اهداف تولید الگوهای آزمایش تقلیل تعداد الگوهای آزمایش بحد مناسب می‌باشد. خوبختانه برای آزمایش کامل یک مدار ترکیبی با ۶ ورودی، تعداد الگوهای آزمایش موردنیاز بسیار کمتر از تعداد^۳ (۲) می‌باشد. روش تقلیل و بابعارتی دیگر تعیین الگوهای آزمایش بهینه مبتنی

بر چهار روش کلی می‌باشد:

الف) روش ساختار یافته^۴

ب) روش عملیاتی (وظیفه مندی)

پ) روش هایبرید^۵

ج) روش تک کاره^۶

(۲-۷-۱) روش ساختار یافته و تعریف مسیر حساس

در استفاده از این روش، هدف انتخاب یک بمیک اشکالات میکن در لیست اشکال و بدست آوردن یک الگوی آزمایش برای آشکار سازی هر یک می‌باشد. برای نیل به این هدف لازم است دو عمل مختلف انجام پذیرد.

الف) فعال نمودن اشکال^۵ موجود در مدار. این بدان معنی می‌باشد که توانیم یک سطح لوزیکی

1) NON REDUNDANT COMBINATIONAL CIRCUIT

2) STRUCTURAL OR FAULT ORIENTED

3) HYBRID

4) AD - HOC

5) FAULT ACTIVATION

مخالف با سطح لوزیکی بوجود آمد در محل اشکال با آن اعمال نماییم . بعنوان مثال در شکل (۲-۲۰) اگر در روی ورودی شماره میک قطعه U1 (U1 PIN 1) اشکال ایستائی نوع یک وجود داشتم باشد ، برای فعال نمودن این نوع اشکال لازم است مقدار ورودی $X_1 = 0$ انتخاب گردد .

ب) انتشار اثر اشکال به یک خروجی و یا خروجی های قابل رویت . این بدان معنی می باشد که اثمر اشکال را کم تبدیل مقدار حقیقی قطعه U1 بیک مقدار غلط ($1 \rightarrow 0$) است ، به خروجی Z1 منتقل نماییم .

برای این منظور مقادیر ثابت $C_2 = 1$ و $C_3 = 0$ در روی ورودی های قطعات U1 و U2 مقادیر مناسب می باشند . با توجه به مقادیر $X_3 = 0$ و $X_2 = 1$ ، $X_1 = 0$ مشاهده می شود که مقدار لوزیک گره C_1 از مقدار حقیقی خود به مقادیر $(1 \rightarrow 0)$ و مقدار لوزیک گره C_4 از مقدار حقیقی خود به مقادیر $(0 \rightarrow 1)$ و لوزیک گره C_5 نیز از مقدار حقیقی خود به مقادیر $(1 \rightarrow 0)$ تغییر پیدا می کند . با این توجه شود که مقادیر $X_2 = 1$ می تواند اثر اشکال روی گره C_1 را به خروجی U1 و همچنین مقدار $X_3 = 0$ اثر اشکال روی گره C_4 بر روی Z1 و نتیجتاً "بر روی خروجی Z1 منتقل نماید که منجر به موجود آمدن تضاد بر روی خروجی باز ، عملکرد صحیح و عملکرد مدار باز ، وجود اشکال یعنی $f(X) = 1$ گردد .

حال آنکه اگر یکی از مقادیر $X_2 = 0$ و یا $X_3 = 1$ انتخاب گردد ، مقدار خروجی باز ، عملکرد صحیح و غلط مدار برابر نتیجتاً "مقدار $f(X) = 0$ " می گردد . لذا اثر اشکال موجود روی مسیر خروجی ها متوقف \Rightarrow و قابل کشف نمی باشد .

الگوی آزمایش $X_3 = 0$ و $X_2 = 1$ و $X_1 = 0$ الگوی آزمایش و یا آشکار کننده اشکال C_1 نامیده می شود .

با توجه به شکل (۲-۲۰) (مفهوم فعل نمودن و انتشار اشکال ، اکنون می توانیم مفهومی را کمتر بوجود آورد که این الگوی آزمایش وجود دارد بصورت یک فرمول بنام حساس کردن مسیر که اساس روش ساختاری افتته می باشد ، بیان کنیم .

مسیری کمتر طول آن اثر اشکال انتشار می یابد یعنی $C_5 \rightarrow C_4 \rightarrow C_1$ را مسیر حساس و منشاء اشکال یعنی C_1 را مولد اشکال \Rightarrow و همچنین کلیه گره های تشکیل دهنده مسیر حساس بجز مولد اشکال یعنی C_4 و C_5 را ناقل اشکال \Rightarrow و یقینه گره هارا کم جزو مسیر حساس نبوده و مسیر حساس را قادر به عبور

- 1) FAULT PROPAGATION
- 2) FAULT EFFECT BLOCKING
- 3) FAULT GENERATOR
- 4) FAULT TRANSMITTER

تغییرات ممکن بر اثر اشکال می کنند، گفته می شود دارای مقادیر ثابت بروی خود می باشد.

با توجه به مفاهیم شرح داده شده مشاهده می گردد استراتژی اساسی در روش ساختار یافته، انتخاب یک بینیک اشکالات از لیست آن و تولیدیک الگوی آزمایش برای آن می باشد. روش کلی برای تولید این چنین الگویی استفاده از روش مسیر حاس کمربی بوجود آوردن مسیری است که متواند با انتخاب مقادیر ثابت مناسب در روی ورودی های قطعات واقع بر مسیر حاس، این اشکال را بینیک یا چندخروجی قابل مشاهده بسیله آزماینده انتقال دهد، می باشد.

این مرحله را، مرحله حرکت به محلو^۱ می نامیم. با این توجه گردد که مقادیر ثابت برای بوجود آوردن - مسیر حاس نهایتاً "توسط مقادیر ورودی های اصلی تعیین می شوند که امکان بوجود آوردن این ورودی ها یکی از مسائل قابل اهمیت در این روش می باشد. مرحله تائید امکان بوجود آوردن این مقادیر را مرحله تائید پایداری مقادیر ثابت^۲ می نامیم.

برای انجام این مرحله لازم است مقادیر ثابت روی گره ها بارگشت قدم به قدم به طرف ورودی های اصلی انجام گیرد که آن حرکت به عقب^۳ گفته می شود. مسی شده است تا بتوان انجام عمل فعال کردن و انتقال اشکال اطلاعات برای تسهیل در استفاده از آن، بصورت فرمولی در آید کمکداری خاصیت کاربرد عمومی باشد. نتیجه این عمل بوجود آمدن روش - د روش های منتج از آن می باشد کمربی خش دیگر توضیح داده می شود.

(۲-۷-۱) تقلیل تعداد الگوهای آزمایش در روش ساختار یافته

اشکالات ممکن برای یک مدار نسبتاً "پیچیده" ممکن است تعداد بسیار زیادی را شامل شود که در این صورت تعیین الگوی آزمایش برای کلیه اشکالات ممکن، زمان بسیار زیادی راحتی برای کامپیوتر بخواهد اختصاص می دهد.

اگر جنایتیک الگوی آزمایش تولید شده برای یک اشکال معین بتواند اشکالات دیگری را در لیست اشکال آشکار نماید، لزومی برای تولید الگوی آزمایش برای آن دسته از اشکالات نبوده و بنابراین از لیست اشکالات حذف می شوند.

بعنوان مثال درواز منقیض" و "نشان داده شده در شکل (۲-۲۱) اراده نظر گیرید.


قدم اول: تعیین لیست اولیه اشکالات که عبارتنداز $C_3/0$ و $C_2/0$ و $C_1/0$ و $C_2/1$ و $C_3/1$ خوانده می شود

$$C_1 = C_1 \text{ (توجه شود که } C_1/0 \text{ خوانده می شود)}$$


1) FORWARD TRACING

2) CONSISTENCY CHECKING


3) BACKWARD TRACING



شکل (۲-۱۹) : مدار مولدچهاربیتی شبیه‌اتفاقی



شکل (۲-۲۰) : مدار ترکیبی



شکل (۲-۲۱) : دروازه نقیض " و "

قدم دوم : تولید آزمایش برای $C_1/1$ که نتیجه آن $Z_1=1$ و $x_2=1$ و $x_1=0$ می باشد.

قدم سوم : اشکال $C_3/0$ نیز با این الگوی آزمایش آشکار می شود.

قدم چهارم : تقلیل لیست اشکالات به $C_1/0, C_2/1, C_2/0, C_3/0$

قدم پنجم : تولید الگوی آزمایش برای $C_1/0$ که نتیجه آن $Z_1=0$ و $x_2=1$ و $x_1=1$ می باشد.

قدم ششم : اشکالات دیگری که با این الگو آشکار می شوند $C_2/0$ و $C_3/1$ می باشد که نتیجه آن تقلیل اشکالات به $C_2/1$ می باشد.

قدم هفتم : تولید الگوی آزمایش برای $C_2/1$ که نتیجه آن $Z_1=1$, $x_2=0$ و $x_1=1$ می باشد.

بنابراین نتیجه تقلیل بصورت $\emptyset = C_3$ می باشد لیست اشکالات تهی است ()

بنابراین الگوهای آزمایش از $= 4^2$ الگوی 2^2 الگوی می باشد :

x_1	x_2	Z_1
0	1	1
1	1	0
1	0	1

تقلیل می یابد روش های دیگر تقلیل لیست اشکال و نتیجتاً "الگوهای آزمایش در همین بخش توضیح داده می شود .

(۲-۷-۲) تولید آزمایش بر روش عملیاتی

استفاده از روش عملیاتی مستلزم استفاده کامل از جدول واقعیت ها و یاتابع عملیاتی قطعه و یا مدار

می باشد آزمایش با استفاده از جدول واقعیت ها مستلزم انجام آزمایش کامل می باشد بعنوان مثال

مدارشکل (۲-۲۲) را در نظر می گیریم .

این مدار با توجه به جدول واقعیت های آن کمتوسط جدول کارنو در شکل (۲-۲۳ - الف) نشان داده

می شود ، می تواند با (۲) قدم آزمایش و با توجه به خروجی های نشان داده شده کمتوسط جدول ، آزمایش

گردید . مجدداً " می بینیم با افزایش تعداد دوره ها تعداد الگوهای آزمایش به سرعت افزایش می یابد .


(۲-۷-۲-۱) تقلیل الگوهای آزمایش در روش عملیاتی

باتوجه به جدول کارنو ، یک راه ممکن برای تقلیل الگوهای آزمایش عبارتست از انتخاب الگوی

آزمایش $x_3=0$ و $x_2=1$ و $x_1=0$ در روی سطراول و ستون دوم جدول کارنو نشان داده شده در شکل

(۲-۲۳ - ب) بصورت دایر متور ، تغییر دایر بصورت نشان داده شده می تواند مکررا " خروجی Z_1 را از

مقدار یک به صفر تغییر دهد و همچنین این انتقال می تواند کلیه ورودی ها را از مقدار یک به صفر و بالعکس



شکل (۲-۲۲) : تولیدآزمایش در مدارترکیبی بعروش عملیاتی

X3	X1	X2	00	01	11	10
0	1	1	1	1	0	
1	1	0	1	0	0	

X3	X1	X2	00	01	11	10
0	1	1	1	0	1	0
1	1	0	0	0	1	0

(الف)

(ب)

شکل (۲-۲۲) : جدول کارنو و جدول تقلیل الگوهای آزمایش

تغییر دهد.

با استفاده از این روش چهار الگوی آزمایش تولید می شود کم تقلیل ۴ الگوی آزمایش را بوجود دارد. اگرچنانچه این الگوهای آزمایش در مورد کلیه اشکالات ممکن در لیست اشکالات مورد بررسی واقع گردد، نتیجه می شود کلیه اشکالات بجز اشکال ۰/۹ توسط این الگوهای کشف می گردد.

۲-۷-۳) روش های بررسی (تلفیقی)

باتوجه به روش های ساختاری افتہ و روش عملیاتی می توان از روش سودمندتری که می تواند هر دو روش را بکار گیرد استفاده نمود. ترتیب استفاده از این روش بکار گرفتن روش ساختاری افتتمد رشروع تولید الگوهای آزمایش و پس بررسی پوشش اشکالات موجود در لیست اشکالات توسط این الگوهایی باشد. در مرحله دوم با بکار گیری روش ساختاری افتتمی توان جهت باقیمانده اشکالات، الگوهای آزمایش مناسبی تعیین نمود.

باتوجه به مدار شکل (۲-۲۲) اندوروش بکار گرفته شده مساهده گردید که با بکار گیری روش عملیاتی کلیه اشکالات ممکن در لیست اشکالات بجز اشکال ۰/۹ قابل کشف توسط چهار الگوی زیر می باشد:

x_1	x_2	x_3	z_1
0	1	0	1
0	1	1	0
0	0	1	1
1	0	1	0

با استفاده از روش ساختاری افتتمی تولید الگوی آزمایش برای این اشکال (۰/۹) بترتیب زیر عمل می نماییم.

قدم اول: تشکیل مسیر حساس

- الف) فعال نمودن اشکال بوسیله تعیین مقدار $x_9=1$ (مولداشکال s-a-0).
- ب) بوجود آوردن توانائی انتشار اثر اشکال از قطعه ۵ با قراردادن $c_{12}=0$ (مقدار ثابت).
- پ) با انجام عمل (ب) اثر اشکال بمحرومی شود $c_3=0$ ناقل اثر اشکال می باشد.

قدم دوم: تائید پایداری

- برای اطمینان از قراردادن مقدار $x_9=1$ و $c_{12}=0$ برای اطمینان از قراردادن مقدار $x_1=1$ می تواند مقدار $c_9=1$ را بوجود آورد.

ب) چون $x_1=1$ می‌باشد بنابراین $C_{10}=C_{11}=1$ و نتیجتاً $C_{12}=0$ می‌شود.
 بنابراین الگوی آزمایش تائید شده برابر با $x_3=1$ و $x_2=1$ و $x_1=1$ (X یعنی بی‌تفاوت)
 می‌باشد. باید توجه شود مقدار بی‌تفاوت x_3 بعلت آن است که مقادیر مختلف x_3 تاثیری در اثر
 الگوی آزمایش برای آشکارسازی اشکال ۰/۹ بوجود نمی‌آورد. بنابراین الگوهای آزمایش بصورت:

x_1	x_2	x_3	z_1
0	1	0	1
0	1	1	0
0	0	1	1
1	0	1	0
1	1	X	1

در می‌آید. اگرچه مقدار $x_3=1$ تاثیری در آشکارسازی اشکال ۰/۹ ندارد اما انتخاب هر یک از مقادیر $0=x_3=1$ می‌تواند تاثیر بسزایی در قدرت آشکارسازی و یار دیابی اشکال دیگر را زد.
 لیست اشکالات داشتما شد. اگرچنانچه $x_3=1$ انتخاب شود، این الگوی آزمایش قادر خواهد بود مجموعه چهار اشکال $0/0=C_1$ و $0/0=C_2$ و $0/0=C_3$ و $0/0=C_4$ را آشکار نماید. حال آنکه اگر مقدار $x_3=0$ باشد پوشش اشکال این الگوی آزمایش به مقدار $0/0=C_1$ و $0/0=C_2$ و $0/0=C_3$ و $0/0=C_4$ تقلیل پیدامی کند ($C_1=0$ حذف شده است).

دلیل این اختلاف بعلت مسیرهای حساس بوجود آمد متوسط این دو الگوی آزمایش می‌باشد. باز اما الگوی $x_3=1$ و $x_2=1$ و $x_1=1$ اثر اشکال $0/0=C_1$ می‌تواند از دور روازه $1/0=C_1$ و $0/0=C_2$ عبور نماید و لی تو سط دو مقدار $0/0=C_3$ و $0/0=C_4$ متوقف شده و قابل کشف می‌باشد یعنی $f(x)=1$ است.

بعارت دیگر $0 \rightarrow 0/1=C_{13}$ (مقدار از مقدار حقيقی یک به مقدار غلط صفر تغییر داده شده است)^۱. اگرچنانچه $x_3=0$ انتخاب شود، اثر این اشکال نمتنها پس از عبور از $1/0=C_1$ باعث تغییر $0 \rightarrow 0/1=C_9$ می‌شود، بلکه با عبور از $0/1=C_3$ (بعلت وجود $x_3=0$) باعث تغییر $0 \rightarrow 0/1=C_{11}$ و سپس $0 \rightarrow 0/0=C_{12}$ گشته و نتیجتاً "مقدار خروجی z_1 بدون تغییر باقی می‌ماند" کمربد این حالت اثر اشکال $0/0=C_1$ قابل کشف نمی‌باشد یعنی $f(x)=0$ است.

- (۲.۲-۴) روش‌های تک‌کاره - جهت توضیح بهضمیمه شماره چهار مراجعت فرمائید.
 (۲.۸) مسائل موجون در تولید الگوهای آزمایش با استفاده از روش‌های توضیح داده شده

باتوجه به توضیحات داده شده نکات قابل توجه در تعیین الگوهای آزمایش می‌تواند بصورت مختلف باشد که می‌توان راه حل‌های مناسبی جهت آن اتخاذ نمود.

1) CHANGE
 2) NO CHANGE

۲۸۱) اثر اشکالات و تقارب مجدد^۱ مسیرهای حساس

همانطور یکه مشاهده نمودیم مسیر حساس در کشف اشکال ۰/۰ ۲-۲۲ در شکل (۰/۰ ۲-۲۲) عبارت از $X_1 = 1$ و $X_2 = 0$ بود. مقدار $X_3 = 0$ در الگوی آزمایش $X_1 = 1$ و $X_2 = 1$ باعث ایجاد مسیر حساس دیگری از U_3 و U_4 می‌گردد که انتقال اثر اشکال از این مسیر می‌تواند اثر اشکال منتقل شده از مسیر اولیه را خنثی نماید. در این صورت گفته می‌شود تقارب دوباره منفی^۲ بوجود آمد است.

رامحل، انتخاب مقدار ثابتی می‌باشد که بتواند در یک نقطه از مسیر حساس غیر اصلی، انتقال اثر اشکال را متوقف نماید. کمتر این مثال مقدار مربوطه $X_3 = 1$ می‌باشد. برای آشنائی بیشتر با اثر تقارب دوباره، شکل‌های (۰/۰ ۲-۲۴) و (۰/۰ ۲-۲۵) - الف) توسط الگوی آزمایش $X_1 = 1$ و $X_2 = 0$ از دو مسیر حساس U_1 و U_3 و همچنین U_2 و U_3 به خروجی Z_1 منتقل می‌گردد. اما با خاطر تقارب منفی، مقدار خروجی در زمان حضور این اشکال و عدم حضور آن برابر بوده و قابل کشف نمی‌باشد. اگر چنانچه $X_3 = 0$ انتخاب شود، مسیر حساس U_2 و U_3 مسدود و مقدار خروجی با حضور اشکال متفاوت با مقدار خروجی بدون حضور اشکال می‌باشد. یعنی $U_6 = 0 \rightarrow U_1 = 1$ می‌گردد.


در شکل (۰/۰ ۲-۲۴) - ب) همانطور یکم دیده می‌شود علی رغم اینکه دو مسیر حساس U_1 و U_3 و همچنین U_2 و U_3 وجود دارند ولی بعلت وجود تغییرات برابر هم جهت^۳ (یا زوج و یا فرد)، اشکال قابل کشف نمی‌باشد. به این نوع تقارب، تقارب دوباره مثبت گفته می‌شود.

در بعضی از مدارات ترکیبی ممکن است ترکیب مدار طوری باشد که نتوان برای انتقال اثر اشکالات از یک مسیر حساس استفاده ننمود. لیکه لازم است بیش از یک مسیر را حساس نمود. برای اطلاعات بیشتر به مرجع (۵) ارجاع شود.


۲۸۲) بوجود آوردن مقادیر اولیه در مدارات ترکیبی

در زمان تولید الگوهای آزمایش در مدارات ترکیبی، بعلت وجود مدارات فیدبک ممکن است نتوان باز ایک ورودی معین، مقدار خروجی را تعیین ننمود. بعنوان مثال شکل (۰/۰ ۲-۲۵) - الف) از دنظر می‌گریم. باز ایک الگوی آزمایش $X_1 = X_2 = 1$ چون مقادیر U_2 و U_3 مشخص نمی‌باشند، بنابراین برای ادامه آزمایش نمتنها مقادیر خروجی معین نمی‌باشند. لیکه اطلاعات مربوط به ورودی و خروجی‌های اصلی قطعات نیز نامشخص می‌باشد. برای حل این مسئله با استفاده از جدول واقعیت هادر شکل (۰/۰ ۲-۲۵) - ب) برای چهار سطح لوزیکی یعنی \bar{X} و X و 0 و 1 و مرتبه با هر قطعه می‌توان مقادیر موجود روی

- 1) FAULT EFFECT RECONVERGENCE
- 2) NEGATIVE RECONVERGENT
- 3) SAME NUMBER OF POLARITY



شکل (۲-۲۴ - الف) : مدار ترکیبی و تقارب منفی



شکل (۲-۲۴ - ب) : مدار ترکیبی و تقارب مثبت

هرگز را بدست آورد.

اگر چنانچه می بازی الگوی $x_1 = x_2 = 1$ مقدار خروجی Z_1 را که منشاء مدار فیدبک می باشد

بصورت $Z_1 = X$ بگیریم، مقدار $C_3 = X$ و $C_1 = C_2 = 1$ مقدار $C_7 = \bar{X}$ و مقدار $C_5 = 1$ مقدار $C_8 = 1$ را بوجود دمی آورد.

بازای $\bar{X} = C_7$ و $C_8 = 1$ مقدار $X = C_{11} = C_{12} = C_6 = 1$ و بعلت آنکه $C_6 = 1$ می باشد،

$C_{13} = C_{16} = X$ و همچنین چون $X = C_9$ و $C_{11} = X$ می باشد، نتیجتاً $C_{14} = \bar{X}$ می باشد.

با توجه به اینکه $\bar{X} = C_{14}$ و $C_{16} = X$ ، مقدار $1 = C_{17} = Z_1$ می شود. حال با داشتن مقدار

$Z_1 = 1$ می توان خروجی Z_2 را نیز بازی الگوی $x_1 = x_2 = 1$ تعیین نمود.

مسائل مرتبط با تعیین مدل در روش ساختاریافته (۲۸۳)

بادرنظرگرفتن اشکالات مدل ایستائی، کلیه اشکالات از این نوع در مدار شکل (۲-۲۶) اتوسط

چهار الگوی آزمایش:


x_1	x_2	x_3	x_4	Z_1
0	1	1	0	0
1	0	0	1	0
0	1	1	1	1
1	1	1	0	1

قابل پوشش می باشد. حال آنکه در صورت بروز اشکالی از نوع پل سازه و بعنوان مثال روی دوار تباطط C_2 و C_3 این الگوهای می توانند کار ساز باشند. علت این امر این است که مقادیر x_2 و x_3 در کلیه قدم های آزمایش یکسان بوده و نظر به اینکه برای آزمایش و آشکار سازی این نوع اشکال لزوماً "باید لوزیک C_2 مخالف C_3 انتخاب شود، باید الگوهای آزمایش دیگری در نظر گرفته شود".

الگوهای آزمایش:

x_1	x_2	x_3	x_4	Z_1
0	1	0	1	0
1	0	1	0	0
0	1	1	1	1
1	1	1	0	0

می تواند راه حل این مسئله باشد. بنابراین جهت پوشش کامل اشکالات ممکن باشد امکان اتفاق کلیه اشکالات ممکن و مدل سازی آنها را در نظر گرفت.




(الف)

	1	0	X	\bar{X}
1	0	1	\bar{X}	X
0	1	1	1	1
X	\bar{X}	1	\bar{X}	1
\bar{X}	X	1	1	X

(ب)

شکل (۲-۲۵) : بوجود آوردن مقادیر اولیه موجدول واقعیت برای یک مدار ترکیبی



شکل (۲-۲۶) : اشكال پل ساز صریح مدار ترکیبی

۲-۹) تعیین الگوهای آزمایش بمروش - د

باتوجه به تعاریف و مشکلات و مسائل موجود در تولید الگوهای آزمایش به روش ساختار یافته اکنون می‌توان استفاده از روش - د را کمتوسط شرکت IBM ارائه (مرجع ۹ و ۱۰) اوپس کاربردوسیعی در امر تولید الگوها پیدانموده، توضیح دهیم.

روش - د عبارت است از انجام حساس کردن و عبور مقادیر بوجود آمد بصورت فرمول و یا بعبارت دیگر فرم ریاضی این روش . با انجام این عمل می‌توان با استفاده از کامپیوتر بر احتی از این روش برای ایجاد آزمایش استفاده نمود.

روش - د بصورت اصلی دارای نقاط ضعف معینی می‌باشد و این نقاط ضعف در مورد مداراتی با داشتن حافظه ^۱ و فیدبک های اصلی ^۲ (پیچیده) امی باشد و همچنین در مورد مدارات خیلی پیچیده شامل مدارات مجتمع بزرگ و خیلی بزرگ ^۳ دارای کارآئی خوبی نمی‌باشد . ولی با وجود این ضعف هاروش - د از کارآئی خوبی در مورد مداراتی کمتر از همگرائی و یا انشعاب هستند، برخوردار می‌باشد.

بعنوان مثال می‌توان خطاهای را که از یک نقطه منشعب و پس از عبور از مسیرهای متفاوت دوباره در یک نقطه جمع می‌شوند نام برد . بنابراین روش - د قادر خواهد بود تا کلیه مسائل موجود همانند تقاربهای مختلف را مورد بررسی قرار داده و مسیر حساس مناسبی بوجود آورد . هر چند می‌توان با وجود آوردن روش برای تکمیلی به روش - د، قادر بودحتی برای مداراتی با فیدبک پیچیده نیز آزمایش بوجود آورد . همچنین روش - د قادر خواهد بود تا برای مدل‌های مختلف بکار گرفته شود .
برای شرح روش - د لازم است بعضی تعاریف مفید زیر توجه شود .

۲-۱۰) پوشش ویژه ^۴

پوشش ویژه عبارتست از جدولی که می‌تواند عمل کامل یک قطعه و یا مدار در زمانی که هیچ‌گونه اشکالی در مدار یا قطعه منمی‌باشد را نشان دهد . پوشش ویژه از جدول واقعیت‌های قطعه یا مدار استنتاج می‌شود و فرم فشرده‌ایست که عملکرد قطعه سالم را نشان می‌دهد .
بعنوان مثال اگر چنانچه در واژه منقیض " و " در شکل (۲-۲۲ - الف) را در نظر بگیریم، جدول واقعیت‌های آن در شکل (۲-۲۲ - ب) و یا جدول کارنسو در شکل (۲-۲۲ - پ) نشان می‌دهد مقادیر خروجی (تابع آبازا، چه مقادیری از متغیرها (ورودی‌ها) دارای

- 1) STORED STATE DEVICE
- 2) GLOBAL FEED-BACK
- 3) LSI & VLSI BASE
- 4) SINGULAR COVER



(الف)

	C1	C2	C3	
a	0	0	1	
b	0	1	1	
c	1	0	1	
d	1	1	0	

ON ARRAY

OFF ARRAY

(ب)

C1	0	1
0	1 1	1 1
1	1 1	0

(ب)

شکل (۲-۲۲) : جدول واقعیت ها و جدول کارنوبیای دروازه نقطی " و "

مقدار (خروجی و باحالت) یک و با صفر بین ترتیب :

$$\overline{C_1} \longrightarrow C_3 = 1$$

$$\overline{C_2} \longrightarrow C_3 = 1$$

$$C_1 \text{ AND } C_2 \longrightarrow C_3 = 0$$

میباشد . بنابراین پوشش ویژه مقادیر با لاعبارت است از :

	C_1	C_2	C_3	
ON ARRAY	0	X	1	C_3 مدل عمده ۱
	X	0	1	
OFF ARRAY	1	1	0	$\overline{C_3}$ مدل عمده ۰

بنابراین در زمانی که قطعه مدار ای خرابی نباشد خروجی C_3 باز ، مقادیر با لامطابق جدول فوق خواهد بود . هر یک از سطون جدول فوق را یک مدل عمده می نامند (مرجع ۹) .

هر یک از مدل های عمده کم دارای ۷ بیت باشد بنام مکعب نامیده می شوند (توجه شود که لغت مکعب بدلیل این واقعیت است که هر تابع ۷ متغیری بولین می تواند بیمیک فضای ۷ بعدی نسبت داده شده و پریکی از رئوس این مکعب واحد منطبق شود) . بطور کلی هر مکعب عبارتست از یک مجموعه بیت های مرتب شده که :

الف) موقعیت هر بیت ، مشخصه موقعیتی مخصوص در داخل مدار می باشد (یک ورودی و یا یک خروجی مشخص و یا یک ارتباط داخلی مدار وغیره) .

ب) مقدار هر بیت حالت آن موقعیت از مدار را مشخص می کند .
بنابراین در مثال قبلی پوشش ویژه مدار ای سه مکعب ویژه 2 می باشد و موقعیت هر یک بترتیب از سمت چپ با مقادیر C_1 و C_2 و C_3 مشخص می شود . مقادیر بیت های هر مکعب برابر ۰ ، ۱ یا X می باشد .

۲-۹۲) مکعب - ۳

بطور کلی اساس یک مکعب - ۳ برای یک قطعه مدار لوزیکی عبارتست از یک مکعب بطور یک مقادیر

1) PRIME IMPLICANT

2) SINGULAR CUBE

3) D - CUBE

باشد شان دهد کدام یک و یا مجموعه‌ای از رودی ها هستند که مقادیر مفرویک آنها، مقادیر خروجیه سارا کنترل می‌نمایند.

باتوجه به جدول واقعیت‌های توان با درنظر گرفتن دو بدوی مکعب‌ها، آن دو مکعبی را که مداری خروجی متفاوت می‌باشند بررسی نمود (باشد توجه شود که تغییر خروجی بهارا، تغییر رودی انجام می‌گردد).

بعنوان مثال جدول واقعیت‌های دار شکل (۲-۲) - ب (ارامی توان در نظر گرفت «همان طوری که مشاهده می‌شود در مکعب C_2 و D تنها در روی رودی C_2 مقادیر مختلف وجود دارد و با این تغییر، مقادیر خروجی روی C_3 نیز تغییر می‌کند. بنابراین با ثابت نگهداشت C_1 در لوزیک یک می‌توان مقادیر خروجی C_3 را با تغییر مقادیر C_2 کنترل نمود و با عبارت دیگر با ثابت نگهداشت C_1 در لوزیک یک، میرحساسی از C_2 به C_3 بوجود می‌آید که قادر خواهد بود از هر نوع اشکال رسیده از مدار قبلی را از این طریق عبور دهد و این تعریف منجر به تعریف مکعب - D می‌گردد.

با انتخاب یک سهل‌کننده‌گر حالت حساسیت یک نقطه باشد که در اینجا تغییر صفر بیمیک ($1 \rightarrow 0$) بعنوان D و تغییر یک به صفر ($0 \rightarrow 1$) بعنوان \bar{D} از یک مکعب به مکعب دیگر می‌باشد، مکعب جدیدی بصورت $D_3 D_2 D_1$ برای شکل (۲-۲) - ب ابdest می‌آید (توجه شود می‌توان فرض را بر تغییر $1 \rightarrow 0$ (معادل D و تغییر $0 \rightarrow 1$) معادل \bar{D} قرار داد و در این صورت مکعب - D بصورت $D_1 \bar{D}_2 D_3$ در می‌آید).

در نتیجه این عمل با ادغام دو مکعب، یک مکعب بوجود آورده‌ایم که بنام مکعب - D انتشار¹ نامیده می‌شود. عمل ادغام می‌تواند بصورت زیر در قالب فرمول در آورده شود.

اگر a و β دو مکعب n بیتی (دوبعدی در فضای n بعدی) باشند ترتیبی که:

$$\alpha = (a_1, a_2, \dots, a_i, \dots, a_n)$$

$$\beta = (\beta_1, \beta_2, \dots, \beta_i, \dots, \beta_n)$$

$$a_i, \beta_i = 0, 1 \quad \forall i$$

تقاطع و یا اشتراک² این دو مکعب، تشکیل مکعب - D انتشار را می‌دهد بشرطی که:

الف) حداقل یکی از خروجی‌های a با یکی از خروجی‌های β هم شماره‌اش تغلط داشته باشد.

ب) قواعد و یا اشتراک صفحه بعدی کار گرفته شده باشند.

1) PROPAGATION D - CUBE

2) INTERSECTION

$$\alpha_i \cap \beta_i = \begin{cases} \alpha_i & \alpha_i = \beta_i \\ D & \alpha_i = 0 \text{ و } \beta_i = 1 \\ \bar{D} & \alpha_i = 1 \text{ و } \beta_i = 0 \end{cases}$$

اگر
اگر
اگر

بعنوان مثال تقاطع مکعب های شکل ۱-۲۷ - ب) بترتیب زیرمی باشد.

$$\begin{array}{lll} a \cap d = D_1 & D_2 & \bar{D}_3 \\ b \cap d = D_1 & 1_2 & \bar{D}_3 \\ c \cap d = 1_1 & D_2 & \bar{D}_3 \\ d \cap a = \bar{D}_1 & \bar{D}_2 & D_3 \\ d \cap b = \bar{D}_1 & 1_2 & D_3 \\ d \cap c = 1_1 & \bar{D}_2 & D_3 \end{array}$$

مفهوم $a \cap d$ این است که اگر چنانچه ورودی C_1 مقدارش از صفر بیمیک و ورودی C_2 نیز مقدارش از صفر بیمیک تغییر نماید، خروجی مقدارش از یک به صفر تغییر می نماید و همچنین تقاطع $c \cap d$ نشان می دهد که اگر ورودی C_1 را در لوزیک یک ثابت نگه داریم، با تغییر ورودی C_2 از صفر بیمیک، خروجی از یک به صفر تغییر می یابد. همچنین تقاطع $D_1 \cap \bar{D}_2 \cap \bar{D}_3$ نشانگر تغییر دو ورودی و همزمان تغییر خروجی می باشد که مرتبط با انتشار اثر اشکال از دوجهت و نتیجتاً "تقارب مجدد" ثابت می باشد.

۱-۹۳) مکعب - د غیرقابل انتشار^۱

این مکعب شرایطی را نشان می دهد که تحت این شرایط علی رغم تغییرات روی یک یا چند دور و دوری، تغییری در خروجی داده نمی شود و با در این حالت می تواند یک مسیر حساس شده را بلوک نماید. بنابراین با این تعریف، برای بدست آوردن مکعب های - د غیرقابل انتشار باید دو و مکعب هایی را در نظر گرفت که دارای خروجی یکسان می باشند. بعنوان مثال مکعب های - د غیرقابل انتشار شکل ۱-۲۷ - ب) بصورت زیر تشكیل می شوند.

$$\begin{array}{lll} a \cap b = 0_1 & D_2 & 1_3 \\ a \cap c = D_1 & 0_2 & 1_3 \end{array}$$

1) NON - PROPAGATING D - CUBE

$$\begin{array}{llll} b \cap c = D_1 & \bar{D}_2 & 1_3 \\ c \cap b = \bar{D}_1 & D_2 & 1_3 \\ c \cap a = \bar{D}_1 & 0_2 & 1_3 \\ b \cap a = 0_1 & \bar{D}_2 & 1_3 \end{array}$$

مکعب $D_1 \bar{D}_2 1_3$ نشان دهنده وجود تقارب مجدد منفی در مورد انتشار اشکال از دو مسیر و یا انتشار اشکال چندتایی و رسیدن در رودی های قبلی به این نقطه می باشد (توجه شود مکعب های - د تاکنون از تقاطع دو مکعب مربوط به قطعه سالم بست می آید و بنابراین مرتبط با خواص انتشار اشکال می باشد).

۲-۹۴) مکعب - د اشکال ^۱

این نوع مکعب نشان دهنده اختلاف عملکردیک مدار و یا قطعه مدرزمان سالم بودن و خراب بودن میباشد و یا عبارت دیگر این مکعب حاوی اطلاعات موجود در مورد اشکال در روی قطعه می باشد . بنابراین برای تشکیل مکعب - د اشکال از سطرهای جدول واقعیت ها (که عملکرد سالم و ناسالم مدار را نشان می دهد) استفاده می کنیم .

با بررسی جدول واقعیت های قطعه سالم و غیر سالم ، دو سطر معادلی که خروجی آنها باز است و رودی -

یکسان ، متفاوت می باشد از نظر گرفته و پس از تقاطع دو مکعب ، مکعب اشکال بوجود می آید (توجه شود مکعب انتشار ، عامل انتشار اشکال و مکعب اشکال ، عامل بوجود آوردن اشکال می باشد) .

مثالهای زیر می تواند بوجود آوردن مکعب های - د اشکال را در مورد مداراتی با مدل اشکالات

متفاوت نشان دهد . جدول بعد نشان دهنده مقادیر رودی برای یک دروازه منقیض " و " می باشد که در دوستو

C_3^* و C_3 بترتیب مقادیر صحیح خروجی و مقادیر مرتبط با اشکال نشان داده شده است .

بادر نظر گرفتن اشکال $s-a-1$ در روی C_2 ، الگوی آزمایش برای پوشش این اشکال $C_2=0$

و $C_1=1$ بوده و مقدار خروجی باز است ، این رودی در مدار سالم برابریک و برای مدار ناسالم یعنی

و C_2 برابر صفر می باشد . بنابراین با توجه به این مطلب کمتر سطروم جدول نشان داده شده است ،

مکعب - د اشکال برابر $(1_1 0_2 0_3)$ می باشد .

باید توجه شود که تعریف سهل D در مکعب - د اشکال بدین ترتیب است که اگر مقدار صحیح

$D(\bar{D})=1(0)$ باشد ، برای وجود اشکال برابر $D(\bar{D})=0(1)$ می باشد .

C_1	C_2	C_3 (FAULT FREE)	C_3^* (FAULTY)
0	0	1	1
0	1	1	1
1	0	1	0
1	1	0	0

اگرچنانچه نوع اشکال دارای مدل ایستائی نبوده و دارای مدل پل ساز مباشد، تعریف مکعب - د بصورت قبلی می باشد. معنوان مثال باتوجه به شکل (۲-۲۸ - ب) مشاهده می گردد که دو ارتباط شکل (۲-۲۸ - الف) بیکدیگر اتصال نموده و اشکال " اتصالی " بوجود آورده اند.

جدول زیر بر ترتیب مقادیر رورودی و خروجی رابرای قطعه بودن اشکال و با اشکال نشان می دهد

باتوجه به سطور دوم و سوم مکعب های - د اشکال برای آن بصورت $D_4 \quad 0_3 \quad 1_2 \quad 0_1$ و $D_3 \quad 0_4 \quad 1_2 \quad 0_1$ می باشد.

C_1	C_2	C_1^*	C_2^*
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	1

C_1	C_2	C_1^*	C_2^*
0	0	0	0
0	1	0	0
1	0	0	0
1	1	1	1

بهمنی ترتیب برای یک اشکال " یا اتصالی " و براساس شکل های (۲-۲۹ - الف) و (۲-۲۹ - ب) و همچنین جدول صفحه بعد، مکعب های - د اشکال برابر با $D_4 \quad 0_1 \quad 1_2 \quad 1_3$ و $D_3 \quad 0_1 \quad 1_2 \quad 0_2$ می باشد.

C1 ————— C1*

C2 ————— C2*



(الف)

C1 ————— C1*

C2 ————— C2*

(ب)

شکل (۲-۲۸) : اشکال پل سازمان نوع " و " اتصالی



شکل (۲-۲۹) : اشکال پل سازمان نوع " یا " اتصالی

C_1	C_2	C_3	C_4 (FAULT FREE)	C_4^* (FAULTY)
0	0	0	1	1
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	1	1
1	0	1	1	0
1	1	0	1	1
1	1	1	0	0

با توجه به معرفی و مثالهای فوق می‌توان یک استنتاج کامل برای کاربرد روش - د بصورت فرمول بیان نمود. بنابراین روش - د رامی توان دارای سه مرحله‌دانست:

مرحله اول

در نظر گرفتن یک اشکال ممکن در مدار و تعریف مکعب - د اشکال برای این اشکال.

مرحله دوم

انتخاب یک مسیر مناسب و برپانمودن امکان انتشار و اثر این اشکال به خروجی قابل رویت . این مرحله را ش - د^۱ نامیده می‌شود.

مرحله سوم

تسائید پایداری یا ثبوت قطعیت مقادیر ورودی .

برای انجام سه مرحله فوق ، مدار شکل (۲-۳۰) اراده نظر گیرید. اگر اشکال بصورت $s-a-0$ و C_1 باشد ، ابتدا برای پوشاندن اشکال ^۲ و با عبارتی فعال کردن آن از مکعب - د اشکال برای دروازه U_1 بدون در نظر گرفتن دروازه U_2 استفاده می‌کنیم یعنی مکعب - د اشکال بصورت مفهومی دارند:

- 1) D - DRIVE
- 2) FAULT COVERING

C_1	C_2	C_3	C_4	C_5
1	1	X	\bar{D}	X

حال برای انتشار این اشکال بمنقذه مقابله رویت در نقطه C_5 ، از مکعب انتشار مربوط به دروازه ۲

استفاده می کنیم . می دانیم مکعب های - د انتشار این قطعه بصورت :

C_1	C_2	C_3	C_4	C_5
X	X	D	1	\bar{D}
X	X	1	D	\bar{D}
X	X	\bar{D}	1	D
X	X	1	\bar{D}	D
X	X	D	D	\bar{D}
X	X	\bar{D}	\bar{D}	D

وچون مکعب اشکال $C_1/1$ با سطوح چهارم قابل تقاطع بوده، بنابراین مکعب - د حاصل به ورت

($1_1 \ 1_2 \ 1_3 \ \bar{D}_4 \ D_5$) بدست می آید که مقدار $C_3=1$ می تواند ثبوت آزمایش را تائید نماید .

باید توجه گردد برای بدست آوردن مکعب آزمایش فوق از تقاطع مکعب های - د استفاده گردید . بطور

کلی تقاطع مکعب های - د بر اساس روش زیر بدست می آید .

اگر چنانچه α و β دو مکعب - د بصورت زیر باشند :

$$\alpha = (\alpha_1, \alpha_2, \dots, \alpha_i, \dots, \alpha_n)$$

$$\beta = (\beta_1, \beta_2, \dots, \beta_i, \dots, \beta_n)$$

بطور یکم رای همه مقادیر α_i ، مقادیر β_i در نظر گرفته شود، تقاطع دو

مکعب α و β برابر است با :

$$\alpha \cap \beta = (\alpha_1 \cap \beta_1), (\alpha_2 \cap \beta_2), \dots, (\alpha_i \cap \beta_i), \dots, (\alpha_n \cap \beta_n)$$

ومقادیر هر پرانتز با شرایط زیر مشخص می شود :

$$\alpha_i \cap \beta_i = \begin{cases} \alpha_i & \alpha_i = \beta_i \\ \alpha_i(\beta_i) & \beta_i(\alpha_i) = X \\ & \text{اگر} \\ & \text{اگر} \end{cases}$$

در غیر این صورت \emptyset

کلیمنتایح می تواند بر اساس جدول صفحه بعد از آن داده شود :

α_i	0	1	X	D	\bar{D}
β_i	0	0	0	0	0
	1	0	1	0	0
	X	0	1	X	D
	D	0	0	D	D
	\bar{D}	0	0	\bar{D}	\bar{D}


باتوجه به مجدول فوق اگر نون می‌توان با استفاده از شکل ۲-۲۱ آکاربردروش - د رابطه کاملاً آزمایش نمود و بنا بر این نهایتاً "مکعب هائی بدست می‌آوریم که اطلاعات لازم را برای تولید برنا مس آزمایش بوجود آورد." این مکعب ها مرتبط با هر یک از اشکالات ممکن در لیست اشکالات می‌باشد.
برای تعیین یکی از مکعب‌های لازم و بادرنظر گرفتن اشکال $s-a-1$ و C_1 مراحل لازم را بترتیب زیرا جام می‌دهیم.

برای بدست آوردن مکعب - د اشکال برای اشکال مذکور، مقدار $C_1 = 0$ منظور شده و با توجه به اینکه این اشکال از یک مدار دارای انشعاب منتشر می‌شود، مکعب - د اشکال بصورت $(D_1 \bar{D}_4 \bar{D}_6 \bar{D}_8)$ می‌باشد. $t_{C_0} = t_{C_0}^1$ را مکعب آزمایش می‌نامیم.


در ارتباط با مکعب آزمایش، تعدادی از دروازه‌ها وجود دارد که حداقل دارای یک ورودی می‌باشند که با D و یا \bar{D} تعریف شده ولی خروجی آنها هنوز معین نگردیده و این بعلت این است که هنوز مکعب - د انتشار برای آنان مورد بررسی واقع نشده است. لیست چنین دروازه‌هایی بنام د - مرزی 2 نامیده می‌شود.
د - مرزی در این حالت بصورت (U_1, U_2, U_3) می‌باشد.

حال برای انتشار این خط ارتباط با مکعب آزمایش t_{C_0} ، این مکعب را با هر کدام از مکعب‌های انتشار دروازه‌های موجود در Df_0 متقاطع می‌سازیم. اگر چنانچه عمل تقطیع در هر مرحله با موفقیت انجام شود، مکعب آزمایش موردنظر بدست می‌آید و در غیر این صورت مجموعه دست آمد بصورت مجموعه تهی \emptyset می‌باشد که مشخصه آن بدین صورت است که در طول مسیر انتخاب شده هیچ‌گونه آزمایش (ورودی مناسب) وجود ندارد.

- 1) TEST CUBE
- 2) D - FRONTIER



شکل (۲-۳۰) : مدار مربوط به کاربردروش - د



شکل (۲-۳۱) : مدار ترکیبی برای کاربردروش - د

برای U_1 با توجه به جدول مکعب‌های انتشار دروازه، مکعب $(\bar{D}_4 \ 1_5 \ \bar{D}_9)$ ، مکعب انتشار موردنظر می‌باشد (انتخاب این مکعب بدلیل وجود \bar{D}_4 در مکعب tC_0 می‌باشد). با تقاطع این مکعب و tC_0 و با توجه به اینکه می‌بوده ورودیها X می‌باشد بترتیب:

$$\begin{aligned} \text{GATE } U_1 \quad tC_1 &= tC_0 \cap (\bar{D}_4 \ 1_5 \ \bar{D}_9) \\ tC_1 &= (0_1 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ \bar{D}_8 \ \bar{D}_9) \\ DF_1 &= (U_2, U_3, U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_2 \quad tC_2 &= tC_1 \cap (\bar{D}_6 \ 0_7 \ \bar{D}_{10}) \\ tC_2 &= (0_1 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10}) \\ DF_2 &= (U_3, U_4, U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_3 \quad tC_3 &= tC_2 \cap (0_3 \ \bar{D}_8 \ \bar{D}_{11}) \\ tC_3 &= (0_1 \ 0_3 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10} \ \bar{D}_{11}) \\ DF_3 &= (U_4(2), U_5) \end{aligned}$$

توجه شود مقدار (2) در U_4 مرزی باین مفهوم است که عمل انتشار - د بطرف U_4 از دورو ورودی - مختلف آن انجام شده که اصطلاحاً "د - متقارب"¹ گفته می‌شود و بنابراین در مکعب‌های انتشار چند ورودی برای دروازه U_4 استفاده شده است.

$$\begin{aligned} \text{GATE } U_4 \quad tC_4 &= tC_3 \cap (\bar{D}_{10} \ \bar{D}_{11} \ D_{12}) \\ tC_4 &= (0_1 \ 0_3 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12}) \\ DF_4 &= (U_5(2)) \end{aligned}$$

باید توجه شود چون عمل تقاطع با موفقیت انجام شد، در اینجا تقارب دوباره مثبت وجود داشته است.

1) D - RECONVERGENT

$$\text{GATE } U_5 \quad tc_5 = tc_4 \cap (\bar{D}_9 \ D_{12} ?)$$

$$tc_5 = tc_4 \cap (D_9 \ D_{12} \ D_{13}) = \emptyset$$

$$tc_5 = tc_4 \cap (\bar{D}_9 \ \bar{D}_{12} \ \bar{D}_{13}) = \emptyset$$

توجه می شود که عدم توانایی انتشار D سخن‌جوی دروازه U_5 بعلت وجود تقارب منفی موجود می باشد بعلت اینکه وجود D_9 و D_{12} در روی دور روی هیچ‌گونه تغییری را در سخن‌جوی موجود نمی آورد بنابراین انتشار اثر همزمان تمام مسیرها امکان پذیر نمی باشد. مورد دیگر این است که tc_4 قابلیت تقاطع با مکعب $-D$ غیرانتشار ادارامی باشده که این خود دلیل تقارب منفی می باشد بنابراین:

$$tc_5 = tc_4 \cap (\bar{D}_9 \ D_{12} \ 1_{13})$$

$$tc_5 = (0_1 \ 0_3 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10} \ \bar{D}_{11} \ 0_{12} \ 1_{13})$$

عدم موفقیت در انتشار اشکال بصورت همزمان از کلیه مسیرهای ممکن، سبب می شود که انتشار اشکال را ز عدد اکمتری از مسیرها ادا ممکن نمی باشد و برای این منظور کافی است که در زمان انتشار، دروازه های یکی در مسیر نیستند مسدود شوند.

برای انجام این منظور در زمان تقاطع مکعب آزمایش (برای گیت مسدود شونده) باید از مکعب غیر اشکال قابل انتشار استفاده نماییم. در این مورد اگر انتشار اشکال بخواهد از طریق دروازه های U_2 و U_3 باشد و U_1 دروازه مسدود شونده نظر گرفته شود، برای ایجاد آزمایش، مجدداً "tc_0" را در نظر می گیریم.

$$tc_0 = (0_1 \ \bar{D}_4 \ \bar{D}_6 \ \bar{D}_8)$$

$$DF_0 = (U_1, U_2, U_3)$$

توجه شود مقدار \bar{U}_1 در د - صریح شان داشته آن است که دروازه U_1 جزو مسیر حساس قرار نداشته و بنابراین برای این دروازه مساید مکعب $-D$ غیرقابل انتشار انتخاب شود.

$$\text{GATE } U_1 \quad tc_1 = tc_0 \cap (\bar{D}_4 \ 0_5 \ 0_9)$$

$$tc_1 = (0_1 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ \bar{D}_8 \ 0_9)$$

$$DF_1 = (U_2, U_3)$$

توجه شود علی رغم اینکه مقدار 0_9 روی U_1 بوجود آمده است ولی چون تغییری در آن حاصل نشده

$$\text{GATE } U_5 \quad tc_5 = tc_4 \cap (\bar{D}_9 \ D_{12} ?)$$

$$tc_5 = tc_4 \cap (D_9 \ D_{12} \ D_{13}) = \emptyset$$

$$tc_5 = tc_4 \cap (\bar{D}_9 \ \bar{D}_{12} \ \bar{D}_{13}) = \emptyset$$

توجهی شود که عدم توانایی انتشار D بخروجی دروازه U_5 بعلت وجود تقارب منفی موجود می باشد . بعلت اینکه وجود D_9 و D_{12} در روی دوورودی هیچگونه تغییری را در بخروجی بوجود نمی آورد بنابراین انتشار اثر همزمان در روی تمام مسیرها امکان پذیر نمی باشد . مورد دیگر این است که tc_4 قابلیت تقاطع با مکعب - D غیر انتشار را دارد اما بعلت خود دلیل تقارب منفی می باشد . بنابراین :

$$tc_5 = tc_4 \cap (\bar{D}_9 \ D_{12} \ 1_{13})$$

$$tc_5 = (0_1 \ 0_3 \ \bar{D}_4 \ 1_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ \bar{D}_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12} \ 1_{13})$$

عدم موفقیت در انتشار اشکال بصورت همزمان از کلیه مسیرهای ممکن ، سبب می شود که انتشار اشکال را از تعداد کمتری از مسیرها ادامه دهیم و برای این منظور کافی است کم در زمان انتشار ، دروازه های که در مسیر نیستند مسدود شوند .

برای انجام این منظور در زمان تقاطع مکعب آزمایش (برای کیت مسدود شونده) باید از مکعب غیر قابل انتشار استفاده نماییم . در این مورد اگر انتشار اشکال بخواهد از طریق دروازه های U_2 و U_3 باشد U_1 دروازه مسدود شوند و نظر گرفته شود ، برای ایجاد آزمایش ، مجددا " tc_0 را در نظر می کیریم .

$$tc_0 = (0_1 \ \bar{D}_4 \ \bar{D}_6 \ \bar{D}_8)$$

$$Df_0 = (U_1, U_2, U_3)$$

توجه شود مقدار \bar{U}_1 در د - مرزی نشان دهنده آن است کم دروازه U_1 جزء مسیر حساب قرار نداشته و بنابراین برای این دروازه باید مکعب - D غیر قابل انتشار انتخاب شود .

$$\text{GATE } U_1 \quad tc_1 = tc_0 \cap (\bar{D}_4 \ 0_5 \ 0_9)$$

$$tc_1 = (0_1 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ \bar{D}_8 \ 0_9)$$

$$Df_1 = (U_2, U_3)$$

توجه شود علی رغم اینکه مقدار 0_9 روی U_5 بوجود آمده است ولی چون تغییری در آن حاصل نشده

(عدم وجود D و یا \bar{D})، بنابراین در Df_1 موردنظرنمی باشد.

$$\begin{aligned} \text{GATE } U_2 \quad tc_2 &= tc_1 \cap (\bar{D}_6 \bar{D}_7 \bar{D}_{10}) \\ tc_2 &= (0_1 \bar{D}_4 0_5 \bar{D}_6 0_7 \bar{D}_8 0_9 \bar{D}_{10}) \\ Df_2 &= (U_3, U_4) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_3 \quad tc_3 &= tc_2 \cap (0_3 \bar{D}_8 \bar{D}_{11}) \\ tc_3 &= (0_1 0_3 \bar{D}_4 0_5 \bar{D}_6 0_7 \bar{D}_8 0_9 \bar{D}_{10} \bar{D}_{11}) \\ Df_3 &= (U_4(2), U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_4 \quad tc_4 &= tc_3 \cap (\bar{D}_{10} \bar{D}_{11} D_{12}) \\ tc_4 &= (0_1 0_3 \bar{D}_4 0_5 \bar{D}_6 0_7 \bar{D}_8 0_9 \bar{D}_{10} \bar{D}_{11} D_{12}) \\ Df_4 &= (U_5) \end{aligned}$$

و سپس

$$\begin{aligned} \text{GATE } U_5 \quad tc_5 &= tc_4 \cap (0_9 D_{12} D_{13}) \\ tc_5 &= (0_1 0_3 \bar{D}_4 0_5 \bar{D}_6 0_7 \bar{D}_8 0_9 D_{10} \bar{D}_{11} D_{12} D_{13}) \\ Df_5 &= \emptyset \end{aligned}$$

تا اینجا عمل انجام رانش - د با موفقیت انجام گردیده است . مرحله‌های عبارتست از اثبات عدم تناقض در روی اتما لاتیکدارای مقادیر ثابت صفویک می باشد و بعدها برای تاثید پایداری مقادیر ثابت در tc_5 بنابراین با توجه به مکعب آزمایش بدست آمده ، محورهای کمدار ای مقادیر ثابت می باشند عبارتندار :

$$fv = (9, 7, 5, 3, 1)$$

کمبانم مجموعه مقادیر ثابت ^۱ نامیده می شود .

بادرنظر گرفتن مکعب آزمایش بدست آمد بصورت :

$$tc_5 = (0_1 0_3 \bar{D}_4 0_5 \bar{D}_6 0_7 \bar{D}_8 0_9 \bar{D}_{10} \bar{D}_{11} D_{12} D_{13})$$

1) FIXED VALUE

و مجموعه مقادیر ثابت بصورت :

$$fv_5 = (9, 7, 5, 3, 1)$$

از اولین محور یعنی شماره ۹ شروع می‌کنیم چون محور شماره ۹ خروجی دروازه D_1 بوده و دارای مقدار صفر می‌باشد (0_9)، بنابراین جهت اثبات پایداری این مقدار ثابت باشد قابل باشیم، شرایط ورودی های کمتر tC_5 برای این دروازه وجود دارد یعنی $(\bar{D}_4 \ 0_5 \ 0_5)$ را با یکی از سطرهای پوشش و پیزه متقاطع بنماییم برای محور شماره ۹ چون $(\bar{D}_4 \ 0_5 \ 0_9)$ ، بنابراین :

$$tC_6 = tC_5 \cap (x_4 \ 0_5 \ 0_9)$$

$$tC_6 = (0_1 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12} \ D_{13})$$

$$fv_6 = (7, 5, 3, 1)$$

برای محور شماره ۷ چون $(0_2 \ 0_7)$ ، بنابراین :

$$tC_7 = tC_6 \cap (0_2 \ 0_7)$$

$$tC_7 = (0_1 \ 0_2 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12} \ D_{13})$$

$$fv_7 = (5, 3, 2, 1)$$

برای محور شماره ۵ چون $(0_2 \ 0_5)$ ، بنابراین :

$$tC_8 = tC_7 \cap (0_2 \ 0_5)$$

$$tC_8 = (0_1 \ 0_2 \ 0_3 \ \bar{D}_4 \ 0_5 \ \bar{D}_6 \ 0_7 \ \bar{D}_8 \ 0_9 \ \bar{D}_{10} \ \bar{D}_{11} \ D_{12} \ D_{13})$$

$$fv_8 = (3, 2, 1)$$

در این حالت چون مقادیر ثابت عبارتنداز شماره های ورودی های اصلی مدار، بنابراین قابل کنترل

با آزمایندگی بوده و می توان هر مقدار لازم کم در این الگو را برابر $x_1 = x_2 = x_3 = 0$ می باشد را بوجود داشت.

آورد.

اطلاعات موجود در tC_8 عبارت از الگوهای آزمایش، اطلاعات گره ها (برای وجود اشکال و

همچنین عدم وجود اشکال) و مقادیر خروجیها (برای وجود اشکال و همچنین عدم وجود اشکال) می باشد.

این اطلاعات کاربرد جهت استفاده از کاوش بصورت کامپیوتری و همچنین ردیابی خطاب بصورت اتوماتیک

را دارا می باشد.

۱۰-۲) تولید آزمایش بروش مسیر بحرانی

یکی دیگر از روش‌های تولید آزمایش مدارات ترکیبی، روش مسیر بحرانی می‌باشد. در این روش نیز شبیه‌روش LASAR^۲ تولید آزمایش بصورت تمادفی^۳ و مستقل از اشکال انجام می‌شود. ممکن است دیگر آزمونی را می‌توان که قادر به شدبیشترین تعداد اشکال را شکار نماید. روش تولید آزمایش بصورت زیر می‌باشد:

الف) برای تولید آزمایش از هر خروجی مدار بطرف ورودی آن حرکت می‌نماییم. ابتدا یک خط خروجی را انتخاب و برای این خروجی لوزیک صفر و یا یک را در نظر می‌گیریم. باز، یکی از این مقادیر، یک ورودی - زمانی بحرانی می‌باشد که تغییر در مقدار آن، منجر به تغییر لوزیک خروجی گردد. حال مقادیر ورودی دروازه‌های طبقه قبیل را با توجه به مقدار بحرانی تعریف شده‌اند. این عمل را تابه ورودی‌های اصلی مدار بررسیم ادامه می‌دهیم. در این حال کلیه مقادیر ورودی‌های اصلی بحرانی تعیین شده‌اند.

لازم بذکر است که جهت هر انتخاب ممکن برای نقاط ورودی‌های میانراهنی در مدار، باید تمامی استلزمات^۴ تازمان تعیین کلیه مقادیر ورودی‌های اصلی ادامه می‌باشد. زمانی که استلزمات برای خط بحرانی فوق انجام یافته، برای خطوط غیر بحرانی عمل توجیه خط^۵ را انجام می‌دهیم بدین معنی که مقادیری به آنها اختصاص می‌دهیم که مغایر با لوزیک تعیین شده در مسیر خطوط بحرانی نباشد. چنان‌چهار حین تعیین مقادیر ورودی‌های اصلی مدار جهت یک خروجی بحرانی بمتناقض رسیده و نتوان مقادیر ورودی لازم را یافت، عقب‌گردانده و انتخاب ممکن دیگری را در نظر می‌گیریم.

ب) مراحل فوق الذکر را برای خروجی بحرانی بالوزیک یک تکرار می‌کنیم.

پ) مراحل (الف) و (ب) راجهت دیگر خروجی‌های مدار انجام می‌دهیم.

برای مثال تعیین مقادیر بحرانی در یک دروازه صنیع^۶ و "باد ورودی" X_1 و "بدین صورت انجام می‌شود که ابتدا برای خروجی لوزیک یک در نظر می‌گیریم. در این حالت ورودی‌های آن بصورت $X_1 = 0$ و $X_2 = 1$ می‌تواند باشد. دیده می‌شود که می‌تواند دروازه X_1 بحرانی محاسبه می‌شود زیرا با تغییر آن از لوزیک صفر به لوزیک یک، خروجی نیز تغییر وضعیت پیدا می‌کند.

با استدلال مشابه دیده می‌شود برای الگوی آزمایش $X_1 = 1$ و $X_2 = 0$ نیز X_2 مقدار بحرانی محاسبه می‌شود حال آنکه برای الگوی $X_1 = 0$ و $X_2 = 0$ هیچ‌کدام بحرانی نمی‌باشند زیرا باز ای تغییر

- 1) CRITICAL PATH TEST GENERATION
- 2) LOGIC AUTOMATED STIMULUS AND RESPONSE
- 3) RANDOM TEST GENERATION
- 4) IMPLICATION
- 5) LINE JUSTIFICATION

هریک، خروجی همچنان درلوژیک یک قرارگرفته و تغییرنمی کند.

با بررسی الگوی آزمایش $x_1 = 1$ و $x_2 = 1$ نتیجه می شود هر دو رودوری بحرانی بوده و با تغییر هر یک از این دو، خروجی نیز تغییر می یابد.


حال اگر رودیهای x_1 و x_2 خود از مدارات ترکیبی دیگر سرچشم مگیرند، باید مقادیر رودوری دروازه های موجود در آنها را جناب انتخاب و مسیرهار اطی کنیم که مذاکره تعداد بحرانی را داشتم باشیم، بنویس مثال مدار شکل (۲-۶۲) را از نظر می گیریم.

در ابتدای سیگنال خروجی C_7 ، لوژیک صفر را در نظر می گیریم. "رودیهای دروازه C_3 " بدهیں شکل، بصورت $C_6 = 1$ و $C_5 = 0$ و $C_6 = 0$ و $C_5 = 1$ بدهست می آید. جهت انتخاب اول برای مقدار بحرانی $C_5 = 0$ ، رودیهای دروازه C_1 بصورت $x_1 = x_2 = 1$ بدهست می آید که هر دو رودوری بحرانی محسوب می شوند. حال جهت داشتن مسیر حساس برای این مقادیر با بررسی $C_6 = 1$ ، رودیهای دروازه C_2 بصورت $x_3 = x_4 = 0$ تعیین و نتیجتاً "اولین الگوی آزمایش" بصورت (۱ ۱ ۰ ۰) بدهست می آید.

جهت انتخاب دوم برای مقدار بحرانی $C_6 = 0$ ، رودیهای دروازه C_2 بصورت $x_4 = 1$ و $x_3 = 0$ و $x_4 = 0$ و $x_3 = 1$ تعیین می شود. بطريق مشابه جهت یافتن مسیر حساس و توجیه نمودن $C_5 = 1$ لازم است که $x_1 = 0$ یا $x_2 = 0$ باشد. توجه می شود که در این حالت مقدار $C_5 = 1$ مقداری بحرانی محسوب نمی شود.

حال مطابق الگوریتم ذکر شده، برای سیگنال خروجی C_7 ، لوژیک یک را در نظر می گیریم بدین ترتیب رودیهای دروازه C_3 بصورت $C_5 = C_6 = 1$ بدهست می آید که هر دو مقداری بحرانی هستند. مقدار بحرانی $C_5 = 1$ جهت دروازه C_1 مقادیر $x_2 = 1$ و $x_1 = 0$ و $x_2 = 0$ و $x_1 = 1$ و مقدار بحرانی $C_6 = 1$ جهت دروازه C_2 مقادیر $x_3 = x_4 = 0$ را نیازمند است. نتیجتاً "دومین و سومین الگوهای آزمایش" بصورت (۰ ۱ ۰ ۰) و (۰ ۰ ۱ ۰) بدهست می آید. بنابراین مدار شکل (۲-۶۲) (با مقدم $\overline{A} \overline{B} \overline{C} \overline{D}$ ، $A \ B \ \overline{C} \ \overline{D}$) تحت آزمایش قرار گرفته و کلیمتک اشکالات ایستائی در آن آشکار بذیراست. همانگونه که ملاحظه شده این روش جهت ریابی هر مقدار بحرانی و انجام عمل توجیه خط، تنهای باید یک مسیر حساس را در نظر گیریم از این جهت ممکن است برای یافتن الگوهای آزمایش در مداراتی کمپیاز به حساس نمودن مسیرهای چندگانه دارند، این الگوریتم از کارآئی بالائی برخوردار نباید.

گاهی از اوقات نیز ممکن است در حین اجرای این روش، خطوط زیادی یافت شوند که مدار ای مقادیر بحرانی باشند. سیگنالهای تمامی این خطوط باید بنوبت پردازش شده و در صورت لزوم عمل عقبگرد انجام شود. عبارت دیگر باید صورت لزوم بستگ تک خروجی های مدار، مقادیر بحرانی اختصاص یابد.



شکل (۲-۲۲) : مدار ترکیبی برای کاربرد روش مسیر بحرانی

(۲-۱۱) روش‌های جبری برای تعیین الگوهای آزمایش در مدارات ترکیبی (الف)

تولید الگوهای آزمایش با استفاده از این روش، براساس استفاده از تابع بولین و احتمالات ترکیبی مورد آزمایش می‌باشد. بنابراین پایه‌اصل عبارت است از بسته آوردن دو تابع بولین کمیکی شانگر تابع در زمان صحیح بودن مدار و دیگری تابع مدار بازا، وجود اشکال در آن می‌باشد. با بسته آوردن دو تابع ذکر شده، نتیجه متفاصل بولین آن که مجموع دو تابع بصورت EX-OR می‌باشد، می‌تواند الگوی آزمایشی برای اشکالات نوع ایستائی را بوجود آورد.

بنابراین اگر تابع یک مدار ترکیبی را در حالت بدون اشکال با f و در اثر بروز اشکال به f_A نشان بدهیم، باید برای کشف این اشکال، رفتار مدار در این دو حالت باید دیگر تفاوت داشته باشد. یعنی در این حالت مقادیر f_A و f یا $f_A = f$ قادر به آشکارسازی اشکال به می‌باشد. از این مطلب می‌توان چنین نتیجه گرفت که مجموعه الگوهای آزمایش T جهت آشکارسازی اشکال به بصورت زیر بسته می‌آید:

$$T = f \cdot \overline{f_A} + \overline{f} \cdot f_A$$

$$T = f \oplus f_A$$

بعنوان مثال مدار ترکیبی شکل (۲-۳۲) را در نظر بگیرید. در این مدار اشکال به بصورت $X/0$ تعریف شده است.

تابع مدار شکل (۲-۳۲) بصورت $f = X \cdot Y + Z \cdot W$ بوده و در اثر بروز اشکال به f_A ، تابع مدار به صورت $f_A = Z \cdot W$ تبدیل می‌شود. الگوهای آزمایش T جهت آشکارسازی اشکال فوق بترتیب زیر بسته می‌آید:

$$T = f \oplus f_A$$

$$T = (XY + ZW) \oplus (ZW)$$

$$T = (\overline{XY} + \overline{ZW}) \cdot (ZW) + (XY + ZW) \cdot (\overline{ZW})$$

$$T = \overline{XY} \cdot \overline{ZW} \cdot ZW + XY\overline{Z} + XY\overline{W} + ZW\overline{Z} + ZW\overline{W}$$


$$T = XYZ + XY\overline{W}$$

یعنی مجموعه متست T عبارت است از:

$$T = \{1101, 1100, 1110\}$$

مثال دیگر برای دروازه " و " در شکل (۲-۳۴) - الف (امی باشد. در اثر بروز اشکال، این دروازه به

دوازه " یا " در شکل (۲-۳۴) - ب (تبدیل شده است).



شکل (۲-۳۲) : مدار ترکیبی برای کاربرد روش تفاضلی بولین




(الف)



(ب)

شکل (۲-۳۴) : تبدیل دروازه " و " و بعده روازه " یا " در اثر اشکال



شکل (۲-۳۵) : مدار ترکیبی

تابع مداربودن اشکال $f = X \cdot Y + f_{\alpha} = X + Y$ و تابع مداربادن اشکال $f_{\alpha} = X + Y$ می باشد بنابراین برای بدست

آوردن الگوهای آزمایش T داریم :

$$T = f + f_{\alpha}$$

$$T = (XY) + (X+Y)$$

$$T = (\overline{XY}) \cdot (X+Y) + (XY) \cdot (\overline{X+Y})$$

$$T = (\overline{X} + \overline{Y}) \cdot (X + Y) + XY \cdot \overline{X+Y}$$

$$T = X\overline{Y} + \overline{X}Y$$

یعنی مجموعه تست T عبارت است از :

$$T = \{ 01, 10 \}$$

محاسبه روابط بالامعمول "با استفاده از قوانین جبر بول انجام می گردد . یک مدار ترکیبی که شامل

وروودی می باشد را در نظر می گیریم اگر تابع این مدار با (X_1, X_2, \dots, X_n) و f بیان شود،

با زمان اشکال α بصورت $X_i/0$ ، تابع سوچینگ اشکال مدار بصورت

$$f_{\alpha_i}(X_1, X_2, \dots, X_n) = f(X_1, X_2, \dots, X_{i-1}, 0, X_{i+1}, \dots, X_n)$$

در می آید که آن را با $X_i/1$ تبیان می دهد . بطريق مشابه در اثر بروز اشکال

$$f_{\alpha_i}(1) = f(X_1, X_2, \dots, X_{i-1}, 1, X_{i+1}, \dots, X_n)$$

مجموعه الگوهای آزمایش که اشکال α را آشکار می نمایند، بطريق زیر بدست می آیند :

$$T = f(X) + f_{\alpha}(X)$$

در رابطه فوق X مبین بردار (X_1, X_2, \dots, X_n) و X_i بوده و X_i مقدار لوزیکسی

هر یک از مسیرهار انشان می دهد . با توجه بصبط شانون بصورت زیر :

$$f(X_1, X_2, \dots, X_i, \dots, X_n) = X_i \cdot f(X_1, X_2, \dots, 1, \dots, X_n) + \overline{X}_i \cdot f(X_1, X_2, \dots, 0, \dots, X_n)$$

میتوان نوشت :

$$T = f(X) \cdot \overline{f}_{\alpha}(X) + \overline{f}(X) \cdot f_{\alpha}(X)$$

$$= f(X) + f_{\alpha}(X)$$

$$= (X_i \cdot f_i(1) + \overline{X}_i \cdot f_i(0)) + f_i(0)$$

$$\begin{aligned}
 &= (\bar{x}_i + \bar{f}_i(1)(x_i + f_i(0)) f_i(0) + (x_i \cdot f_i(1) + \bar{x}_i \cdot f_i(0)) \bar{f}_i(0) \\
 &= (x_i \bar{f}_i(1) + \bar{x}_i \bar{f}_i(0) + \bar{f}_i(0) \bar{f}_i(1)) f_i(0) + x_i \bar{f}_i(0) f_i(1) \\
 &= x_i (\bar{f}_i(1) f_i(0) + \bar{f}_i(0) f_i(1)) \\
 &= x_i (f_i(1) \oplus f_i(0))
 \end{aligned}$$

عبارت داخل پرانتزیعنی $\frac{df}{dx_i}$ رابصورت $f_i(1) \oplus f_i(0)$ نمایش داده و اصطلاحاً "آن را ابسط تفاضلی بولین"^۱ f نسبت به x_i می‌نامند.

بنابراین مجموعه الگوهای آزمایش برای اشکال $x_i/0$ بكمک رابطه زیر:

$$T = x_i \cdot \frac{df}{dx_i}$$

وبطریق مشابه مجموعه الگوهای آزمایش جهت اشکال $1/x_i$ از رابطه زیر بدست می‌آید:

$$T = \bar{x}_i \cdot \frac{df}{dx_i}$$

برای مثال، جهت مدارشکل (۲-۳۲) مجدداً "میتوان نوشت":

$$f = XY + ZW$$

$$f_X(0) = ZW \quad \& \quad f_X(1) = Y + ZW$$

$$\frac{df}{dx} = f_X(0) \oplus f_X(1)$$

$$= (ZW) \oplus (Y+ZW)$$

$$= (\bar{Z}\bar{W}) \cdot (Y+ZW) + (ZW) \cdot (\bar{Y}+\bar{ZW})$$

$$= Y \cdot \bar{Z}\bar{W}$$

$$T = X \cdot \frac{df}{dx} = X \cdot Y \cdot \bar{Z}\bar{W} = XY(\bar{Z} + \bar{W})$$

$$T = XYZ + XY\bar{W}$$

بنابراین مجموعه الگوی آزمایش زیرکمتر مثال قبلی بدست آمد مبود نتیجه می‌شود:

$$T = \{1101, 1110, 1100\}$$

1) BOOLEAN DIFFERENCE

برای فهم بیشتر مطلب به مثال زیر در شکل ۱۳۵ (توضیح مائید).

تابع مدار فوق بارابطه $f = (x_2 + x_3) \cdot x_1 + \bar{x}_1 \cdot x_4$ نشان داده می شود برای بدست آوردن

مجموعه الگوهای آزمایش جهت اشکال $x_1/0$ می توان نوشت:

$$\begin{aligned} \frac{df}{dx_1} &= f_{x_1}(0) \oplus f_{x_1}(1) \\ &= f(0, x_2, x_3, x_4) \oplus f(1, x_2, x_3, x_4) \\ &= x_4 \oplus (x_2 + x_3) \\ &= x_2 \bar{x}_3 x_4 + x_2 \bar{x}_4 + x_3 \bar{x}_4 \\ T &= x_1 \cdot \frac{df}{dx_1} = x_1 \cdot (\bar{x}_2 \bar{x}_3 x_4 + x_2 \bar{x}_4 + x_3 \bar{x}_4) \\ T &= x_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 \bar{x}_4 + x_1 x_3 \bar{x}_4 \end{aligned}$$

بنابراین یک مجموعه دلخواه الگوی آزمایش بصورت:

$$T = \{1001, 11\bar{X}0, 1\bar{X}10\}$$

می باشد برای اشکال $x_4/1$ می توان نوشت:

$$\begin{aligned} \frac{df}{dx_4} &= (x_1(x_2 + x_3)) \oplus (x_1(x_2 + x_3) + \bar{x}_1) \\ &= (x_1 x_2 + x_1 x_3) \oplus ((x_1 x_2 + x_1 x_3) + \bar{x}_1) \\ &= (\bar{x}_1 x_2 + \bar{x}_1 x_3) \bar{x}_1 = \bar{x}_1 \\ T &= x_4 \cdot \frac{df}{dx_4} = \bar{x}_4 \cdot \bar{x}_1 \quad T = \overline{x_1 + x_4} \end{aligned}$$

بنابراین مجموعه الگوی آزمایش برای $x_4/1$ بصورت $T = \{0\bar{X}\bar{X}0\}$ می باشد.

برای مدارات بزرگ، استفاده از روابط جبر بولین جهت محاسبه $\frac{df}{dx_i}$ امری دشوار می باشد.

برای تسهیل در محاسبات روابط زیر برای مجموع یا حاصل ضرب دوتابع، مکمل آنها و دیگر روابط ممکن

بکار می رود:

$$(1) \quad \frac{\partial f(X)}{\partial x_i} = \frac{df(X)}{dx_i}$$

$$(2) \quad \frac{d[f(X) \cdot g(X)]}{dx_i} = f(X) \cdot \frac{dg(X)}{dx_i} \oplus g(X) \cdot \frac{df(X)}{dx_i} \oplus \frac{df(X)}{dx_i} \cdot \frac{dg(X)}{dx_i}$$

$$(3) \quad \frac{d[f(x) + g(x)]}{dx_i} = \bar{f}(x) \cdot \frac{dg(x)}{dx_i} + \bar{g}(x) \cdot \frac{df(x)}{dx_i} + \frac{df(x)}{dx_i} \cdot \frac{dg(x)}{dx_i}$$

$$(4) \quad \frac{d[f(x) \oplus g(x)]}{dx_i} = \frac{df(x)}{dx_i} \oplus \frac{dg(x)}{dx_i}$$

اگریکی از توابع مثل " $f(x) + g(x)$ " باشد آنگاه $\frac{dg(x)}{dx_i} = 0$ و روابط (2) و (3) بصورت زیر خلاصه می شوند:

$$(5) \quad \frac{d[f(x) \cdot g(x)]}{dx_i} = g(x) \cdot \frac{df(x)}{dx_i}$$

$$(6) \quad \frac{d[f(x) \oplus g(x)]}{dx_i} = \bar{g}(x) \cdot \frac{df(x)}{dx_i}$$

روابط (5) و (6) بیانگر مجدداً مطلب می باشند که محبت حساب نمودن مسیر در یک دروازه "و" و "ورودی های دیگر باید دارای لوزیک یک و دریک دروازه "یا" دارای لوزیک صفر باشند. همچنانی میتوان دریک مدار ترکیبی باتابع $f(x)$ ، سیگنال میان راهی h را که بصورت تابع $h(x)$ می باشد در نظر گرفت. در این صورت تابع $f(x)$ بصورت $f'(x, h)$ نیز قابل بیان است. مجموعه آزمایشاتی کم برای آشکار سازی اشکال $h/0$ بکار می رود توسط $\frac{df'(x, h)}{dh}$ و مجموعه آزمایشاتی کم برای آشکار سازی اشکال $h/1$ بکار می رود بصورت $\frac{df'(x, h)}{dh}$. بیان می گردد. (مرجع ۹)

باتوجه به مدار ترکیبی شکل (۲-۳۵) برای اشکال $h/0$ و بادرنظر گرفتن داریم:

$$f = (x_2 + x_3)x_1 + \bar{x}_1 x_4 \quad \& \quad f' = h x_1 + \bar{x}_1 x_4$$

$$\begin{aligned} \frac{df'(x, h)}{dh} &= \frac{df'(x_1, x_4, h)}{dh} = f'(x_1, x_4, 0) \oplus f'(x_1, x_4, 1) \\ &= \bar{x}_1 x_4 \oplus (x_1 + \bar{x}_1 x_4) = x_1 \end{aligned}$$

$$T = h(x) \cdot \frac{df'(x, h)}{dh} = (x_2 + x_3)x_1$$

و برای اشکال $h/1$ داریم:

$$T = \bar{h}(x) \cdot \frac{df'(x, h)}{dh} = (\bar{x}_2 + \bar{x}_3)x_1 = \bar{x}_2 \bar{x}_3 x_1$$

و همچنین در مدار شکل (۲-۳۶) کمدارای تابع $G = g(X, Y)$ می باشد اگر بتوان G را بصورت

تعییف نمود بطوریکه X و Y دارای هیچ متغیر مشترکی نباشند آنگاه مداریم :

$$\frac{dG}{dx_i} = \frac{dg}{df} \cdot \frac{df}{dx_i} \quad \text{رابطه (۱)}$$

مدار ترکیبی شکل (۲-۳۷) را در نظر بگیرید در این مدار زنجیره‌ای داریم :

$$f = AB \quad \& \quad g = f + CD$$

$$\begin{aligned} \frac{dg}{df} &= \overline{CD} = \overline{C} + \overline{D}, \quad \frac{df}{dA} = B \\ \frac{dG}{dA} &= \frac{dg}{df} \cdot \frac{df}{dA} = (\overline{C} + \overline{D}) \cdot B \end{aligned}$$

مثال دیگری از مدارات زنجیره‌ای در شکل (۲-۳۸) آشناز داده شده است .

برای این مدار می‌توان نوشت :

$$f = \overline{X + Y}$$

$$g = f(\overline{Z + W})$$

$$\frac{dg}{df} = g_f(0) \oplus g_f(1) = 0 \oplus (\overline{Z+W}) = \overline{Z+W} = \overline{Z} \overline{W}$$

$$\frac{df}{dx} = f_X(0) \oplus f_X(1) = \overline{Y} \oplus 0 = \overline{Y}$$

$$\frac{dG}{dx} = \frac{dg}{df} \cdot \frac{df}{dx} = \overline{Z} \overline{W} \overline{Y} \quad \frac{dG}{dx} = \overline{Y + Z + W}$$



دیده می‌شود بابکارگیری قواعد فوق ، محاسبه روابط تفاضلی بولین بر مراتب ساده تر انجام می‌شود .

باتقسیم مدارات به مدارات کوچک تر بکارگیری رابطه (۱) ، الگوهای آزمایش مدارات پیچیده تر نیز قابل محاسبه هستند .

تعییم بهتری از رابطه (۱) بدین نحو قابل انجام است کمدريك مدار ترکیبی پیچیده کمدارای تابع

$F = f(g_1, g_2, \dots, g_m)$ بوده و x_1, x_2, \dots, x_n می‌باشند و $g_i = g_i(x_1, x_2, \dots, x_n)$ نوشت (۱) $\leq i \leq m$:

$$\frac{dF}{dx_i} = \frac{dF}{dg_1} \cdot \frac{dg_1}{dx_i} \oplus \frac{dF}{dg_2} \cdot \frac{dg_2}{dx_i} \oplus \dots \oplus \frac{dF}{dg_m} \cdot \frac{dg_m}{dx_i} \oplus$$



$$\Theta \frac{d^2 f}{dg_1 dg_2} \cdot \frac{dg_1}{dx_i} \cdot \frac{dg_2}{dx_i} \oplus \Theta \frac{d^2 f}{dg_1 dg_3} \cdot \frac{dg_1}{dx_i} \cdot \frac{dg_3}{dx_i} \oplus \dots$$

$$\Theta \frac{d^m f}{dg_1 dg_2 \dots dg_m} \cdot \frac{dg_1}{dx_i} \cdot \frac{dg_2}{dx_i} \cdot \dots \cdot \frac{dg_m}{dx_i} \quad \text{رابطه (۲)}$$

در رابطه با لاداریم :

$$\frac{d^2 f}{dg_i dg_j} = \frac{d}{dg_i} \left[\frac{df}{dg_j} \right]$$

$$\frac{d^i f}{dg_1 dg_2 \dots dg_i} = \frac{d}{dg_1} \left[\frac{d^{i-1} f}{dg_2 dg_3 \dots dg_i} \right]$$

بادر نظر گرفتن شکل (۲-۳۹) ، می خواهیم الگوهای آزمایش برای اشکال $G_2/0$ بیابیم ابتدا

جهت محاسبه $\frac{df}{dg_2}$ از رابطه (۲) استفاده منموده و میتوان نوشت :

$$\frac{df}{dg_2} = \frac{df}{dg_5} \cdot \frac{dg_5}{dg_2} \oplus \frac{df}{dg_6} \cdot \frac{dg_6}{dg_2} \oplus \frac{d^2 f}{dg_5 dg_6} \cdot \frac{dg_5}{dg_2} \cdot \frac{dg_6}{dg_2}$$

رابطه (الف)

هر یک از ترم های بولین با بصورت زیرقابل محاسبه می باشند .


$$G_5 = \overline{G_2 + A} \longrightarrow \frac{dg_5}{dg_2} = \overline{A} \oplus 0 = \overline{A}$$

$$G_6 = \overline{G_2 + D} \longrightarrow \frac{dg_6}{dg_2} = \overline{D} \oplus 0 = \overline{D}$$


$$f = \overline{G_4 + G_5 + G_6 + G_7}$$

$$\frac{d^2 f}{dg_5 dg_6} = \frac{d}{dg_5} \left[\frac{df}{dg_6} \right] = \frac{d}{dg_5} \left[\overline{G_4 + G_5 + G_7} \oplus 0 \right] = \frac{d}{dg_5} [\overline{G_4 + G_5 + G_7}]$$

$$= \overline{G_4 + G_7} \oplus 0 = \overline{G_4 + G_7}$$



شکل (۲-۳۸) : مدار زنجیره‌ای



شکل (۲-۳۹) : مدار ترکیبی مربوط به کاربرد تعمیم قضایای جبر بولین

$$= (B + \bar{A} \bar{C}) (C + \bar{B} \bar{D}) = BC + \bar{A} \bar{B} \bar{C} \bar{D}$$

$$\frac{df}{dg_5} = \overline{g_4 + g_6 + g_7} \oplus 0 = \bar{g}_4 \cdot \bar{g}_6 \cdot \bar{g}_7$$

$$= (B + \bar{A} \bar{C}) (D + \bar{B} \bar{C} - C + \bar{B} \bar{D}) = BCD + \bar{A} \bar{B} \bar{C} \bar{D}$$

$$\frac{df}{dg_6} = \overline{g_4 + g_5 + g_7} \oplus 0 = \bar{g}_4 \cdot \bar{g}_5 \cdot \bar{g}_7$$

$$= (B + \bar{A} \bar{C}) (A + \bar{B} \bar{C} - C + \bar{B} \bar{D}) = ABC + \bar{A} \bar{B} \bar{C} \bar{D}$$

ساجایگرینی روابط بدست آمد در رابطه الگ ادارم:

$$\frac{df}{dg_2} = \bar{A} \bar{D} \longrightarrow T = g_2 \quad \frac{df}{dg_2} = \overline{B+C} \cdot \bar{A} \bar{D} \longrightarrow T = \bar{A} \bar{B} \bar{C} \bar{D}$$

همانگونه که ملاحظه میشود با استفاده از جبر سولین بر تولید الگوهای آزمایش یک مدار میتوان کلیه آزمون هایی که قادر به آشکار سازی اشکال می باشند را بدست آورده اما از بزرگترین معایب این روش این است که تنها برای اشکالات نوع ایستادی قابل استفاده مبوده و همچنین برای مدارات بزرگ و بیجده مترکیبی، نیاز به زمان و حافظه مزبور ادارمی باشد.

روشهای جبری در تولید الگوهای آزمایش (تفاضل بولین)^۱ (ب)

تفاضل بولین بر اساس تفاضل عملکرد صحیح و عملکرد دارای اشکال واحد و یا به عبارت دیگر
بر اساس تفاضل عبارت بول دو واحد می باشد. اگر عملکرد صحیح واحد با تابع

$$F(x) = F(x_1, x_2, \dots, x_i, \dots, x_n)$$

و تابع عملکرد غیر صحیح واحد به ازاء اشکال α ,

$$F_{\alpha i}(x) = F(x_1, x_2, \dots, \bar{x}_i, \dots, x_n)$$

باشد تفاضل بول نسبت به x_i بنا به تعریف عبارت است از :

$$\frac{dF(x)}{dx_i} = F(x) \oplus F_{\alpha i}(x) = F(x_1, x_2, \dots, \bar{x}_i, \dots, x_n)$$

$$F(x) \neq F_{\alpha i}(x)$$

بنابراین اگر

$$\frac{dF(x)}{dx_i} = 1 \quad \text{خواهد بود.}$$

$$F(x) = F_{\alpha i}(x) \quad \text{باشد}$$

و اگر چنانچه

$$\frac{dF(x)}{dx_i} = 0 \quad \text{میباشد}$$

بنابراین برای آشکار کردن اشکال α نه تنها مقادیر x_1, x_2, \dots, x_n را باید طوری انتخاب کنیم که مقدار

$$\frac{dF(x)}{dx_i} = 1 \quad \text{گردد} \quad (x_i \text{ فعال کننده اشکال می باشد}) \quad \text{بلکه اگر } x_i \text{ را } s-a-1 \text{ در نظر بگیریم بایستی}$$

$$\frac{dF(x)}{dx_i} = 1 \quad \text{خواهد بود و مقادیر بدست آمده الگوی آزمایش اشکال } x_i \text{ ایستا در یک می باشد و اگر } x_i$$

$$\frac{dF(x)}{dx_i} = 1 \quad \text{ایستا در صفر فرض شود بایستی} \quad x_i \text{ گردد.}$$

برای کاربرد بهتر روش تفاضل بولین در تولید الگوهای آزمایش به بعضی از خواص آن توجه می نمائیم . ثابت می شود.

$$1) \quad \frac{dF(x)}{dx_i} = \frac{d\overline{F(x)}}{dx_i}$$

$$2) \quad \frac{dF(x)}{dx_i} = \frac{dF(x)}{d\bar{x}_i}$$

$$3) \quad \frac{d}{dx_i} \frac{dF(x)}{dx_j} = \frac{d}{dx_j} \frac{dF(x)}{dx_i}$$

$$4) \quad \frac{d[F(x)G(x)]}{dx_i} = F(x) \frac{dG(x)}{dx_i} \oplus G(x) \frac{dF(x)}{dx_i} \oplus \frac{dF(x)}{dx_i} \frac{dG(x)}{dx_i}$$

$$5) \quad \frac{d[F(x) + G(x)]}{dx_i} = F(x) \frac{dG(x)}{dx_i} \oplus G(x) \frac{dF(x)}{dx_i} \oplus \frac{dF(x)}{dx_i} \frac{dG(x)}{dx_i}$$

۱- Boolean Difference

گفته می شود تابع $F(x)$ مستقل از x_i می باشد اگر و فقط اگر در اثر تغییر لوژیکی x_i مقدار آن ثابت بماند.


$$6) \quad \frac{dF(x)}{dx_i} = 0 \quad \text{در رابطه (۶)، } F(x) \text{ مستقل از } x_i \text{ می باشد}$$

$$7) \quad \frac{dF(x)}{dx_i} = 1 \quad \text{در رابطه (۷)، } F(x) \text{ فقط بستگی به } x_i \text{ دارد}$$

$$8) \quad \frac{d[F(x)G(x)]}{dx_i} = F(x) \frac{dG(x)}{dx_i} \quad \text{در رابطه (۸)، تابع } F(x) \text{ مستقل از } x_i \text{ می باشد.}$$

$$9) \quad \frac{d[F(x) \oplus G(x)]}{dx_i} = \overline{F(x)} \frac{dG(x)}{dx_i} \quad \text{در رابطه (۹)، تابع } F(x) \text{ مستقل از } x_i \text{ می باشد.}$$

مثال ۱ - با توجه به مدار شکل زیر الگوهای آزمایش لازم برای آشکار سازی اشکال بر روی x_3 را بدست می آوریم



تفاضل بولین مدار در شکل بالا بازه اشکال بر روی x_3 عبارت است از

$$\frac{dF(x)}{dx_3} = \frac{d(x_1x_2 + x_3x_4)}{dx_3} \quad \text{با توجه به رابطه (۵)}$$

$$= \overline{x_1x_2} \frac{dx_3x_4}{dx_3} \oplus \overline{x_3x_4} \frac{dx_1x_2}{dx_3} \oplus \frac{dx_1x_2}{dx_3} \frac{dx_3x_4}{dx_4} \quad \text{با توجه به رابطه (۱)}$$

$$= \overline{x_1x_2} [x_3 \frac{dx_4}{dx_3} \oplus x_4 \frac{dx_3}{dx_3}] \oplus \frac{dx_3}{dx_3} \frac{dx_4}{dx_4} = \overline{x_1x_2} x_4 \quad \text{با استفاده از رابطه (۴)}$$

$$= \overline{x_1x_2} x_4 / 0 \quad \text{برای } x_3 / 0 \quad \text{با استفاده از رابطه (۶) و (۷)}$$

اگر $x_3 / 0$ باشد پس بایستی در تفاضل بولین مقدار $1 = x_3$ باشد.

$$\overline{x_1x_2} x_3 x_4 = (\bar{x}_1 + \bar{x}_2)x_3 x_4 = \bar{x}_1 x_3 x_4 + \bar{x}_2 x_3 x_4 = 1$$


$$S = \{0x11, x011\}$$

برای $x_3 / 1$ بایستی $0 = x_3$ باشد. بنابراین

$$\bar{x}_1 \bar{x}_3 x_4 + \bar{x}_2 \bar{x}_3 x_4 = 1$$

$$S = \{0_1 x_0_3 1_4, x_1 0_2 0_3 1_4\}$$

مدار شکل زیر را در نظر بگیرید، اگر اشکال را بر روی ارتباط x_2 در نظر بگیریم،




تفاضای بول نسبت به x_2 برابر است

$$\begin{aligned}
 \frac{dF(x)}{dx_2} &= \frac{d(x_1x_2 + x_1\bar{x}_2)}{dx_2} \\
 &= x_1x_2 \frac{dx_1\bar{x}_2}{dx_2} \oplus \bar{x}_1\bar{x}_2 \frac{dx_1x_2}{dx_2} \oplus \frac{dx_1x_2}{dx_2} \frac{dx_1\bar{x}_2}{dx_2} \\
 &= \overline{x_1x_2} x_1 \oplus \overline{x_1\bar{x}_2} x_1 \oplus x_1 \\
 &= x_1(\overline{x_1x_2} \oplus \overline{x_1\bar{x}_2}) \oplus x_1 \\
 &= x_1(x_1x_2x_1\bar{x}_2 + x_1x_2\bar{x}_1\bar{x}_2) \oplus x_1 \\
 &= x_1[(\bar{x}_1 + \bar{x}_2)x_1\bar{x}_2 + x_1x_2(\bar{x}_1 + x_2)] \oplus x_1 \\
 &= x_1[x_1\bar{x}_2 + x_1x_2] \oplus x_1 x_1\bar{x}_2 + x_1x_2 \oplus x_1 = x_1[x_2 + \bar{x}_2] \oplus x_1 \\
 &= x_1 \oplus x_1 = 0
 \end{aligned}$$

و این نشان دهنده این است که اشکال در x_2 هیچگونه تغییری در خروجی بوجود نخواهد آورد و یا بعبارت دیگر مدار مستقل از تغییرات x_2 می باشد زیرا

$$F(x) = x_1x_2 + x_1\bar{x}_2 = x_1(x_2 + \bar{x}_2) = x_1$$

تا کنون روش جبری تفاضل بولین برای ورودیها در نظر گرفته می شود. اگر چنانچه اشکال داخل مدار باشد می توان با مثال زیر کاربرد آنرا در نظر گرفت. چنانچه اشکال را در داخل مدار در نقطه h در نظر بگیریم با توجه به مدار شکل زیر :



بردارهای آزمایش برای کلیه اشکالات ممکن بر روی نقطه a مورد بررسی قرار می‌دهیم. می‌توان تابع بولین مدار را بصورت زیر در نظر گرفت

$$F(x_1, x_2, x_3, x_4) = F(x, h)$$

بنابراین

$$F = x_1x_2 + (x_3x_4 + \overline{x_2x_4})$$

$$F = h + (x_3x_4 + \overline{x_2x_4}) \quad h = x_1x_2$$

$$\frac{dF}{dh} = \overline{h} \frac{d(x_3x_4 + \overline{x_2x_4})}{dh} \oplus (\overline{x_3x_4 + \overline{x_2x_4}}) \frac{dh}{dh} \oplus \frac{dh}{dh} \frac{d(x_3x_4 + \overline{x_2x_4})}{dh}$$

با توجه به اینکه تابع h یعنی x_1, x_2 و لزوماً هر دو نمی‌باشد پس

$$\frac{dF}{dh} = \overline{x_3x_4 + \overline{x_2x_4}}$$

$$= \overline{x_3x_4} - x_2x_4 = (\bar{x}_3 + \bar{x}_4)x_2x_4$$

$$= x_2\bar{x}_3x_4$$

برای $h/0$ داریم


$$h/0 \quad hx_2\bar{x}_3x_4 = x_1x_2x_3x_4 \Rightarrow 1101$$

برای $h/1$ داریم

$$h/1 \quad \overline{x_1x_2}x_2\bar{x}_3x_4 = (\bar{x}_1 + \bar{x}_2)x_2\bar{x}_3x_4 = \bar{x}_1x_2\bar{x}_3x_4 \Rightarrow 0101$$

تفاضل بولین جزئی

برای نوشتن الگوی آزمایش که بتواند کلیه اشکالات ممکن بر روی یک مسیر را آشکار نماید از تفاضل بولین جزئی^۱ استفاده می‌نماییم. بعنوان مثال در شکل زیر



1-Partial Bollién Difference

چنانچه

$$z=f(\mathfrak{I}) \quad , \quad \mathfrak{I}=f(y) \quad , \quad y=f(x)$$

$$\frac{dz}{dx} = \frac{dz}{d\mathfrak{I}} \frac{d\mathfrak{I}}{dy} \frac{dy}{dx}$$

بنابراین برای مسیر $x_2 - l - n - P - F$ داریم

$$\frac{dF}{dx_2} = \frac{dF}{dp} \cdot \frac{dp}{dn} \cdot \frac{dn}{dl} \cdot \frac{dl}{dx_2}$$

$$\frac{dF}{dp} = \frac{d(\bar{x}_1 \cdot \bar{p})}{dp} = \bar{x}_1$$

$$\frac{dp}{dn} = \frac{d(\bar{m} \cdot \bar{n})}{dn} = \bar{m} = x_2 + l = x_2 + \bar{x}_2 \bar{x}_3$$

$$\frac{dn}{dl} = \frac{d(\bar{l} \cdot \bar{x}_3)}{dl} = \bar{x}_3$$

$$\frac{dl}{dx_2} = \frac{d\bar{x}_2 \bar{x}_3}{dx_2} = \bar{x}_3$$

$$\frac{dF}{dx_2} = \bar{x}_1 (x_2 + \bar{x}_2 \bar{x}_3) \bar{x}_3 \bar{x}_3 = \bar{x}_1 x_2 \bar{x}_3 + \bar{x}_1 \bar{x}_2 \bar{x}_3$$

$$= \bar{x}_1 \bar{x}_3 (\bar{x}_3 + \bar{x}_2) = \bar{x}_1 x_3$$

$$ic = \{0\ 0\ 1\ ,\ 0\ 1\ 1\}$$

۲-۱۲) لیست اشکالات و تقلیل آن بر رو شهای تولید الگوی آزمایش

با افزایش پیچیدگی مدارات و گسترش آن در واحد مورد آزمایش، تعداد اشکالات ممکن در محدوده دار و نتیجتاً "محتویات لیست اشکالات بسرعت افزایش یافته و در زمان تولید الگوهای آزمایش موجب پیچیدگی عمل زمان سیار زیادی را می‌گردد. می‌توان با تعریف اشکالات معادل و در نظر گرفتن آن لیست اشکالات را طوری تهیه نمود که محتویات آن، تعداد می‌تیم باشد. با توجه به مطالب گفته شده در بخش (۲-۷) اور ارتباط با تقلیل لیست اشکالات روش کلی زیر موردن بررسی واقع می‌شود.

۲-۱۲-۱) خطاهای معادل^۱

همانگونه که در تولید آزمایش به رو شرکت بولین دیدیم در مدار ترکیبی C با تابع سوئیچینگ f ، مجموعه آزمایشاتی که اشکال a را آشکار می‌نماید از رابطه $1 = f_{\alpha} \oplus f_{\beta} = f_{\gamma}$ بدست می‌آید که در آن f تابع سوئیچینگ مدار بازاء اشکال a می‌باشد. بطريق مشابه رای اشکال θ می‌توان نوشت $1 = f_{\theta} \oplus f_{\beta} = f_{\theta}$ ، مجموعه آزمایشاتی که مجموعه آشکال a و θ را از هم تمیز داده و تفکیک می‌کند از رابطه $1 = f_{\theta} \oplus f_{\alpha} = f_{\theta}$ قابل محاسبه است. اگر $f_{\theta} = f_{\alpha}$ باشد، داریم:

$$f_{\alpha} = f_{\theta} \longrightarrow f_{\alpha} \oplus f_{\theta} = f_{\alpha} \oplus f_{\alpha} = 0$$

یعنی هیچگونه الگوی آزمایشی نمی‌توان برای آن یافت که بتواند این دو اشکال را از هم تمیز دهد. در این صورت اشکالات a و θ با یکدیگر معادل می‌باشند. (مرجع ۲)

اگر مجموعه‌ای از اشکالات با یکدیگر معادل باشند، هر آزمایشی که می‌کنی از آنها را آشکار کند، قادر به آشکار سازی کلیه آنها نیز خواهد بود و هیچگونه آزمایشی جهت تشخیص آنها از یکدیگر وجود ندارد. در شکل (۲-۴۰) یک دروازه " و " بادوورودی نشان داده شده است. همانگونه که دیدیم الگوی آزمایش $\{1, 1, T\}$ قادر به آشکار سازی اشکال $s-a-0$ و a می‌باشد. بهمین صورت برای اشکالات $s-a-0$ و b و $s-a-0$ و C نیز همین الگو قادر به آشکار سازی آنها خواهد بود. چون این سه اشکال دارای یک آزمایش می‌باشند، بنابراین با یکدیگر معادل بوده و به هنگام تولید الگوهای آزمایش باید تنها یکی از آنها را در نظر گیریم.

در شکل (۲-۴۱) دروازه دیگری که دارای n ورودی می‌باشد نشان داده شده است. در این دروازه (n+1) اشکال مدل ایستائی تعریف می‌شود.

1) EQUIVALENT FAULTS

کلیه اشکالات $s-a-0$ ، دارای آزمایش $T=11\dots1$ می باشد لذا بایکدیگر معادل بوده و تبها یکی از آنها را مورد نظر بوده و بنابراین از $n+1$ اشکال جهت خطاهای $s-a-0$ تنها یکی را در نظر می گیریم و این تعداد بحیث اشکال کاهش می یابد . بنابراین تعداد اشکالات به $n+2$ اشکال کاهش می یابد . این فرآیند را اضمحلال (فرو ریختگی) اشکالات معادل^۱ می نامند که باعث کاهش تعداد اشکالات به میزان قابل توجهی می شود .

۲-۱۲-۲) خطاهای غالب^۲

در شکل (۲-۴۰) الگوهای آزمایش $\{01\dots10\}$ و $T=01$ اشکال $s-a-1$ و C را آشکار می کنند در حالیکه خطای $s-a-1$ و a تنها یکم $T=01$ آشکار می شود که زیرمجموعه ای از الگوی $\{01,10\}$ می باشد . بنابراین گفتہ می شود که اشکال $s-a-1$ و C بر اشکال $s-a-1$ و a و نیز $s-a-1$ و b غالب است .

بطور کلی اگر مجموعه آزمایشات β اشکال α و مجموعه آزمایشات γ اشکال β را تشخیص دهد بطوریکه $T_\beta \subset T_\alpha$ باشد، گوئیم اشکال β غالب است و به هنگام تولید آزمایش آنرا در نظر نگرفته و فقط اشکال α را در نظر می گیریم .

بنابراین در شکل (۲-۴۰) اشکال $s-a-1$ و C را حذف می کنیم و بطریق مشابه در شکل (۲-۴۱) نیز به مین ترتیب عمل می نماییم . لذا از $n+2$ اشکال باقیمانده کم در شکل (۲-۴۱) (تعریف شده اشکال $s-a-1$ و C حذف شده و تعداد اشکالات یک دروازه و با n ورودی برابر با $n+1$ می باشد . به همین طریق در یک دروازه " یا " با n ورودی، تمامی اشکالات $s-a-1$ بایکدیگر معادل بوده و تنها یکی را در نظر می گیریم . از میان اشکالات $s-a-0$ نیز دیده می شود خطای $s-a-0$ خروجی بر n ورودی ها غالب بوده و حذف می شود . بنابراین در یک دروازه " یا " با n ورودی نیز تعداد اشکالات ممکن برابر $n+1$ می باشد .

فرآیند کاهش تعداد اشکالات به شیوه اخیر، اضمحلال اشکالات غالب^۳ نامیده می شود .

بطور کلی در یک مدار ترکیبی عاری از انشعاب اکمده آن خروجی یک المان حداقل شرطیک ورودی از المان دیگر اتصال یافته است)، مجموعه آزمایشاتی که اشکالات ورودی را آشکار نماید، تمام اشکالات مدار را آشکار خواهد نمود . اگر مدار عاری از انشعاب نباشد، کلیه آزمایشاتی که اشکالات ورودی و نقاط انشعاب

1) EQUIVALENCE FAULT COLLAPSING

2) DOMINANT FAULTS

3) DOMINANCE FAULT COLLAPSING

را آشکار نماید، تمام اشکالات مدار را آشکار خواهد نمود. جهت روشن شدن مطلب به مثال زیر توجه می کنیم.

مدار شکل (۲-۴۲) اراده نظر می کیریم.

مشاهده می شود باداشتن د وازه گره C12 - C1. این مدار دارای ۲۴ خطای ایستامی باشد. چون مدار دارای انشعاب می باشد، همانگونه که گفتیم کافی است که در آزمون این مدار برای نقاط ورودی و نقاط انشعاب تولید آزمایش نمائیم. برای نقاط ورودی تعداددها اشکال زیر تعریف می شود:

C1/0 , C1/1 , C2/0 , C2/1 , C4/0 , C4/1 , C5/0 , C5/1 , C6/0 , C6/1

در نقاط انشعاب نیز چهار اشکال زیر تعریف می شود:

C7/0 , C7/1 , C8/0 , C8/1

زیرا همانگونه که گفتیم در دروازه " و " تمام اشکالات s-a-0 و در دروازه میاکلیه اشکالات s-a-1 با یکدیگر معادل هستند. بنابراین تابنجات عدد ۱۴ خطای تعریف می شود. اما گفتیم کم در دروازه و اشکال s-a-1 خروجی برخطاهای s-a-1 و رویها غالب بوده و قابل حذف است لذا C3/1 بر C1/1 و C10/1 بر C8/1 غلب نموده و حذف می شوند. از طرفی C7/1 با C3/1 و نیز C10/1 با C6/1 با یکدیگر معادل بوده و از هر کدام تنها یکی را انتخاب می کنیم. بنابراین چهار اشکال از مجموع چهارده اشکال کاسته شده و کل اشکالات این مدار در ۱۰ امور دیصورت زیر کا هش می یابد:

C1/1 , C2/0 , C2/1 , C4/0 , C4/1 , C5/0 , C5/1 , C6/0 , C7/0 , C8/1

بنابراین میزان اضمحلال خطاب ابر با $\frac{24-10}{24} = \frac{14}{24}$ یا 58% می باشد.

۲-۱۲.۳) روابط دو طرفه و روابط یک طرفه^۱

خطاهای معادل و خطاهای غالب را بصورت روابط دو طرفه و یک طرفه نیز بیان می کنند. بدین ترتیب


مدار شکل (۲-۴۰) می توان نوشت کم در:

a/0 ↔ b/0 ↔ c/0


زیرا همانگونه که گفتیم این خطاهای با یکدیگر معادل بوده و این رابطه مدو طرفه (↔) می باشد. یعنی آزمونی کم برای آشکار سازی خطای ۰ ۰ بکار رود، مسلماً " قادر به آشکار سازی خطاهای ای a/0 و b/0 نیز می باشد.

1) 2-WAY & 1-WAY RELATIONSHIPS


۸۴



شکل (۲-۴۰) : دروازه " و " بادورودی



شکل (۲-۴۱) : دروازه " و " با n ورودی



شکل (۲-۴۲) : مدار ترکیبی و بررسی اضطرال اشکال

در شکل ۲-۴۰ (ارابط مدیگری بصورت $C_1 \rightarrow C_1$ و $a_1 \rightarrow b_1$ نیز وجود دارد زیرا خطای C_1 برخطاهای a_1 و b_1 غالب می‌باشد و این این طرفه) \rightarrow (نمی‌باشد بدین معنی که اگر چمیک آزمون کمتر از آشکارسازی ۱ بکار رود، قادر است C_1 رانیز آشکار کنندولی عکس آن حتماً درست نیست.

در مدارات ترکیبی، انشعاب بدوصورت همگرا^۱ و واگرا^۲ تعریف می‌شود این بدان بستگی دارد که یک یا تمامی اشکالات مجدداً "در یک دروازه مدیگر یکدیگر تقارب داشته باشد" مدار شکل ۲-۴۱ یک نمونه انشعاب و اگر ارشان می‌دهد در این مدار یک آزمون جهت $C_4/0$ یا $C_4/1$ ، آزمونی برای $C_2/0$ یا $C_2/1$ نیز می‌باشد یعنی می‌توان نوشت:

$$\begin{array}{c} C_4/0 \rightarrow C_2/0 \\ C_4/1 \rightarrow C_2/1 \end{array} \quad \text{رابطه (۱)}$$


رابطه (۱) دو طرفه‌نمی باشد یعنی اگر چمیک الگوی آزمایش می‌تواند برای کشف $C_2/0$ بکار رود، اما این آزمون ممکن است قادر به آشکارسازی $C_4/0$ نباشد برای مثال الگوی آزمایش $ABC=011$ قادر به آشکارسازی $C_2/0$ بوده اما قادر به آشکارسازی $C_4/0$ نمی‌باشد. علت این امر در آن است که اثر اشکال در مدار ممکن است بعلت وجود مقادیر ثابت خام (دراینجا $C_1=0$) نتواند بخروجی منتقل شود. در هر صورت می‌توان چنین نتیجه گرفت که ضروه ممکن جهت ارتباطات در مدارات با انشعاب واگرا، یک رابطه میک طرفه از یک شاخه مدیگر قسمت‌های مدار می‌باشد.

مدار شکل (۲-۴۴)، نمونه‌ای از مدارات با انشعاب همگرامی باشد. در این مدار آزمونی برای اشکال $s-a-0$ یا $s-a-1$ در یک مسیر انشعاب، آزمونی برای اشکال مشابه در قسمت دیگر مدار نیز خواهد بود. برای مثال الگوی آزمایش $A \bar{B} C$ ، خطای $C_4/1$ را از طریق دروازه U_1 منتشر نموده و باعث تغییر مقدار لوزی کی در گره C_9 می‌شود. لازم بوضیح است که فرض برای این است که C_5 تحت تاثیر اشکال $C_4/1$ قرار نگرفته باشد و مقدار حالت عاری از خطاهای خود یعنی لوزی ک صفر باقی مانده است (توجه شود که این اشکال ممکن است در اثر قطع C_4 بوجود آید).


بنابراین الگوی آزمایش فوق قابلیت آشکارسازی $C_4/1$ را دارد اما آزمون مناسبی برای اشکال $C_2/1$ نمی‌باشد. این مسئله بعلت وجود تقارب منفی است که باعث تغییر سطوح لوزی کی شاخه‌ها صورت موازی و تغییر C_6 ، C_7 و C_8 می‌شود. نتیجه‌تا "تغییر توازن" C_6 و C_8 یکدیگر را حذف نموده و اشکال $C_2/1$ مقدار خروجی D را تغییر نمی‌دهد.

1) RECONVERGENCE FAN OUT

2) NON-RECONVERGENCE FAN OUT



شکل (۲-۴۲) : انشعاب واکر ادیبک مدار ترکیبی



شکل (۲-۴۴) : انشعاب هدکر ادیبک مدار ترکیبی

برای مدارات با انشعاب و اگرا، عکس این مطلب نبوده است نمی باشد بدهیں مفهوم کمیک آزمون برای یک اشکال ایستائی، الزاماً آزمونی برای اشکال ایستائی در هر مسیر دیگر نمی باشد. برای مثال اگر معکوس کننده ۳ ل از شکل ۲-۴۴ (ابرداشت ممتد و مسیرهای ۰۷ و ۰۸) بیدیگر را می‌باشد. نتیجتاً تقارب مثبت در مدار بوجود آمد و ملاحظه می‌شود که الگوی آزمایش فوق قابلیت آشکار سازی C2/1 را نیز دارد اما آزمون مناسبی جهت دیگر اشکالات مشابه از جمله ۰۴/۱ یا ۰۵/۱ نمی باشد.

در هر صورت می‌توان نتیجه گرفت که قانون ساده‌ای برای بیان ارتباطات یک طرفه و دو طرفه در مداراتی با انشعاب همگرا وجود ندارد. شکل ۲-۴۵ اروابط بین دروازه‌های مختلف و نقاط با انشعاب و اگرا را نشان می‌دهد.

جهت درک بهتر روابط دو طرفه و یک طرفه در مدارات برای تقلیل تعداد اشکالات در یک لیست اشکال مداری که در شکل ۲-۴۶ نشان داده شده است را در نظر گیرید. همانگونه که ملاحظه می‌شود این مدار دارای ده گره C1 تا C10 می‌باشد بنابراین امکان وقوع $2^{\times 10}$ یعنی 2^{10} اشکال ایستائی وجود دارد. روابط دو طرفه و یک طرفه به شرح زیر می‌باشد:

روابط دو طرفه	روابط یک طرفه
C1/0 ↔ C6/0 ↔ C8/1	C1/1 → C8/0
C5/0 ↔ C7/0 ↔ C9/1	C6/1 → C8/0
C8/0 ↔ C9/0 ↔ C10/1	C5/1 → C9/0
C4/0 ↔ C6/1	C7/1 → C9/0
C4/1 ↔ C6/0	C8/1 → C10/0
C3/0 ↔ C7/1	C9/1 → C10/0
C3/1 ↔ C7/0	

خطای C6/0 معادل با C1/0 و C8/1 و نیز معادل با C4/1 نیز می‌باشد لذا می‌توان نوشت:


$$\{C1/0, C4/1, C6/0, C8/1\}$$

با بررسی موارد مشابه در روابط دو طرفه، پنج مورد خطاب حبورت زیر خلاصه می‌شود:

- S1 : { C3/1 , C5/0 , C7/0 , C9/1 }
- S2 : { C4/1 , C6/0 , C1/0 , C8/1 }
- S3 : { C8/0 , C9/0 , C10/1 }
- S4 : { C3/0 , C7/1 }
- S5 : { C4/0 , C6/1 }

نوع دروازه	روابط دوطرفه	روابط یک طرفه
و	خروجی 0 / هر رودی \longleftrightarrow	خروجی 1 / هر رودی \longrightarrow
یا	خروجی 1 / هر رودی \longleftrightarrow	خروجی 0 / هر رودی \longrightarrow
نقیض و	خروجی 1 / هر رودی \longleftrightarrow	خروجی 0 / هر رودی \longrightarrow
نقیض یا	خروجی 0 / هر رودی \longleftrightarrow	خروجی 1 / هر رودی \longrightarrow
معکوس کننده	خروجی 0 / ورودی \longleftrightarrow خروجی 1 / ورودی \longleftrightarrow	—
نقاط با انشعاب واکرا	—	0 / شاخه \longrightarrow هرمیسر 1 / شاخه \longrightarrow هرمیسر

شکل (۲-۴۵) : جدول روابط دوطرفه و روابط یک طرفه در دروازه‌های مختلف



شکل (۲-۴۶) : مدار ترکیبی و بررسی روابط دوطرفه و یک طرفه

مجموعه مینج تائی مفحومیل، کلیمک اشکالات ایستائی را بجز مینج اشکال C1 1 ، C2/1 ، C2/0 و C10/0 آشکار می نمایند. بنابراین تأثیرات عدد اشکالات به ۱۰ مورد کاهش می یابد.

بابکارگیری روابط یک طرفه دیده می شود الگوی آزمایش برای آشکار سازی C1 1 قادر به آشکار سازی سازی C8/0 و نیز بقیه اشکالات مجموعه S3 می باشد. همچنین الگوی آزمایش برای آشکار سازی C8/1 یا C9/1 قادر به آشکار سازی C10/0 می باشد. بنابراین مجموعه اشکالات S3 و نیز اشکال C10/0 نیز از لیست اشکالات حذف شده و تعداد اشکالات به ۸ مورد کاهش می یابد. لذا میزان اضمحلال خطاب ابر بنا $\frac{20 - 8}{20} = 60\%$ می باشد.

همانگونه که ملاحظه شد، مسئله اضمحلال خطایکی از مهم ترین مسائلی است که مبادله جمهه آن و بکار گرفتن روش های گفته شده می توان تعداد الگوهای آزمایش را به حدود بسیار زیادی تقلیل داد. بنابراین در هنگام تولید آزمایش باید موردن توجه قرار گیرد.

۱-۱۲-۴) مدارهای زائد

برای یک مدار با تابع عملی f ، چنانچه تحت تاثیر اشکال α تابع مدار بصورت $f = f \circ \alpha$ گردد، آزمونی که قادر به آشکارسازی این اشکال است از رابطه زیر بودست می‌آید:

$$T = f \oplus f \circ \alpha = f + f \circ \alpha = 0$$

یعنی هیچ‌گونه آزمونی برای آشکارسازی اشکال α نمی‌توان یافت. در این حالت اشکال α آشکار ناشدنی بوده و مدار نسبت به آن زائد است. مدار اشکال α کمیت به اشکالات ایستائی زائدی باشد، می‌توان بر حسب لزوم با برداشتن یک دروازه می‌باید حذف یکی از ورودی‌ها آن را ساده نمود.

برای مثال فرض کنیدیک دروازه "و" نسبت به اشکال $s-a-1$ دریکی از ورودی‌ها زائد باشد و نتوان آن را آشکار نمود. در چنین وضعیتی نمی‌توان آن ورودی را داشما "در لوزیک یک قرارداد، بلکه راه حل صحیح آن است که آن ورودی را بهنگام تولید آزمایش حذف نموده و از مدار برداریم. برای دیگر دروازه‌های نیز می‌توان استدلال مشابه‌ای انجام داد. متایخ استدلالات فوق جهت ساده‌سازی مدارات زائد بصورت:

قانون ساده‌کردن	خطای آشکار ناشدنی
المان را حذف نموده و بجای آن (1) قرار دهید	/ورودی دروازه و (نقیض و)
ورودی را حذف نمایید	/ورودی دروازه و (نقیض و)
ورودی را حذف نمایید	/ورودی دروازه یا (نقیض یا)
المان را حذف نموده و بجای آن (0) قرار دهید	/ورودی دروازه یا (نقیض یا)

می‌باشد. بنابراین چنانچه برای اشکالی دریک مدار هیچ‌گونه آزمونی قابلیت آشکارسازی را نداشته باشد، مدار را زاید بوده ولذا بایکارگیری قوانین ساده‌سازی برای دروازه "و" با n ورودی که اشکال $s-a-1$ دریکی از ورودی‌ها آن آشکار ناشدنی است، آن ورودی را حذف نموده و بجای آن المان، یک دروازه "و" با $n-1$ ورودی قرار می‌دهیم. تعیین زاید بودن همواره به سادگی فوق نبوده و معمولاً امر دشواری می‌باشد. علاوه بر این ممکن است دریک مدار ترکیبی زائد، مجموعه آزمایشات آ کلیه متشابه

1) REDUNDANT CIRCUITS

اشکالات ایستائی را آشکارنمایدولی در اثربروز اشکال آشکارناشدنی \diamond و اشکال آشکارشدنی \diamond اشکال چندگانه^۱ \diamond و \diamond اتوسط الگوهای آزمایش آشکارنشود بعبارت دیگر اگرچه وجود یک اشکال کم باعث می شود مدار را کدبلاشدر عمل کردمدار تاثیر نگذارد، ولی تعیین و حذف آن به نگام تولید آزمایش مهم می باشد برای چنین مدارهایی، تولید آزمایش تنها برای کلیدهای اشکال آشکار شدنی کافی نبوده و می بایست برای کلیدهای اشکال چندگانه کم بعلت چندگانه اشکال آشکارناشدنی در مدار پدیدمی آیند نیز آزمون ایجاد نمود، برای روش شدن مسئله مدار نشان داده شده در شکل (۲-۴۷) اتجاه نمائید در این مدار اشکال $s-a-1$: $a-s$: \diamond را در نظر می کیریم.

برای انتشار این اشکال باید $A=1$ ، $B=0$ و $C=0$ باشد، در این صورت خروجی دروازه G_1 دارای لوزیک یک می گردد، تحت این شرایط خروجی های G_2 و G_3 دارای لوزیک یک و خروجی G_5 صفر می شود نتیجه تا "وجود لوزیک صفر در دروازه G_6 باعث عدم حساب بودن مسیر در G_6 شده و اشکال \diamond در خروجی G ظاهر نمی شود، بنابراین مدار نسبت به این اشکال زائد است.

حال فرض کنید بدون در نظر گرفتن اشکال \diamond ، اشکال دیگری مانند \diamond داریم، برای عبور اثر آن باید $B=1$ و $C=0$ باشد، لذا در خروجی G_3 لوزیک یک و در خروجی G_1 نیز همواری داشته و این اشکال در خروجی G آشکار پذیر است بنابراین الگوی آزمایش ABC یکی از الگوهای است که قادر به آشکار سازی اشکال \diamond می باشد، دیده می شود اگر دواشکال \diamond و \diamond را بطور مجزا از یکدیگر در نظر بگیریم، اشکال \diamond آشکار ناپذیر و اشکال \diamond آشکار پذیر می باشند، لذا در این اشکال با یکدیگر در مدار رخ دهند، دیگر با الگوی ABC نمی توان حتی \diamond را آشکار نمود، لذا وجود اشکال \diamond که مدار نسبت به آن زائد است، اثرات جنبی داشته و اگرچه می توان برای \diamond آزمونی یافت ولی زمانی که \diamond با \diamond همراه شود، \diamond نیز غیر قابل آشکار می شود.

بطور کلی هنگام تولید آزمایش در مدارهای زائد، مسائل موجود به شرح زیر می باشد:

الف) اگر \diamond یک اشکال آشکار پذیر و \diamond یک اشکال آشکار ناپذیر باشد، در اثربروز اشکال \diamond ممکن است \diamond نیز آشکار ناپذیر گردد.

ب) اشکال آشکار ناپذیر \diamond ممکن است در اثربروز اشکال آشکار ناپذیر \diamond آشکار شود، بنابراین در یک مدار زائد می توان الگوهای آزمایشی یافت که اگرچه تک اشکال های ایستائی \diamond و \diamond را آشکار ننماید ولی قادر به آشکار سازی اشکالات چندگانه ایستائی \diamond و \diamond باشد.

ج) اگر \diamond و \diamond دواشکال قابل تفکیک از یکدیگر و یک اشکال غیر قابل آشکار شدنی باشد، ممکن است در اثربروز اشکال \diamond دواشکال \diamond و \diamond از یکدیگر غیر قابل تفکیک گرند.

1) MULTIPLE FAULT

در هر صورت باید در هنگام تولید آزمایش به اشکا لاتی که مدار نسبت به آنها از اندیمی باشد دقت نمود.

۲-۱۲۵) مدارهای بدون انشعاب ۱

در یک مدار عاری از انشعاب، هر رودی و خروجی یک دروازه حداکثر رودی تنها یک دروازه مذکور می باشد. این نوع مدارات غیرزائد بوده و سرای کلیه اشکالات ممکن موجود در آن، می توان تولید آزمایش نصود. تعداد الگوهای آزمایش برای آشکارسازی کلیه اشکالات ایستائی محدود به $n+1$ و \sqrt{n}^2 می باشد که در آن n مبین تعداد رودهای مداری باشد. در ضمن برای این گونه مدارات مجموعه آزمایشات بهینه ای وجود دارد که کلیمتک اشکالات ایستائی و اشکالات چندگانه ایستائی را آشکار نماید (مرجع ۹).

۲-۱۲۶) مدارهای ترکیبی خطی ۲

مداری خطی است که اگر تعداد رودهای یک آن فرد باشد، خروجی یک واگر تعداد رودهای یک آن زوج باشد، خروجی صفر گردد. نمونه ماده ای از مدارات خطی، یک EX-OR می باشد که می دانیم اگر تعداد رودهای یک آن فرد باشد، خروجی آن یک است.

در یک مدار ترکیبی کمتر از n ورودی است، آزمایش کامل آن $\binom{n}{2}$ الگوی آزمایش دارد. حالیکه در یک مدار ترکیبی خطی تعداد آزمایشات لازم بجز از $\binom{2^P}{2}$ می باشد که در آن P ماکریم تعداد رودهای دروازه های مداری باشد.

بعارت دیگر اگر بتوان مدار را به k قسمت باوردهای (n_1, n_2, \dots, n_k) تقسیم نمود و P ماکریم این تعداد باشد، تعداد آزمایشات برای آشکارسازی کلیمتک اشکالات ایستائی برابر با $\binom{P}{2}$ می باشد.

برای مثال اگر یک مدار را تنهایا دروازه های دوورودی طرح کنیم، تعداد آزمایشات آن بجز از $\binom{2^2}{2}$ آزمایش خواهد بود. این اگرحتی مدار دارای ۲ ورودی نیز باشد، با طراحی توسط دروازه های دوورودی تعداد آزمایش از $\binom{2^4}{2}$ به چهار تقلیل می یابد.

مثالی در این زمینه استفاده از EX-OR دوورودی در طرح یک مدار با n ورودی می باشد این مدار خطی کمترین تعداد آزمایش نیاز دارد. شکل ۲-۴۸ اثبات داده شده است.

1) FAN OUT FREE CIRCUITS


2) LINEAR COMBINATIONAL CIRCUITS

۲-۱۲-۲) مدارهای مرکب از قسمتهای تکراری^۱


این قبیل مدارها از پشت سرهم قراردادن مدارات ترکیبی یکسان بدست می آید. در این مدارهای تصاسی ورودی ها از یکدیگر مستقل و تعداد خروجیها زیاداً صارمحدود است. یک نمونه از مدارات مرکب از قسمتهای تکراری، در شکل ۲-۴۹ (نشان داده شده است).

جهت آشکارسازی اشکال در این قبیل مدارات فرض می شود کمتر ابتدا حداکثریک سلول دارای اشکال بوده و سپس آن را برای سلول های دیگر تسلیل شماره n ام در نظر می گیرند. در این صورت اثبات می شود که تعداد الگوهای آزمایش مستقل از تعداد سلول ها (یعنی n) می باشد.


1) ITERATIVE ARRAYS



شکل (۲-۴۷): نمونه‌ای از مدارات زائد



شکل (۲-۴۸): مدار خطی با استفاده از EX-OR



شکل (۲-۴۹): مدار مرکب از قسمت‌های تکراری

۱) تعیین الگوهای آزمایش برای مدارات ترتیبی^۱

اگرچه رای تعیین الگوهای آزمایش جهت مدارات ترکیبی روش - دارای کارآئی مناسبی می باشد ولیکن در بکار گرفتن آن برای مدارات ترتیبی دارای نفایمی می باشد که بدلیل وجود خواص این نوع مدارات می باشد و آنرا متمایز از مدارات ترکیبی نموده است. بطور کلی یک مدار ترتیبی سنکرون^۲ که مرکب از اجزا، حافظه^۳ و مدارات ترکیبی می باشد را صورت شکل (۲-۵۰) - الف آزمایش می دهیم این مدار ترتیبی را می توان بشكل گستردگتر (۲-۵۰) - ب آنرا نشان داد. با توجه به شکل مدار مشاهده می شود توابع خروجی و توابع حالت های کنونی مدار را ترتیب زیر می باشند:

$$\begin{cases} Z(t) = f_1(I(t), Q(t)) \\ Q(t+1) = f_2(I(t), Q(t)) \end{cases}$$

با در نظر گرفتن توابع مشخصه مدارات ترتیبی، ملاحظه می گردد که خروجی های مدارات ترتیبی یعنی $Z(t)$ در لحظه t نمتنها امنند مدارات ترکیبی استگی به مقادیر ورودی در همان زمان یعنی $I(t)$ را دارد بلکه استگی به ورودی های قبلی و نتیجتاً "مقادیر موجود در حافظه های یعنی $Q(t)$ را نیز دارد" می باشد. همچنین ملاحظه می شود حالت های بعدی ماشین^۴ یعنی $Q(t+1)$ تابعی از حالت حاضر ماشین و ورودی های آن در لحظه t می باشد. بنابراین با توجه به وجود حالت های مختلف ماشین در زمان های مختلف برای این گونه مدارات یکی از روش های تولید آزمایش می تواند مبتنی بر بررسی تغییر حالت های داخلی ماشین^۵ باز است، مقادیر خاص ورودی بساد (البته باید توجه شود که این روش در مسورد مدارات ترتیبی با دارا بودن حالت های معین^۶ می باشد).

با استفاده از این روش کمتر اغلب مدارات مرتبط با جدول واقعیت های قطعات می باشد می توان روش عملیاتی بعلاوه روش ساختاری افته (روش های پرید) را بکار برد. بنابراین باید توجه شود با توجه به مطالب با لامهم ترین مسئله برای شروع آزمایش این نوع مدارات اطلاع از حالت کنونی داخل ماشین است که مستلزم بوجود آوردن مقادیر اولیه در حافظه هایی باشد. در بکار گیری روش های پرید قدم اول برای تعیین

1) Sequential Circuit

2) Synchronous Sequential Circuit

3) Memory Element

4) Next State


5) Present State

6) State Transition Table


الگوهای آزمایش، تعیین قطعات پیچیده، وسیس شروع آزمایش بروش عملیاتی برای اسن قطعات می باشد. باید توجه شود که اگر چنانچه میتوانیم قطعات فوق را آزمایش نماییم و بدون اشکال باشندمی توانیم بطور کلی مطئی را شیم که کلیه مدارات آزمایش می شوند، زیرا لازم است برای تولید الگوهای آزمایش برای هر قطعه بسیجید مردانه مدار، مدارات ورودی کنترل و سیب عمل مدارات در خروجی مشاهده شوند. که این عمل اجبارا "از طریق مدارات میانی A و B در شکل ۱-۵۱" انجام می شود. با توجه به این شکل مشاهده می شود، جهت آزمایش قطعه Σ_1 مدارات میانی A و B در گذرگاه واقع ونتیجتاً "اشکالات ممکن در آنها تحت برش واقع می شود" در عمل در صد بسیار خوبی از اشکالات قابل آشکارسازی با این عمل می باشند که نتیجتاً "تقلیل قابل توجهی در لیست اشکالات ممکن در واحد تحت آزمایش بوجود می آید.

اکنون می توان با تغییر و بهبود بخشیدن به الگوهای آزمایش در مدقابلیت کشف اشکال را فراهم داد و بابا استفاده از روش ساختاری افتد. الگوهای جدیدی برای باقیمانده اشکالات بوجود آورده در عمل مشاهده می گردد که از تعیین الگوهای اولیه بروش عملیاتی با پوشش ۷۰ تا ۸۰ درصد، باقیمانده اشکالات بطوری بهم مربوط می شوند که میک الگوی آزمایش می تواند مدار بیشتری از یک اشکال را بپوشاند، با توجه به مطالب گفته شده مثال زیر می تواند روش های پریدر ادر مورد مدارات ترتیبی مشخص نماید. شکل ۱-۵۲ ایک مدار ترتیبی را که مركب از مدارات ترکیبی و حافظه می باشد را نشان می دهد. اجزا این مدار عبارت از یک رجیستر دویتی^۱ ساخته شده از دو فلیپ فلاپ^۲ نوع J - K (با علامت Σ_1) و همچنین یک شمارنده^۳ بیتی (U₂) با قابلیت بوجود آوردن عدد اولیه^۴ می باشد. خروجیهای شمارنده بطور مستقیم به ورودیهای یک مالتیپلکسر (U₃) وارد می شود. در روی خروجی این قطعه می گفت Σ_1 دو عدد را از منقیض و بصورت ضریب دیگر متصل و تشکیل یک لح را میدهد (U₄). علاوه بر این قطعات چند رواز منقیض " و " (U₆) و چند معکوس کننده^۵ (U₅) کم دارد از آنها بصورت " و - اتصالی " ساخته شده اند می باشد (توجه شود که مقاومت با لاستنده^۶ U₅) در مدار وجود نداشتند و بنابراین در موقع آزمایش توسط آر صایند متعیبه می شود. با توجه به تعیین روش های پریدر ای بدست آوردن الگوهای آزمایش برای شروع و همچنین انتخاب اولین قطعه و تعیین الگوهای آزمایش، در آغاز بروش عملیاتی "لزوسا" باید مقادیر اولیه شناخته شده در حافظه ها بوجود آید.


-
- 1) TWO BIT SHIFT REGISTER
 - 2) J - K FLIP - FLOP
 - 3) PRELOAD FACILITY
 - 4) INVERTOR
 - 5) PULL UP RESISTOR



شکل (۲.۵۰.الف) : ساختار مدارات ترتیبی سنکرون



شکل (۲.۵۰.ب) : ساختار گسترشی ترمدارات ترتیبی سنکرون



شکل (۲.۵۱) : تولید آزمایش برای مدارات ترتیبی

برای بوجود آوردن حالت اولیمدر دو قطعه فلیپ فلاپ یعنی U_1 استدأ با استفاده از ورودی CLKRST مقادیر Q و \bar{Q} را بترتیب صفر و یک می نمائیم و پس با استفاده از ورودی FFCLK این مقادیس را به ورودی های J و K فلیپ فلاپ شماره های اعمال می نمائیم . قطعه U_2 یعنی شمارنده ۴ بستی مستقیماً "توسط ورودی BUSRST" بحالت اولیتمام مفرد رمی آید . برای بوجود آوردن مقادیر اولیمدر U_3 می توان با انتخاب لوزیک صفر در روی ورودی LATCRST مقدار ۱ و \bar{U}_3 را یک ونتیجتاً "خروجی های شمارنده U_2 را به خروجی U_3 انتقال داد . بقیه مقادیر ورودی ها و خروجی ها را نیز می توان مستقیماً "از روی ورودی های اصلی کنترل و سیس مشاهده نمود . بس از بوجود آوردن مقادیر اولیه مورد لزوم ، می توان آزمایش انتیبین الگوی آزمایش ارایا شمارنده ۴ بستی آغاز نمود .

الف) تولید الگوی آزمایش برای شمارنده U_2

قابلیت مشاهده خروجی های این شمارنده از طریق قطعه U_3 می باشد ، بنابراین با قرار دادن ۱ و \bar{U}_3 در لوزیک می توان نتیجه خروجی های U_2 را در روی خروجی های اصلی مشاهده نمود . بنابراین آزمایش را بر مبنای ، امتحان کردن حالت صفر^۱ و سیس امتحان شمارش معمودی با اعمال ۱۶ بالس زمانی ، امتحان انتقال اطلاعات موازی به شمارنده ای الگوهای (0101) و (1010) ، امتحان توانایی^۲ قطعات بافعال کردن و غیرفعال کردن سیگنال EN از روی ورودی J1.9 ، امتحان سیگنال خروجی U_0 در قطعه ۱۵ و \bar{U}_0 سهندگان رسانیدن شمارنده عدد ۱۵ (کلیه بیت ها برابر یک می باشند) و از طریق قطعات ۵ و \bar{U}_5 فرار می دهیم .

ب) تولید الگوی آزمایش برای رجیستر دوبیتی U_1


خروجی های این رجیستر را می توان بصورت مستقیم از خروجی اصلی ۱-J1 و یا بوسیله U_3 و از طریق ۱-J1.23 مشاهده نمود . اگرچنانچه بخواهیم عمل مشاهده از طریق U_3 انجام دهیم باید U_1 و \bar{U}_1 دارای مقدار مفروش داشته باشند . ای رجیستر از طریق ورودی های A_0 و A_1 قطعه U_5 قابل مشاهده گردد . آزمایش رجیستر شامل پنج بالس زمانی می باشد تا کلیه حالت های ممکن یعنی^۳ حالت را در آن ایجاد نمود .

پ) آزمایش مالتیپلکسر U_3

با توجه به آزمایش های الف و ب مشاهده می شود که احتمالاً "آزمایش قطعه U_3 انجام گردیده است اما یک آزمایش ساده می تواند اطمینان بیشتری را بوجود آورد . با انتقال اطلاعات موازی به شمارنده

1) RESET MODE

2) ENABLE




شکل (۲.۵۲): مدار ترتیبی مرکب از مدارات ترکیبی و حافظه

بصورت چهاربیت لوزیک " یک " و هم‌مان تعیین مقادیر حداقل سه‌رودی A در U_3 به مقدار لوزیک صفر و سپس انتخاب ورودی‌های A در قطعه U_3 و سپس انتخاب ورودی‌های B در قطعه U_3 ، ایسن الگوهای آزمایش می‌تواند اشکالات ایستائی روی قطعه U_3 و همچنین اشکالات U_4 راچه بصورت ایستائی و چه بصورت پل‌سازه مشخص نماید.


با انتخاب روش عملیاتی فوق کلید اشکالات مرتبط با U_1 ، U_2 ، U_3 و U_4 پوشیده می‌شود. مولید محدود انتخاب الگوی آزمایش برای قطعات U_6 و مدارج که مرکب از دوروازه U_4 است می‌باشد. برای تعیین الگوهای آزمایش لازم از روش ساختاری افتاده می‌نماییم. بنابراین با انتخاب مسیر حساس والگوی مناسب برای هر دوروازه الگوهای آزمایش برای تمام مداربندی می‌آید در صورت بعدی با تعیین پوشش اشکال نهائی، اگرچنانچه این مقدار بحد نسبت نرسیده باشد مجدداً " می‌توان آزمایش در نظر گرفته شده را بررسی و برای پوشش بیشتر تغییرات مناسبی در نظر گرفت. معمولاً " بهتر است که مرکزت مجدد الگوی قبلی انجام نگردد و الگوهای جدیدی برای پوشاندن اشکالات با قیمانده انتخاب نمود. بنابراین می‌توان استراتژی فوق را بصورت چارت شکل (۲-۵) نشان داد.

(۲-۱۳-۱) مسائل موجود در تعیین الگوهای آزمایش برای مدارات ترتیبی

استفاده از روش فوق لزوم شروع آزمایش از قطعه بیچیده معینی را ایجاد می‌نماید. ولی مسئله این است که بهترین انتخاب چه قطعه‌ای می‌باشد. جهت انتخاب مناسب‌ترین قطعه می‌توان از بلوك دیاگرام کلی مدار تحت آزمایش، کمیکی از اطلاعات اساسی موردنیاز تعریف گردید، استفاده شود. برای مدار شکل (۲-۵۲) بلوك دیاگرام کلی بصورت شکل (۲-۵۲) می‌باشد. با توجه باین شکل مشاهده می‌شود نهاد A دارای ورودی‌های مستقل از واحدهای B و C می‌باشد. بنابراین انتخاب مناسب شروع تعیین الگوی آزمایش از واحد A می‌باشد. اگرچنانچه برای شروع، هر یکی از واحدهای B و C را انتخاب نصاییم بعلت ارتباط با واحدهای دیگر، لازم است که مقادیر ورودی‌ها مرتبط با واحدهای دیگر را تعیین و سپس الگوهای موردنیاز را شروع نمود. بنابراین با شروع از واحد A می‌توان با تعیین الگوهای این بلوك، ورودی‌های دسته M برای بلوك B تهیه و سپس تهییه الگوی آزمایش برای این بلوك را آغاز نمود و در انتهای بلوك C را بررسی والگوهای مربوط به آن را - تهییمنمود.



چارت (۲۵) : نحوه تولید آزمایش برای مدارات ترتیبی



شکل (۲۵۳): بلوک دیاگرام شکل ۲۵۲

۲-۱۴) قابلیت آزمایش در مدارات الکترونیکی

انتخاب هریک و یا مجموعه‌ای از روش‌های شرح داده شده‌ای تعبین الگوهای آزمایش و انجام عمل آزمایش یک مدار مستقیماً "قابلیت آزمایش^۱" و نتیجتاً "قابلیت کنترل^۲" و قابلیت مشاهده^۳ مدار ارتباط دارد.

قابلیت آزمایش (T_Y) یک بردبر حسب دو خاصیت قابلیت کنترل (C_Y) و قابلیت مشاهده (O_Y) .

اجرا، آن در داخل مدارات بر دلخیفین می‌شوند، یعنی :

$$T_Y = F(C_Y, O_Y)$$

بعنوان مثال می‌توان آزمایش مدار مجتمع " و " را کمدازای سهورودی می‌باشد نام برد. همانطور که شرح داده شده می‌توان بادگی با اعمال شکل‌های ورودی زیرکه شکل حبابی^۴ نامیده می‌شوند، برورودیهای آن که مستقیماً "قابلیت کنترل را دارا می‌باشد" قابلیت کنترل ۱۰۰٪ و مشاهده مستقیماً این اعمال این شکلهای ورودی (قابلیت مشاهده ۱۰۰٪) این جزء آزمایش نمود. (شکل ۲-۵۴)


حال آنکه همین جزء داخل مداری بزرگ و پیچیده و براساس شکل مدار ممکن است دارای قابلیت‌های کنترل و مشاهده خوبی کوچک و نتیجتاً "دارای قابلیت آزمایش بسیار کم باشد.

در سالهای اخیر فعالیت‌های وسیعی در امر افزایش قابلیت آزمایش انجام گردیده است و در همین ارتباط جهت تجزیه و تحلیل و تعیین قابلیت آزمایش مدارات طراحی شده، برنامه‌های کامپیوتسری مختلفی توسعه یافته که می‌توان با اجرای این برنامه‌های مدارات طراحی شده امور دیررسی قرارداده و نقاط مختلف مدار را کمدازای قابلیت کنترل و مشاهده ضعیف تری می‌باشند تعیین و روش‌های تولید آزمایش را بر اساس این قابلیت‌ها و تغییرات لازم بر روی این نقاط انجام داد (مرجع ۱۶).


در ارتباط با تعیین ضرائب فوق دو برنامه کامپیوتسری "اسکوآپ^۵" و "کاملوت" را می‌توان نام برد. مثال زیر کاربرد برنامه کاملوت^۶ را در تعیین قابلیت کنترل (C_Y) و قابلیت مشاهده (O_Y) و همچنین قابلیت آزمایش (T_Y) برای شکل (۲-۵۵-الف) آشان می‌دهد.

جدول شکل (۲-۵۵-ب) نشان‌دهنده مقادیر بدست آمدۀ قابلیت کنترل و قابلیت مشاهده و همچنین قابلیت آزمایش برای هریک از گره^۷ های مدار فوق می‌باشد. با بررسی مقادیر بدست آمدۀ مشاهده می‌شود که، مقادیر قابلیت مشاهده همواره از مقادیر مشابه برای قابلیت کنترل کمتر می‌باشد. علت این امر بدبین جهت است که عمل مشاهده تنها احتیاج به شناسائی مسیر انتقال مناسب^۸ برای انتقال نتیجه کنترل

- 1) TEST ABILITY
- 2) CONTROL ABILITY
- 3) OBSERVABILITY
- 4) BUBBLE PATTERN
- 5) SCOP
- 6) CAMELOT
- 7) NODE
- 8) PATH SENSITIZATION




شکل (۲۵۴): دروازه "و" والگوهای حبابی آزمایش



(الف)

گرمه	قابلیت آزمایش	قابلیت کنترل	قابلیت مشاهده
U5.12	0.360	0.607	0.593
U2.15	0.370	0.675	0.548
U1.15	0.373	0.795	0.469
CLOCK	0.432	1.000	0.432
U3.15	0.480	0.641	0.750
Vcc	0.660	0.841	0.785
G	0.692	0.692	1.000
مقدار متوسط	0.481	0.750	0.654

(ب)



شکل (۲.۵۵): مدار ترتیبی و جداول قابلیت آزمایش

به خروجی قابل رویت دارد، بلکه جهت انتقال به خروجی احتیاج به کنترل ورودی‌های دیگر اجزا، که در مسیر واقع اندمی باشد. همانطوریکه از شکل ۲-۵۵-۱ - ب مشخص می‌باشد، گره خروجی ۱۲، ۱۵، ۱۶ (واحد ۱۶)، گره شماره ۱۲)، دارای کمترین مقدار قابلیت آزمایش می‌باشد، زیرا عمل کنترل و مشاهده در روی این جزء بخاطر موقعیت آن در مدار بسیار مشکل می‌باشد. وضعیت این خروجی تنها باز، فقط یک حالت شمارنده‌قابل تغییر به صفر می‌باشد. کمترین آزمایش این جزء، مشکل آفرین خواهد بود.

جهت مشاهده تغییر وضعیت در گره خروجی کمابوأث صفر شدن خروجی‌های شماره ۱۵ مربوط به اجزا، ۱۶ و ۱۷ می‌باشد، با بدستای خروجی اصلی ۶ منتقل شود.

مسائل فوق برای آزمایش جزء ۱۲ نیز صادق می‌باشد. با استفاده از جدول شکل ۲-۵۵-۱-ب و روش‌های گفته شده در بخش‌های دیگر، مشاهده می‌شود جهت افزایش قابلیت‌های کم در مدار بكمک شکستن مدار فیدبک و همچنین کنترل حالتهای مدارات حافظه می‌توان با تغییر جزئی مطابق شکل ۲-۵۶-۱ الف این عمل را انجام داد. با قطع خروجی ۱۲، مدار فیدبک قطع شده و سپس این گره را به خروجی بردن تقلیل می‌کنیم، سر دیگر این اتمال قطع شده را کم به ورودی‌های شماره ۲ اجزاء ۱۶ و ۱۷ متصل می‌شوند. به ورودی بردن تقلیل می‌نماییم، برای افزایش قابلیت مشاهده گره شماره ۱۵ مربوط به ۱۲ آنرا مستقیماً به خروجی بردن تقلیل می‌نماییم. در زمان انجام کار معمولی، این بردن در روی سیستم، با اعمالی کم در روی کانکتور بین دونقطه A و B بوجود می‌آید بردن قادر است کار معمولی خود را انجام دهد و حال آنکه در زمان آزمایش دونقطه A و B در دسترس آزماینده قرار می‌گیرد. همانطوریکه از جدول ۲-۵۶-۱-ب مشاهده می‌شود این تغییر جزئی در مدار، مقدار متوسط قابلیت آزمایش را در حد قابل ملاحظه‌ای افزایش داده و نتیجتاً پیچیدگی عمل ایجاد آزمایش را کاهش داده ایم.

۲-۱۴-۱) روش‌های افزایش قابلیت آزمایش


روش‌های کلی افزایش قابلیت آزمایش در یک مدار و یا یک برد، کمپس از مشاهده نتایج برنامه‌های کامپیوتری و باتجذیه و تحلیل مدارات برداشتم می‌گیرد، بطور کلی بدودست تقسیم می‌شوند.

روش‌های تک کاره^۱ (غیرقابل تعمیم) اروش‌های ساختاریافته^۲ (قابل تعمیم).

۲-۱۴-۱-۱) روش‌های تک کاره

بطور کلی روش‌های تک کاره روش‌هایی هستند که در مورد طراحی های بخصوصی بکار گرفته می‌شوند


- 1) AD-HOC DESIGN FOR TESTABILITY
- 2) STRUCTURED DESIGN FOR TESTABILITY



(الف)

کره	قابلیت آزمایش	قابلیت کنترل	قابلیت مشاهده
B	0.611	0.611	1.000
U3.15	0.625	0.783	0.799
U1.15	0.708	0.795	0.890
G	0.724	0.724	1.000
Vcc	0.773	0.841	0.919
CLOCK	0.784	1.000	0.784
F	0.785	0.785	1.000
A	0.860	1.000	0.850
مقدار متوسط	0.734	0.817	0.906

(ب)



شکل (۲۵۶) : ایجاد نقاط آزمایش جهت افزایش قابلیت آزمایش

و قابلیت تعیین ندارند. بطور مثال افزایش یک نقطه آزمایش سرروی یک برده کمیجه جهت افزایش قابلیت کنترل و یا مشاهده انجام می‌گیرد، هموار مرا سار ترکیب و شکل مدار و در نقاط حساس یک برداشت خوب می‌شود، حال آنکه برای مداری متفاوت نقاط انتخاب شونده کاملاً متفاوت می‌باشند.

روش‌های تک کارهای ترتیب عبارتند از :

روش جزء بندی^۱

آزمایش کامل^۲ یک برده بیجیتالی کمداری n ورودی سوده و تنها از مدارات ترکیبی^۳ تشکیل شده باشد مبتلزم وجود^۴ ۲ شکل ورودی است و اگر این برده متشکل از مدارات ترتیبی^۴ با m جزء حافظه^۵ باشد، مبتلزم وجود^۶ 2^{m+n} شکل ورودی می‌باشد.

در مورد یک برده بیجیدیم با تعداد ورودیهای نمچندان زیاد این رقم عددی بسیار با لامی باشد. معنی و این مثال یک برده با 25 ورودی و تعداد 50 جزء حافظه برای آزمایش کامل نیاز به^۷ 2^5 شکل ورودی را دارد اما می‌باشد که معادل^۸ 10 ورودی سوده و عمل^۹ آزمایش یک برده باز، این تعداد ورودیها امری غیرممکن می‌باشد.

نتیجتاً "با استفاده از کامپیوتر"^{۱۰} روش‌های متداول می‌توان از تعداد این ورودیها کاسته و عمل^{۱۱} آزمایش را آسان نمود.

برای راندن برنامه کامپیوتری زمان لازم جهت برده که شامل N جزء دروازه می‌باشد بر این اساس (مراجع)

$$T = KN^3 \text{ Sec}$$

$$K > 1$$

می‌باشد. مشاهده می‌گردد که مجدداً "با افزایش در بیجیدگی و اندار میک برده کم باعث افزایش تعداد دروازه^۷ های موجود در آن می‌شود، زمان لازم برای راندن کامپیوتر را توائی از 3 با لامی روی جزء بندی مناسب مدارات که عبارت از تقسیم مدارات به مجموعه‌ای از مدارات کوچکتر می‌باشد، می‌توانند به تنها باعث تقلیل ورودیها و دروازه‌ها گردید لکه زمان راندن کامپیوتر را نیز کم می‌نماید. مهمترین مسئله آنکه با استفاده از این روش می‌توان با جزء بندی مناسب عمل ایجاد آزمایش را باتجزیه و تحلیل بسرد و

- 1) PARTITIONING
- 2) EXHAUSTIVE TEST
- 3) COMBINATION CIRCUITS
- 4) SEQUENTIAL CIRCUITS
- 5) LATCHES
- 6) COMPUTER AIDED TEST GENERATION
- 7) GATE COUNT

روش های متداول، بصورت دستی و بدون کمک کامپیوتر انجام داد.

روش های گوناگون جز، بندی عبارتندار :

روش های الکترونیکی


الف: روش مالتیپلکس^۱ : در این روش سعی می شود با استفاده از جز، مالتیپلکس (MUX) در روی - ورودیها و خروجی های مرتبه بین چند قسمت مهم مدارات یک برد، قابلیت کنترل و مشاهده آنها را افزایش داد، شکل ۲.۵۷ - الف ساختمان کلی این نوع جز، بندی رانشان می دهد. در شکل ۲.۵۷ - ب با استفاده از کنترلی کمپرسوری MUX اعمال می شود می توان یک بخش را بصورت مستقل آزمایش نمود.

ب : روش دروازه بندی^۲ : این روش همانند روش با لاعمل می نماید، با این تفاوت که مدارات کنترل آن سیار ساده تر از روش مالتیپلکس می باشد. در شکل ۲.۵۸ - الف با صفر کردن سیگنال کنترل ورودی دروازه می توان کنترل کامل جز، ۲ و ۳ را بوسیله خطوط A و B و C که قابل دسترس سویله آزماینده می باشند را بدست گرفت. یکی از موارد استعمال دروازه بندی در مورد آزمایش بردهای می باشد کمپرسوری آنها اسیلاتور محلی نصب شده است. در زمان آزمایش این چنین بردي لازم است مدارات برد، تحت کنترل پالس های زمانی خود آزماینده آزمایش شوند. بنابراین می توان با عمل دروازه بندی برآس شکل ۲.۵۸ - ب این کنترل را انجام داد، همچنین استفاده میگراین روش در شکستن حلقه های فیدبک می باشد.



پ : روش کنترل مستقیم^۳ : در این حالت با استفاده از اجزا، خاصی^۴ کم در خروجی بخشهای جز، بندی شده قرار می گیرد، می توان این خروجی ها را در حالت امپدانس^۵ با لاقرا داده و کنترل آنها را بصورت دو طرفه (ورودی و خروجی) ادا ختیار گرفت. شکل ۲.۵۹ - نشانده نهند این نوع جز، بندی می باشد.

ج : روش ساختار مسیر عمومی^۶ : یکی از روش های دیگر جز، بندی که کاربرد بسیاری در سیستم های مايكروپروسسور کنترل را دارا می باشد، طراحی سیستم با ساختار مسیر عمومی می باشد. در این حالت


- 1) MULTIPLEX
- 2) DEGATING
- 3) DIRECT CONTROL
- 4) TRI - STATE OUT-PUT
- 5) HIGH IMPEDANCE
- 6) BUS STRUCTURED



شکل (۲۵۲) : روش مالتیپلکس جهت افزایش قابلیت آزمایش



شکل (۲۵۸): افزایش قابلیت آزمایش بکملک دروازه‌بندی



شکل (۲۵۹): استفاده از قطعات سمواضیعیتی جهت افزایش قابلیت آزمایش

مسیرهای ورودی و خروجی کمپورت دستگاهی شده‌می باشد. توپ اجزا، مختلف بردهای کمپورت مشترک استفاده می شود در حالت آزمایش می توان بغير از جزء تحت آزمایش، اجزا، دیگر را از تائیر مسیر عمومی خارج نموده و آن جزء را آزمایش نمود. شکل ۲-۶۲ این نوع ساختار ادریلک مایکروپروسسور نشان می دهد.

روش‌های مکانیکی جزء‌بندی

الف : کاربرد مایکروسیج : در این روش عمل جزء بندی با استفاده از اجزا، مکانیکی انجام می گردد همان‌طوری که در شکل ۲-۶۰ مشاهده می شود، با استفاده از یک مایکروسیج^۱ کمپرسوری خروجی و ورودیهای موردنی باز جزء، شماره ۱ نصب شده است عمل جزء بندی صورت گرفته است. در زمان کار معمولی بر در روی سیستم، کلیدهای مایکروسیج بسته بوده و خروجیها و ورودیهای جزء، شماره ۱ مستقیماً به ورودیها و خروجیها جزء، شماره ۲ متصل می باشد. در زمان آزمایش کلیدهای باز بوده و خروجیها و ورودیهای جزء، شماره ۱ و جزء، شماره ۲ از یک دیگر جدا شده و مستقیماً به آزماینده متصل می شوند.


ب : استفاده از کانکتور : روش دیگر استفاده از کانکتور اصلی بر دارد روی سیستم اصلی می باشد. در این حالت طبق شکل ۲-۶۲ ورودی و خروجیها لازم جزء، شماره ۱ از برداخراج و سیس توپ کانکتور، مجدداً "بداخل برداخراج و بروز خروجیها" ای جزء، شماره ۲ متصل می شوند. در زمان کار اصلی بر این اتمالات توپ کانکتور بهم متصل می باشند حال آنکه وقتی برداز کانکتور اصلی سیستم خارج می شود این اتصالات قطع و در اختیار آزماینده مقرار می گیرد.

پ : استفاده از نقاط آزمایش : با در نظر گرفتن نقاط حساس بردازنظر قابلیت مشاهده می توان این نقاط را به خروجیها اصلی بر داشت و در دسترس آزماینده مقرار داد (شکل ۲-۶۲).


(۲-۱۴-۱) روش‌های ساختار یافته

در روش‌های ساختار یافته می شود که تکنیک‌های بوجود آمد مدار ای کاربرد عمومی بوده و بسط دور کلی بتوان آنها را در راستای هدف تقلیل در پیچیدگی مدارات. بخصوص مدارات ترتیبی بکار گرفت. همان‌طوری که در بخش‌های قبلی مشاهده شد بیشتر مسائل موجود در انجام عمل آزمایش یک مدار،


1) MICRO - SWITCH OR SUMPER WIRE



شکل (۲.۶۰) : کاربرد مایکروسویچ در افزایش قابلیت آزمایش



شکل (۲.۶۱) : استفاده از کانکتور در افزایش قابلیت آزمایش



شکل (۲.۶۲) : استفاده از نقاط آزمایش در افزایش قابلیت مشاهده

مرتبط با قابلیت کنترل و مشاهده نقاط مختلف مدار می باشد در مدارات ترتیبی علوم برای مشکلات بعلت وجود اجزا، حافظه مدارات برای شروع آزمایش مسئله بوجود آوردن مقادیر اولیه^۱ و کنترل مشاهده خالت های متفاوت^۲ حافظه های از مسائل بسیار صمیم ایجاد آزمایش و تعیین حد موقت بودن آن در این نوع مدارات بوده و سایر این روش های ساختاری افته، سعی در پیدا نمودن رامحل های عمومی برای این نوع مشکلات می باشد.

روش پیمایش گذرگاه^۳

شکل عمومی یک مدار ترتیبی را می توان بر اساس شکل ۲-۶۴ الف در نظر گرفت همانطوری که مشاهده می شود این مدارات متشکل از دو قسمت حافظه ها و مدارات ترکیبی می باشد.

در روش پیمایش گذرگاه مدارات حافظه بصورت حافظه های^۴ SRL می باشد که می توان اطلاعات را هم بصورت موازی و هم بصورت سری در آنها فیصله و با خارج نمود در زمان کار معمولی برد. اطلاعات خروجی از مدارات ترکیبی بصورت موازی وارد اجزا، حافظه SRL شده و بصورت موازی نیاز این اجزا، خارج و همزمان با ورودی اصلی مجددا "به" مدارات ترکیبی وارد می شوند.


در زمان آزمایش، اطلاعات آزمایش کننده از طریق گذرگاه ورودی کمباخته تیره کلفت مشخص شده است بصورت سری وارد حافظه ها شده و سپس از طریق گذرگاه خروجی به آزماینده ارسال می شوند این عمل تحت کنترل سیگنال کنترل پیمایش انجام می شود (شکل ۲-۶۴ ب) مدارات و طرز کار این روش را بصورت مبسوط تر نشان می دهد.

بکی از خواص متعدد این روش امکان انجام خود آزمائی مدارات می باشد زیرا در زمان انجام کار معمولی بردمی توان با انداد ورودی اصلی و از طریق گذرگاه پیمایش، اطلاعات آزمایش را بدأ خل حافظه ها کمتر این زمان بشکل سری در آمد و انداد و روش از طریق گذرگاه پیمایش خروجی آن را دریافت و مسورد بررسی قرارداد.


روش پیمایش و جایگزینی^۵

همانطوری که در روش پیمایش گذرگاه مشاهده شد، اطلاعات آزمایش، در زمان آزمایش دارای مسیری مشترک با مسیر اطلاعات اصلی در سیستم هستند در روش پیمایش و جایگزینی با بکار گرفتن یک رجیستر^۶

- 1) INITIALIZATION = PRESENT STATE
- 2) PRESENT & NEXT STATE
- 3) SCAN PATH DESIGN
- 4) SHIFT REGISTER LATCH
- 5) SCAN - SET
- 6) SHIFT REGISTER




شکل (۲۶۲): روش ساختار مسیر عمومی برای افزایش قابلیت آزمایش



- 1) SCAN - IN
- 2) SCAN - OUT

شکل (۲۶۲الف): شکل عمومی یک مدار ترتیبی



شکل (۱۶-۲۷ب): استفاده از روش پیماش کنفرگاه جهت انجام آزمایش
در یک مدار ترتیبی (LSSD)

انتقالی n بیتی مناسب می‌توان براساس شکل ۲-۶۵ اطلاعات لازم را برای وارد کردن مقادیر اولیه^۱ و یا کنترل و یا مشاهده حالت‌های داخلی^۲ استفاده نمود. اطلاعات آزمایش از میرگذرگاه اطلاعات پیمایش ورودی وبصورت سری وارد جیستر شده و در زمان لازم، برای انجام کنترل و یا ایجاد مقادیر اولیه، بصورت موازی وارد مدارات بردمی شوند، و به همین ترتیب در زمان مشاهده، اطلاعات داخلی مدارات- می‌توانند بحث و مدارات موازی وارد جیستر شده و از میرگذرگاه اطلاعات خروجی به آزماینده منتقل شوند.^۳

فواید بیشتر این روش نسبت به روش قبلی بعلت خارج بودن مسیر اطلاعات آزمایش از میرگذرگاه اطلاعات اصلی بردمی باشد. در این حالت بخاطر قابلیت دسترسی دلخواه به حافظه‌ها و نقاط مختلف مدار، می‌توان در زمانهای مناسب اطلاعات لازم را به مدار اعمال و یا از مدار خارج نمود و باین ترتیب تا n نقطه مدار را می‌توان کنترل و یا نمونه برداری نمود، بنابراین بدون آنکه متوقفی در کار عمومی برداشتمام گیرد و نتیجه‌گیری عمل خودآزمائی را می‌توان ببر روی برداشتمام داد.

روش آزمایش توکاریاتوانی مشاهده

استفاده از روش‌های خاص تشخیص و تصحیح خطاب صورت اتوماتیکی^۴ و خودآزمائی، امروزه کاربرد بسیار وسیعی را در انتقال و پردازش اطلاعات بخود اختصاص داده است. عمل اتوماتیکی تشخیص خطاب و خودآزمائی که هم‌زمان با انتقال اطلاعات در یک سیستم و یا در زمان خاصی انجام می‌گیرد نیازمند استفاده از مدارات و امکانات بخصوصی می‌باشد.

استفاده از روش آزمایش توکاریاتوانی مشاهده متشکله است^۵ از آنالیزور کدم‌شخصه^۶ (مراجع ۱۱ و ۱۲) می‌باشد. آنالیزور کدم‌شخصه عبارتست از روشی برای فشرده نمودن اطلاعات گرفته شده از خروجی و یا نقاط مختلف مدارات یک برد. مراحل انجام این عمل در شکل ۲-۶۶-د بطور خلاصه شان داده شده است. اطلاعات ورودی آزمایش مدارات توسط مولدمربوط متحولید و به مدارات تحت آزمایش ارسال می‌شود. عمل کردن مدارات نسبت به اطلاعات ورودی در خروجیها و یا نقاط آزمایش، توسط ورودی‌های آنالیزور کدم‌شخصه جمع آوری شده و پس از بررسی بصورت کدم‌شخصه واحدی به آزماینده و یا نمایشگر^۷ منتقل می‌شود. یکی از خواص مهم این روش خاصیت بسیار خوب آشکارسازی خطای اطلاعات فشرده شونده می‌باشد.

-
- 1) INITIAL VALUES
 - 2) PRESENT STATE
 - 3) AUTOMATIC ERROR DETECTING & CORRECTING
 - 4) SIGNATURE ANALYSIS
 - 5) DATA COMPRESSION
 - 6) DISPLAY

با استفاده از این خاصیت می توان روش آزمایش توکار باتوانائی مشاهده را بوجود آورد.

مدارات حافظه مدت تحت آزمایش، برای استفاده از این روش، دارای ساختمانی مطابق شکل ۶-۲-الف می باشد. مدارات شکل ۶-۲-الف براساس کنترل دونقطه C1 و C2 چهار شکل مختلف را بخود میگیرد باز، C1=0 و C2=1، مدار مطابق شکل ۶-۲-ب که حالت شروع^۱ می باشد در می آید. چنانچه C2=1 و C1=0 باشد حالت مدار مطابق شکل ۶-۲-ب بوده و تشکیل یک رجیستر انتقالی^۲ بیتی با ورودی و خروجی های موازی را می دهد.

باز، C2=0 و C1=0 مدار بک رجیستر چهار بیتی با ورودی و خروجی سری می باشد. (شکل ۶-۲-۳) باز، C2=0 و C1=1 مدار بصورت یک آنالیزور کد مشخصه و یا مولداشکل های ورودی آزمایش در می آید. حالت مدار عبارتست از تولید کننده شکل های^۳ بیتی ورودی آزمایش، کمدارای^۴ حالت متفاوت بسویه و بصورت شبیه اتفاقی می باشد. ابرای یک رجیستر^۵ بیتی تعداد شکل های مختلف^۶ می باشد. (برای اطلاعات بیشتر به مراجع ۸۰ و ۱۵۰ مراجعه شود. (شکل ۶-۲-۴))


باتوجه به ساختمان و خواص مدارات حافظه مذکور شده آرایش مدارات یک برد را می توان بصورت شکل ۶-۲-۵ ذ در نظر گرفت.

در زمان آزمایش ابتدا، بر اساس شکل ۶-۲-۶-ب محتویات تمام حافظه ها صفر می شود. سپس مدار حافظه های شماره ۱ بصورت مولید رآمد و شکل های آزمایش تولید شده در این مدار برای آزمایش مدارات ترکیبی شماره ۱ به آن وارد می شود. در این حالت حافظه های شماره ۲ بصورت آنالیزور کد مشخصه عمل نموده و عملکرد مدارات ترکیبی شماره ۱ را بصورت کد واحدی به نمایش گراید. آزمایش^۷ می نماید. در مرحله بعد حافظه های شماره ۲ بصورت مولید عمل نموده و مدارات ترکیبی ۲ را آزمایش می نماید. نتیجه آزمایش کم بصورت کد واحدی در حافظه های شماره ۱ جمع آوری شده به نمایش گراید. آزمایش^۸ می نماید. پس از فواید بسیار مهم این روش، مسئله ایجاد آزمایش می باشد که بکار گرفتن مولید داخلی حل شده است. علاوه بر این زمان انجام آزمایش نسبت به روشهای قبلی بسیار کمتر است زیرا اطلاعات پیمایش کم همان اطلاعات مولدمی باشد. بصورت موازی^۹ به مدارات اعمال می شوند.


۲-۱۴-۱-۳) روشی افرعی

این روش هادر حقیقت رعایت نکاتی در طراحی مدارات و آرایش اجزا، برد می باشد، که می توانند کمک بزرگی در افزایش قابلیت آزمایش برد بخشند. رعایت این نکات می توانند بترتیب مفهوم بعد انجام پذیرد.


- 1) GENERAL RESET
- 2) PSEUDO RANDOM PATTERNS
- 3) BURST OF PATTERNS




شکل (۲۶۶-ب) : حالت مدار بیازای



شکل (۲۶۶-ب) : حالت مدار بیازای



شکل (۲۶۶-ت) : حالت مدار بیازای



شکل (۲۶۶-ث) : حالت مدار بیازای

الف : آرایش ورودیها و خروجیها برای اتصال به سیستم اصلی کمتوسط کامپیوتر انجام می پذیرد بسیار مهم می باشد . انتخاب استانداردهای تدوین شده‌یین المللی . بخصوص در مورد سیستم‌های مایکروپرسسور ، نصتنه‌اکمکی بسیار بزرگ برای انجام آزمایش می باشد . بلکه در تولید کلان از نظر اقتصادی یکی از بارامتراها مهم تولید و مصرف این نوع سیستم‌های می باشد . بعضی از استانداردهای مهم کمیتر در سیستم‌های مایکروپرسسور استفاده می شوند ارجاع ^۴ عبارتند از ،

IEEE 488 BUS

TRS 80 BUS

APPLE II BUS

LSI - 11 BUS

S - 100 BUS

SS - 50 BUS

و همچنین بعضی از استانداردهای ارسال اطلاعات بصورت سریال عبارتند از ،

RS - 232C STANDARD

20 mA CURRENT LOOP

و در صورتی که از این استانداردها استفاده نشود حداقل می بایستی آرایش معینی را در روی خروجی و ورودیها بردار و نظر بکیریم . بطور مثال ، گروه کردن سیگنال‌های آنالوگ بصورت مجزا از سیگنال‌های دیجیتال و همچنین سیگنال‌های تغذیه وغیره را می توان نام برد ، این آرایش می بایستی در کلیم بردهای یک سیستم ثابت باشد .

ب : نقاط آزمایش ^۱ تعیین شده و یانقاطی کمتر زمان آزمایش توسط اپراتور باید کاوش ^۲ شود ، بهتر است که جهت دسترسی آسانتر ، در یک طرف برداشته باشد .

پ : سعی شود اجزا ، الکترونیکی مدارات برداشده امکان از یک خانواده انتخاب شوند (TTL و ECL ، CMOS و ...) و در ضمن انتخاب اجزا ، بسیار اختصاصی که فقط قابل تهیه از یک کمپانی باشند مشکل بزرگی را در تعمیرات و تولید آتی ممکن است بوجود آورد .

1) TEST POINTS

2) PROBING


ج : در زمان تهیه طرح بنده^۱ برد لازم است فاصله‌های اجزا، برد، جهت اتصال و سائلی^۲ که اپراتور برای ردیابی خطاب کار می‌برد کاملاً "ناسب باشد" یعنوان مثال اگر جنگ‌جهیکی از وسائل ردیابی خطا، گیره^۳ چندسنجاقی باشد که صبروی مدارات مجتمع وارد می‌شود، فواصل مدارات مجتمع باید مناسب برای اتصال این وسیله باشد، در غیر این صورت اپراتور مجبور است تمام اتصالات را یک بهیک آزمایش نماید. همچنین طول اتصالاتی که هر دوی خروجی اجزا، راه‌خروجی اصلی برد متصل می‌کند حتی المقدور کوتاه انتخاب شود، زیرا طول این اتصالات با شاوه اتصال خروجی برد به مدارات آزماینده ممکن است از ۲۵ - سانتی متر بیشتر گشته و نتیجتاً "تولید اشکالات بسیاری" (مرجع ۱۴) آرقبیل انعکاس وغیره را بندماید. در صورت اجبار لازم است که این خطوط با استفاده از میانگیر^۴ به خروجی برد متصل شوند.

ج : اجزا، دیجیتالی با تجمع بزرگ و خلی بزرگ در صورت امکان بهتر است که روی پایه و بصورت قابل تعویض آسان نصب شوند. این امر باعث سرعت بخشیدن و تسهیل امر آزمایش می‌شود.


ج : در سردهای دیجیتالی زمانیکه احتیاج به جریان بیشتری برای یک خروجی که بصورت متباشد^۵ (بخش شونده‌ای) باشد استفاده از مدار شکل ۲-۶۷ - الف مناسب نمی‌باشد زیرا اشکال روی هر یک از اجزا، مرتبط با هر اتصال، روی کلیه اتصالات تاثیرگذاشته و عمل اشکال یا سی را کاری بسیار مشکل می‌نماید حال آنکه استفاده از مدار شکل ۲-۶۷ - ب تعداد گرهای مرتبط را به نصف تقسیل می‌دهد. در همین ارتباط می‌توان اجزائی را که خروجی آنها بصورت متقارن^۶ در می‌آیند را نظر گرفت. شکل ۲-۶۷ - پ استفاده این اجزا، را برای بدست آوردن جریان مناسب خروجی نشان می‌دهد. در این حالت برای آشکارسازی خطای هر کدام از اجزا، لازم است که حداقل یک قطعه ببنویت تعویض شوند. حال آنکه مدار شکل ۲-۶۷ - گ) این تعداد بیش از نفع مقتليل پیدا می‌کند.

خ : یکی دیگر از مواردی که می‌توان در عمل آزمایش و سرعت عمل عیب یابی کمک موثری بنمایید. آرایش و ترتیب قرار گرفتن اجزا، بر روی سردمی باشد. نوشتن هر گونه اطلاعات در مجاورت اجزا، می‌تواند کمک موثری در سرعت بخشیدن به عمل آزمایش بنماید. شکل ۲-۶۷ - ح و ۲-۶۷ - د ترتیب نوع شماره گذاری سطري و ماتریسي را نشان می‌دهد.


- 1) LAY OUT
- 2) DIAGNOSTIC TOOLS
- 3) IC CLIPS
- 4) BUFFER
- 5) DIVERGENT
- 6) CONVERGENT




شکل (۶۶-د) : استفاده از آنالیزور کدمشخصه




شکل (۶۶-ذ) : آزمایش مدارات یک برد با استفاده از خروجی آنالیزور کدمشخصه




شکل (۶۷-الف) : افزایش قدرت رانش خروجی A بصورت نامناسب



شکل (۶۷-ب) : افزایش قدرت رانش خروجی A بصورت مناسب




(c)




(d)

اشكال (۲۶۷): شماره‌گذاری سطحی و ستونی



(ب)

(c)



اشكال (۲۶۸): بوجود آوردن " و " اتصالی و طراحی نامناسب و مناسب

نتیجه گیری ۲-۱۴-

باتوجههاینکه قابلیت آزمایش دریک برد، تولیدوصرف آراسیار اقتصادی می نماید^۱، درنظر گرفتن این قابلیت در زمان طراحی مدارات بر دیکی از فاکتورهای سیار مهم در طراحی آن می باشد که مثربه انتخاب یکی از روش‌های گفته شده می شود.^۰ درنظر نگرفتن مسائل مربوط به قابلیت آزمایش و یا پائین بودن آن در مدارات یک بردنیت‌ها مشکلات اقتصادی را وجود می آورد. بلکه در بعضی موارد آزمایش قسمت‌هایی از مدارات بر توسط آزماینده موجود غیر ممکن سوده، وجهت رسایی اشکال اجبارا "باید از وسائل بخصوصی استفاده نمود.^۰ (مرجع ۱۳)

در طراحی یک برد جهت دارابودن قابلیت آزمایش باتوجههای مسائل و نکات گفته شده در این قسمت موارد زیر باید مرور دنظر باشد.

الف : بر دقابلیت آزمایش شدن بصورت مناسبی را با آزماینده موجود داشتم باشد، این بدان معنی است که برای استفاده می‌شتر از روش‌های ممکن برای افزایش قابلیت آزمایش برد، لازم است در زمان طراحی برداشتدا، توانایی‌های^۲ سیستم آزماینده موردنی بررسی واقع شده و سپس روش‌های منطبق با این توانایی‌ها انتخاب شوند.

ب : ارزیابی خطاط وسط آزماینده موجود باید سادگی انجام پذیرد. یعنی طراحی برداشت طوری باشد که برناهه آزمایش و نرم افزار رسایی اشکال^۳ آزماینده می‌تواند خطای مربوطه را تاحدا گزینی یک قطعه شخص نماید. اگر رسایی اشکال زیادی را گیرد و سپس اینکه می‌مورد دستی انجام پذیرد موجب افزایش قیمت در آزمایش برد می گردد.

پ : تولیدالگوهای آزمایش برای بردهات احتمال کان ارزانتر انجام شود. اگرچنانچه طراحی سردد برای سهولت آزمایش بصورت مناسب انجام پذیرد بطور کلی، روی قیمت تولیدوصرف برداشت ایزیاد مستقیم دارد.

ج : بردهای درنظر گرفته شده بصورت اقتصادی آزمایش قوند، زمان لازم جهت رسایی آزمایش^۴ (مراحل کلی آزمایش یک برد) باید مناسب با سرعت خط تولید باشد، در غیر این صورت تجمع بردهای

-
- 1) FASTER REPAIR TURNAROUND
 - 2) TESTER CAPABILITIES
 - 3) DIAGNOSIS SOFTWARE
 - 4) TEST SET - UP TIME

آزمایش نشده اجتناب ناپذیر خواهد بود.

بادرنظرگرفتن اهداف فوق، شناخت کامل کاربرد درروی سیستم اصلی، شناخت کامل آزماینده و طراحی مناسب برای قابلیت آزمایش می توان بردهای یک سیستم را بصورت اقتصادی آزمایش نمود. با توجه به مطالب عنوان شده، از روشهای موجود برای افزایش قابلیت آزمایش، اغلب روشهای تک کارهای توافق، با انتخاب صحیح، بعد از طراحی بردنیز مورد استفاده قرارداد. روش جزء بندی کمباتغیرات مختمری برروی اتحادات یک برداشتمان می پذیرد، سبب تسهیل بسیاری در ایجاد آزمایش و ارزیابی توانایی آزمایش (حدموش بودن آزمایش)، کمکرانتین قسم استفاده از یک آزمایندگی خط تولید می باشد، می گردد.

چنانچه عمل جزء بندی بصورت مناسب انجام پذیرد، تسهیلات بوجود آمد متحادی است که می توان ایجاد آزمایش را بدون استفاده از کامپیوترا که مستلزم امکانات بسیار زیادی می باشد (و باتجزیه و تحلیل و همچنین بکارگرفتن روشهای متداول^۱ انجام داد ارجاع^۲)، ایجاد پایگاه اطلاعات گرهها^۳ و خروجی مدارات کمتر مان را دیابی خطا^۴ مورد استفاده واقع می شوند رانیز می توان، در صورت استفاده از جزء بندی مدارات بکمک تجزیه و تحلیل وبصورت دستی انجام داد. تنوع بردهای مرکز تلفن فجر که متشکل از چهل نوع بردمختلف و مدارات متفاوت می باشد، برای ایجاد آزمایش مستلزم امکانات وسیع و زمان طولانی می باشد، حال آنکه مطالعه و بررسی بردها و بکارگرفتن روشهای مناسب و کم خرج روشهای تک کاره می توان ایجاد آزمایش را نمتنها به وسیله دست وزمان مناسب انجام داد، بلکه مخاطر خاصیت جزء بندی مدارات، قدرت آزمایش را لزحدخطاهای تکی به خطاهای چندتائی افزایش داده زیرا در این حالت خطاهای چندتائی کمبصورت تکی در جزء بندی های مختلف واقع شده اند را می توان کشف و ردیابی نمود.

سروش متفاوت جزء بندی کمتر بخش ۱-۱۲- شرح داده شده است می تواند کاربرد موثری داشته باشد. در روش اول امکانات لازم، نصب مایکروسویچ روی ارتباطات در نظر گرفته شده می باشد. در روش دوم و سوم، مایکروسویچ حذف شده ولی لازم است اتصالات لازم روی کانکتور اصلی برداشتمان گردد. که روشهای دوم و سوم از نظر اقتصادی بیشتر مقرن بصره می باشند.

-
- 1) BOARD FUNCTION
 - 2) PATH SENSITIZATION AND D- ALGORITHM
 - 3) NODAL DATA BASE GENERATION
 - 4) FAULT DIAGNOSIS

۲-۱۵) ریاضی اشکال و روش‌های متداول


باتوجه به مطالب گفته شده در بخش (۲-۱) ، آزمایش یک واحد موردنظر بدوم منظور انجام می‌گیرد . ممکن است آزمایش فقط برای تشخیص وجود اشکال انجام گردد و یا اینکه منظور تشخیص و سپس ریاضی اشکال باشد جهت ریاضی اشکالات کشف شدمدیک واحد روش‌های مختلفی وجود دارد . دوروش - ممکن عبارت از کاوش با هدایت کامپیوتر^۱ و تهییمک دیکسیو رخطاً می‌باشد . تحویل ساده هر یک از این روش‌ها بطور خلاصه در شکل ۲-۶۸ نشان داده شده است . حال بررسی روش های پردازیم :

۲-۱۵-۱) کاوش با هدایت کامپیوتر


با استفاده از این روش سویلیمک کاوشگر^۳ و یا ابزار ریاضی خطاطلایات لازم را از نقاط مختلف و احتمال آزمایش و برآسان فرمانهای رسیده از آزماینده جمع آوری و سپس به آزمایندگی بررسی انتقال می‌دهیم . اطلاعات رسیده از کاوشگر در آزماینده تحت کنترل نرم افزار آزمایش تجزیه و تحلیل گردیده و سپس قدم بعدی آزمایش رابه اپراتور توسط نمایشگر^۴ اطلاع می‌دهد . روش جستجوی اهداییست کامپیوتربصورت خلاصه مطابق شکل ۲-۶۹ انجام می‌شود . اغلب کاوش از سمت خروجیهای مدار که بر روی کانکتور قرار دارند و دارای اشکال می‌باشد . غاز و بطرف خروجیهای قطعاتی کمتر مسیر اشکال وجود ندارند ادامه می‌یابد و سپس مسیری ازور و دیهای ابطرف خروجیهای طبق معدی انتخاب می‌شود که این مسیر دارای اشکال باشد . این عمل تا وقتی ادامه می‌یابد که منشاء اصلی اشکال کشف شود ، بدین مفهوم که هنگام کاوش بادریافت جواب نادرست روی کانکتور ، بطرف ورودی اولین گره رفت ، مجدداً "کاوش را داده و بکمک پیام های کمتر روی CRT ظاهر می‌گردید . عمل را ادامه داد تا گره ای از یک قطعه مرسیم که خروجی آن خراب ولی ورودیهای آن صحیح باشند . (مرجع ۶)

مثالی در این زمینه روش یافتن موقعیت اشکال در شکل (۲-۷۰) نشان داده شده است . همانگونه که ملاحظه می‌شود کاوش از کانکتور E شروع و به ۳ و U4 میرسد بادریافت نتیجه بدرودی این خروجی به ۲ و U4 هدایت و بادریافت علامت سالمه ۳ و U2 میرسیم . با ادامه این روش در ۳ و U1 نتیجه بد و لی در ۱ و U1 و ۲ و U1 نتیجه خوب دریافت می‌داریم . بدین شکل موقعیت خطاطکش و به صورت اشکال ۱-a در روی ۳ و U1 بر روی نمایشگر ظاهر می‌شود .


-
- 1) COMPUTER GUIDED PROBE
 - 2) FAULT DICTIONARY
 - 3) PROBE , DIAGNOSTICS TOOLS
 - 4) ERT DISPLAY



شکل (۲۶۸): روش‌های عیب‌یابی



شکل (۲.۶۹) : روش کاوش باهدایت کامپیوترا



نقاطی که مورد کاوش قرار میگیرد	نتیجہ کاوش
U4 PIN3	بد
U4 PIN2	خوب
U4 PIN1	بد
U2 PIN3	بد
U2 PIN2	خوب
U2 PIN1	بد
U1 PIN3	بد
U1 PIN1	خوب
U1 PIN2	خوب

شکل (۲-۲۰): ریاضی اشکال بعروش کاوش باهدایت کامپیووتر

روش کاوش باهدایت کامپیوتر از عملکردها لائی برخوردار نمی باشد. برای مثال می توان از مدارات ترتیبی نام برد علی الخصوص زمانیکه مداردارای حلقه فیدیک بوده و یک اشکال در مسیر آن قرار گیرد. در این گونه حیالات کلیه اتصالات واقع در حلقه فیدیک، بمنظر دارای اشکال بوده و عیب یابی برداشتن فوق سه سختی انجام شده و در پاره‌ای از موارد غیر ممکن می گردد.

۲-۱۵-۲) استفاده از روش دیکسیونر اشکالات

در این روش ابتدا لیست اشکالات واحد مورد آزمایش تهیه شده و سپس بسته به این که بخواهیم سه روش دستی یا اتوماتیک اقدام بمتوجه دیکسیونر اشکالات نمائیم، مطابق الگوریتم نشان داده شده در شکل ۲-۷۱ عمل می کنیم. پس از وجود آوردن اشکالات بصورت فیزیکی و یا شبیه سازی آنها در برداشتیه دیکسیونر اشکال خام^۱ و اولیه، نسبت بمتوجه دیکسیونر نهایی اقدام می شود.

۲-۱۵-۲-۱) استفاده از دیکسیونر اشکالات

همانگونه که گفته شد ابتدا یک لیست از اشکالات که ممکن است در برداشروع پیوんند تهیه می شود. سپس بكمک یک برداسلم، اشکالات بصورت فیزیکی در برداشجاده و نتیجه مصروفت یک کدم شخص مدر دیکسیونر اشکالات ضبط می گردد. بنابراین دیکسیونر اشکال در هر سطر اطلاعات شامل بینهای است که در قدمهای مختلف آزمایش دارای لوزیکی مغایر بال وزیک مورد انتظار خود می باشد. مدار ترکیبی شکل ۲-۷۲ را در نظر گیرید.

این مدار در چهار قدم بصورت $T = \{ A B C D, A B C D, A B C D, A B C D \}$ به شکل کامل آزمایش شده و کلیه اشکالات مدل ایستائی آن قابل آشکار شدن می باشد. همانگونه که ملاحظه می شود مدار فوق شامل ۹ گره می باشد بنابراین امکان وقوع 2^9 یعنی ۱۸ اشکال ایستائی در آن می باشد. با تعریف خطاهای فوق، دیکسیونر اشکالات بصورت نشان داده شده در شکل ۲-۷۲ می باشد. فرض کنید اشکال C1/1 در مدار ایجاد گردیده است. یک روش استفاده از دیکسیونر خطأ، یافتن اطلاعات مربوط به اولین الکوی آزمایش^۱ می باشد که حداقل یک خروجی مربوط به آن الکو، دارای لوزیکی مغایر بال وزیک صحیح خود باشد. در این نوع آزمایش اعمال الگوهای ترتیب تا اولین تناقص در خروجی و مقدار مورد انتظار ادامه می دهیم و پس از مشاهده اولین اشکال، عمل آزمایش متوقف و محل اشکالات ممکن روی نهایش گر ظاهر می شود. شکل ۲-۷۴ نتیجه انجام این روش در مورد اشکال C1 از نوع ۱-a-s - s - a - s را نشان می دهد. اشکال مذکور در قدم اول آزمایش باعث وجود تناقص و متوقف آزمایش شده است.

1) FIRST FAILING STEP

2) RAW FAULT DICTIONARY

هر چند عدد اقدام های آزمایش برای ردیابی اشکال در واحد موردنظر باتعداد بیشتری از الگوهای آزمایش موجود انجام گردید و بعبارتی دیگر کلیه الگوهای آزمایش به برداشتمان و سپس ردیابی با اطلاعات بدست آمده انجام شود، تعداد حافظه های موردنیاز و زمان کل افزایش باید بنابراین با کاربرد کلیه اقدام های آزمایش باید بین زمان لازم برای جستجو و خجم حافظه موردنیاز و نیز در متوفیک خطاهای تن بیمیک مصالح مدداد.

نتیجه کاربرد دیکسیونر کامل اشکال برای اشکال ۰۱/۱ در شکل ۲-۲۵ نشان داده شده است.
همانگونه که ملاحظه می شود استفاده از اطلاعات موجود در دیکسیونر اشکالات با استفاده از روش دیکسیونر کامل باعث می شود موقعیت بروز اشکال تنها در دونقطه بصورت ۰۱/۱ و ۰۴/۱ بدست آید در برخی از موارد می توان با افزودن الگوی آزمایش اضافی بمقابلیت تفکیک بیشتری دست یافت، بعنوان مثال از موارد می توان با افزودن الگوی آ بجهار الگوی قبلی باعث حذف اشکال ۰۴/۱ از لیست اشکالات موردهطن گشته و در نتیجه اشکال ۰۱/۱ بعنوان تنها اشکال ایجاد شده در برداشتم معرفی می گردد.


۲-۱۵۲) ایجاد دیکسیونر اشکال

بطور کلی دیکسیونر اشکال ساختمانی ماتریسی دارد که ستون اول آن عبارت از اشکالات ممکن در برداشتن دوم تا آخر عبارت نشان دارد، نتیجه اعمال اقدام های آزمایش در ارتباط با اشکال مربوطه، بعنوان مثال سطر سوم نشان می دهد که اگر اشکال ۰۲ بصورت ۰-۰-۰ در مدار وجود داشتم باشد باز ا، الگوی آزمایش شماره ۱ و ۲ خروجی اشکال ندارد ولی در قدم سوم آزمایش خروجی متناقض می باشد و قدم چهارم نیز اشکال را کشف نمی کند، و با بطور کلی سلول ۰-۱ ماتریس بیانگر مجموعه ای از بین موارد می باشد که باز ا، اشکال شماره ۱ در قدم شماره ۰ آزمایش دارای لوزیکی مغایر بال وزیک مورد انتظار خود می باشند، برای این اساس، حجم لازم برای تشکیل دیکسیونر خطاب رای مدارات بزرگ و پیچیده بسیار بزرگ گشته و نیاز به حافظه زمان زیادی می باشد، می توان با استفاده از تپیک و لوزی برد، اطلاعات موجود در دیکسیونر اشکالات را تامیز آن قابل ملاحظه ای کاهش داد، بدین ترتیب کم رایتدا، هر نوع مدار پیچیده را به قسمت های فرعی تقسیم نمایند، نحوه تقسیم بندی به ۳ صورت انجام می شود:


الف) مدارهای فرعی منفصل

یک مدار و یا مدارات یک واحد مانند منفصل نامیده می شوند که می توان آنها را به مجموعه ای منفصل جداگانه تقسیم نمود، همانگونه که در شکل ۲-۲۶ - الف نشان داده شده است، قسمت ها از یکدیگر جدا شده

1) FULL FAULT DICTIONARY




شکل (۲-۷۱) : روش تهیه دیکسیونر اشکالات




شکل (۲-۲۲) : مدار ترکیبی

شماره قدم آزمایش	# ۱	# ۲	# ۳	# ۴
لیست اشکال	$\bar{A}\bar{B}\bar{C}\bar{D}$	$A\bar{B}\bar{C}\bar{D}$	$A\bar{B}\bar{C}\bar{D}$	$\bar{A}\bar{B}CD$
C1/0			*	
C1/1		*		
C2/0			*	
C2/1	*			
C3/0			*	
C3/1	*	*		
C4/0				*
C4/1	*			
C5/0				*
C5/1		*		
C6/0				*
C6/1	*	*		
C7/0			*	
C7/1	*	*		
C8/0				*
C8/1	*	*		
C9/0	*	*		
C9/1			*	*


شکل (۲-۲۲) : جدول دیکسیونر اشکال برای مدار ترکیبی



شکل (۲.۲۴) : نتایج حاصل از استفاده بیکسیونر اشکال ، مرتبط با
اولین مرد و نی



شکل (۲.۲۵) : نتایج حاصل از استفاده بیکسیونر کامل



شکل (۲.۲۶الف) : مدارهای فرعی منفصل

والگوهای آزمایش ایجاد شده، قابلیت تشخیص اشکالات چندگانه ایستائی را در قسمتهای مختلف برداشت می کنند و می توان برای هر یک از این بلوک های دیکسیونر اشکال مجزائی تشکیل داد.

ب) مدارهای فرعی متصل بدون اتصال مشترک قبلی

اگر خروجی یک مدار فرعی تواما "در مدار فرعی دیگر مورد استفاده قرار گیرد و بصورت یک خروجی مستقل نیز تعریف گردد، مدارهای فوق بیکدیگر اتصال داشتمد و عین اینکه هیچگونه اتصال مشترک قبلی سیستم باشد ندارند. نمونه این گونه مدارات در ش ۷۶-۲ ب نشان داده شده است. در این حال اشکالات موجود در نیزه براشکالات موجود در زمینه نتیجه "بادر نظر گرفتن در جست قدم با لاتر برای مدار فرعی با خروجی E1 قادر خواهیم بود ب مقدار قابل ملاحظه ای از حجم اطلاعات موجود در دیکسیونر اشکال کاسته بود. آنکه در صفت فکیک اشکالات کاهش قابل ملاحظه ای یابد.

پ) مدارهای فرعی متصل با اتصال مشترک قبلی

در این حالت چند خروجی مدار، از طریق چندین مدار فرعی قابل مشاهده می باشند و این امکان وجود دارد که متعددی از اشکالات از مسیرهای مختلف به خروجی مدار انتشار یابند. همانگونه که در شکل ۷۶-۳ ب نشان داده شده است ممکن است خروجی های قابل رویت از تعداد متفاوتی از الگانهای مسیرهای فرعی پیچیده عبور نمایند. این می توان برای اشکالات مشترک، خروجی های فوق را از مسیرهای ساده تر رویت نموده و بدین ترتیب کاهش قابل ملاحظه ای در حجم اطلاعات موجود در دیکسیونر اشکال ایجاد نمود.

۲-۱۵-۲) تشخیص اشکال از طریق تطبیق دهنگی الگو^۱

تطبیق دهنگی الگو ب مدوسیو و تطبیق دهنگی دقیق و تطبیق دهنگی نادقیق انجام می شود.

۲-۱۵-۳-۱) روش های تشخیص اشکال از طریق تطبیق دهنگی دقیق^۲


در این حالت باز ای هر اشکالی که در درخ می دهد، عمل تطابق یک بهمیک میان بردار اشکال تعریف شده در دیکسیونر اشکال که قبل از تعریف شده است (بصورت مرده ^۳) و بردار اشکال (بصورت زنده ^۴) اصورت می گیرد. بنابراین ایده کلی در تشخیص اشکال برای تطبیق دهنگی یک بهمیک بین اطلاعات مرسوب به

1) PATTERN MATCHING


2) EXACT MATCHING

3) OFF - LINE

4) ON - LINE



شکل (۲۶-۲ب) مدارهای فرعی متصل بدون اتمال مشترک قبلی



شکل (۲۶-۲پ) : مدارهای فرعی متصل با اتمال مشترک قبلی

پین های خروجی مردودشده برای هر اشکال رخ داده از یک طرف و اطلاعات از قبیل ذخیره شده در دیکسیون سر اشکال از طرف دیگر استوار است. بروش فوق برای مدارهای ترکیبی ساده که از پیچیدگی بالائی برخوردار نیستند عملی بوده حال آنکه برای مدارات نسبتاً "پیچیده" مثلاً بروش برخورداری از نرم افزاری قوی میباشد. از این وجهت استفاده از دیکسیون اشکال در تشخیص اشکال لاتی کمتر بر رخ می دهد از روش های خاصی که بستگی به نوع خاص توبولوزی بر دارد استفاده می شود که مذیلاً به شرح چند مردم آنها می پردازیم:

الف) تطبیق اطلاعات ماتریس دو بعدی روی رشتمیک بعدی بر اساس مردودیابعد مردودشدن پینها

دیکسیون اشکال عبارت از یک ماتریس دو بعدی (j×n) است که هر ردیف آن یکی از ل اشکال تعریف شده در دو هستون آن یکی از ن گام آزمایش است. فرض کنید برای در ۱۲ گام مورد آزمایش قرار گیرد و اطلاعات موجود برای خطای شماره ز آن بصورت شکل ۲-۷۷ - الف باشد.

جهت انتساب در این روش به مرحله از آزمایش صفر یا یک را اختصاص می دهیم بدین مفهوم کمبیو از ای هر گام آزمایش چنانچه هیچ یک از پینهای خروجی مردود نشده باشد، عدد مفرودر غیر این صورت عدد یک را منظور می نماییم. از آنجاکه افت اطلاعاتی بدین شیوه ممکنست زیاد گردد لذا چند بیت اضافی جهت ترمیم این افت نیز بر شرمنه فوق اضافه می نماییم.

برای مثال ۲ بیت برای بیان تعداد گام هایی کم دویین و ۳ بیت برای گام هایی که سهیم در آنها مردود شده است. رشتمیک بعدی حاصل برای خطای شماره ز در شکل ۲-۷۷ - ب نشان داده شده است.

روش فوق برای مواردی که تعداد گام های آزمایش و نیز تعداد خروجی مردود شونده نسبتاً کم باشد، مفید می باشد. بطور کلی در جمله کلیک در این روش کم بوده و این روش تنها برای مدارهایی با تعداد خروجی کم و مدارهایی که فاقد پیچیدگی و عاری از FAN OUT قابل ملاحظه باشد قابل استفاده است.

ب) تطبیق دهنگی بر اساس شماره پینهای خروجی مردودشده

جهت تطبیق دهنگی در این روش از بیان تعداد مشخصی از پینهای مردود شده استفاده می کنیم برای مثال می توان از شماره پین ماکریسم در هر گام آزمایش نام برد. بدین ترتیب برای تشخیص اشکال نسبت بروش (الف) با وجود افت اطلاعاتی کمتر نیاز به حافظه بیشتر داریم و زمانی که تعداد پینهای خروجی مردود شونده در هر گام آزمایش کم بوده و مدار از FAN OUT کمی برخوردار باشد، قابلیت تفکیک از نسبتاً "بالاخواهد بود". بنابراین با افزایش تعداد پینهای خروجی جهت مشاهده بیشتر بریدر استای افزایش قابلیت آزمایش آن، می توان تشخیص اشکال را بادرجه قابلیت تفکیک نسبتاً "بالائی به انجام رسانید. برای نمایش شماره پین ماکریسم، میتوان نهایتاً "از هشت بیت استفاده نمود. رشتمیک بعدی بدست آمد برای خطای شکل ۲-۷۸ - الف و با استفاده از چهار بیت جهت نمایش،

نیشان داده شده است .

پ) تطبیق براساس تعداد خروجی های مردود شده

در مدارهای کم تعداد خروجی های بوده و تعداد انشعاب های نیز قابل ملاحظه می باشد ، بیان شماره پیش مأکریم نمی تواند معیار خوبی جهت اشکال بایی ساده این رومی توان از تعداد خروجی های مردود شده استفاده نمود . در شکل ۲-۷۸ - ب رشته میک بعدی بدست آمد مدراین روش نیشان داده شده است .

ت) تطبیق دهنگی با استفاده از روش های برد

با کمی دقت دیده می شود که باترکیبی از روش های (ب) و (پ) میتوان به روش انطباق بهینه ای^۱ جهت تشخیص اشکالات در مدارات ، با قابلیت تفکیک با لادست یافت . در این روش چنانچه هیچیکه از بینهای خروجی مردود نگردد نه از آن صفر . چنانچه متنها یک پین مردود شود های از آن شماره آن پین و در غیر این صورت تعداد آن هارا ذکر می کنیم . رشته میک بعدی حاصل در شکل ۲-۷۸ - ب نیشان داده شده است . رشته میک بعدی شکل ۲-۷۸ - ب براساس آستانه $a = 1$ تهیه شده است بدین مفهوم که اگر تعداد خروجی های مردود شده از یکی بیشتر باشد ، تعداد آن هارا ذکر می کنیم . براساس توابولوژی برد می ترسانیم . جهت برخورداری از درجه تفکیک اشکال بالا ، آستانه را به $a = 2$ و یا $a = 3$ نیز تغییر داد که در آن صورت از شماره پین مردود شده مأکریم استفاده می شود .

۲-۱۵۳-۲) روش های تشخیص اشکال از طریق تطبیق دهنگی نادقيق^۳

در برآهای از موارد ، تطبیق یک بهمیک بین اطلاعات مربوط به بینهای خروجی مردود شده و اطلاعات از قبل ذخیره شده بطور کامل وجود ندارد . این حالت بیشتر زمانی بوقوع می پیوندد که مدیکسیون را اشکال به شیوه مدتی تهیه شود . در چنین مواردی تشخیص اشکال از طریق تطبیق دهنگی دقیق دچار اشکال خواهد شد . در ارتباط با عمل تطبیق دهنگی نادقيق ، مکانیسم تطبیق دهنگی به صورت چند مرحله ای صورت می گیرد . بدین ترتیب که تطبیق میان بردار اشکال حاصل و بردارهای اشکال موجود در دیکسیون را اشکال مراحل ساده تر شروع و به مراحل دشوار خاتمه می یابد . مراحل مختلف تطبیق دهنگی جهت اشکال شکل ۲-۷۷ - الف در شکل ۲-۷۹ نیشان داده شده است .

- 1) OPTIMIZE
- 2) THRESHOLD
- 3) INEXACT MATCHING

۱	۲	۳	۴	۵	۶	۷	۸	۹	۱۰	۱۱	۱۲
PIN 8	GOOD	PINS 7,8,12	PIN 14	GOOD	GOOD	PINS 1,10,12 15	PINS 1,9,12	PIN 11	GOOD	PINS 2,12	PIN 11

(الف)

1	0	1	1	0	0	1	1	1	0	1	1	0	0	1	0	1	0	1	0
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

(ب)

شکل (۲.۷۷) : تطبیق رشتمهای یک بعدی براساس مردودیابند
- مردودشدن پینها

1000	0000	1100	1110	0000	0000	1111	1100	1011	0000	1100	1011
------	------	------	------	------	------	------	------	------	------	------	------

(الف)

0001	0000	0011	0001	0000	0000	0100	0011	0001	0000	0010	0001
------	------	------	------	------	------	------	------	------	------	------	------

(ب)

1000	0000	0011	1110	0000	0000	0100	0011	1011	0000	0010	1011
------	------	------	------	------	------	------	------	------	------	------	------

(ب)

شکل (۲.۷۸) : نمایش رشتمهای یک بعدی براساس تطبیق های مختلف

۱	۶	۱۴	۱۹	۷	۱۲
PINS 8, 7, 8, 12, 14	PINS 14, 1, 10, 12, 15, 1, 9, 12, 11	PINS 1, 10, 12, 15, 1, 9, 12, 11, 2, 12, 11			

(الف)

۱	۵	۱۴	۸	۷	۱۱	۱۰	۱۴
PINS 8, 7, 8, 12, 14	PINS 14, 1, 10, 12, 15, 1, 9, 12	PINS 1, 10, 12, 15, 1, 9, 12, 11, 2, 12	PINS 2, 12, 11				

(ب)

شکل (۲.۷۹) : تطبیق چند مرحله ای در مراحل مختلف

۱	۳	۱۳	۱۵	۱۵	۱۷	۱۷	۱۹	۹	۱۱	۱۱	۱۵
PINS 8, 7, 8, 12	PINS 7, 8, 12 14	PINS 1, 10, 12, 15	PINS 1, 10, 12, 15, 1, 9, 12 11	PINS 11, 2, 12	PINS 2, 12, 11						

بعلت افت اطلاعاتی حاصل از اعمال این روش، در صدقابلیت تفکیک اشکال نسبت به روش تطبیق دهنگی دقیق اندکی کاهش می‌یابد. بذا براین بایدیک مصالحه منطقی میان دقت لازم در تشكیل دیکسیونر اشکال از سکطرف و در صدقابلیت تفکیک اشکال از طرف دیگر صورت گیرد.
در هر صورت مستحبت پیوپیو لوزی بردو وجود مدارات فرعی در آن و با توجه به حجم حافظه قابل دسترس و دقت لازم در تهیید دیکسیونر اشکال، می‌توان با انتخاب یکی از روش‌های ذکر شده در فوق بمدر صدقابلیت تفکیک منطقی ای برای اشکالات موجود در بردست یافته.