


امروزه چیپ های شامل سخت افزار مختلف هستند
SSC - PC - DVD

A System-on-a-Chip: Example ✓




Courtesy: Philips

© Digital Integrated Circuits™

Design Methodologies

مفایده طراحی با درون تراشه
وقتی همه چیز را در تراشه قرار می دهیم به هم وصل می شویم
بنابراین سرعت بالا می رود و کمترین توان هم لازم می آید

Impact of Implementation Choices




© Digital Integrated Circuits™

Design Methodologies

روشهای طراحی!
اگر نخواهیم یک سر دراز به خاطر پیاده سازی سخت افزار
طرح می کشیم اما نرم افزارهای وجود دارند که این کار را
می کنند و روشهایی است که این کار را ساده می کنند

Design Methodology



- Design process traverses iteratively between three abstractions: behavior, structure, and geometry
- More and more automation for each of these steps

© Digital Integrated Circuits™

Design Methodologies



Digital Integrated Circuits
A Design Perspective

Jan M. Rabaey
Anantha Chandrakasan
Borvoje Nikolic

Design Methodologies


December 10, 2002

© Digital Integrated Circuits™

Design Methodologies

سرعت رشد تراشه ها روز به روز زیادتر می شود

The Design Productivity Challenge



A growing gap between design complexity and design productivity


Source: sematech07

© Digital Integrated Circuits™

Design Methodologies


نیاز به روش های جدید و ساده در حل این راه میانه

A Simple Processor ✓




© Digital Integrated Circuits™

Design Methodologies



اولی ترین هدف از استفاده از سلولهای استاندارد این است که پیچیدگی طراحی را کاهش دهد و در نتیجه زمان رسیدن به مدار را کم کند.


Cell-based Design (or standard cells)



در این روش ما از سلولهای استاندارد استفاده می‌کنیم و می‌توانیم آن‌ها را به صورت سفارشی در یک سلول بزرگتر قرار دهیم.

این روش به ما امکان می‌دهد تا مدارهای پیچیده را با استفاده از سلولهای استاندارد طراحی کنیم.

Standard Cell — Example




© Digital Integrated Circuits™ Design Methodology

عصم براری از انصالت هندرسولویا زیر لایه‌ها قرار دارند

این روش به ما امکان می‌دهد تا مدارهای پیچیده را با استفاده از سلولهای استاندارد طراحی کنیم.

Implementation Choices



این روش به ما امکان می‌دهد تا مدارهای پیچیده را با استفاده از سلولهای استاندارد طراحی کنیم.

این روش به ما امکان می‌دهد تا مدارهای پیچیده را با استفاده از سلولهای استاندارد طراحی کنیم.

The Custom Approach



© Digital Integrated Circuits™ Customizing a Cell Design Methodology

Standard Cell — The New Generation



Cell-structure hidden under interconnect layers

© Digital Integrated Circuits™ Design Methodology

Transition to Automation and Regular Structures





© Digital Integrated Circuits™ Customizing a Cell Design Methodology

$F_1 = F_0 \oplus a_1 b_1$

کدیت استاندارد: $F_1 = F_0 \oplus a_1 b_1$
 هر تابع منطقی می تواند به صورت یک یا دو ورودی استاندارد (AND-OR) نوشته شود

Two-Level Logic

Every logic function can be expressed in one of standard forms (AND-OR)



Standard Cell - Example




Cell	AND	OR	AND	OR
1	1	1	1	1
2	1	1	1	0
3	1	1	0	1
4	1	1	0	0
5	0	1	1	1
6	0	1	1	0
7	0	1	0	1
8	0	1	0	0

1 input AND/OR cell
 2 input AND/OR cell
 1 input AND/OR cell

اینجا And plane و OR plane را می بینیم
 در هر سلول یک AND و یک OR داریم

PLA Layout - Exploiting Regularity



Automatic Cell Generation




اینجا And plane و OR plane را می بینیم
 در هر سلول یک AND و یک OR داریم


اینجا And plane و OR plane را می بینیم
 در هر سلول یک AND و یک OR داریم

Breathing Some New Life in PLAs

- 1 River PLAs
- 2 A cascade of multiple-output PLAs
- 3 Adjacent PLAs are connected via their routing



A Historical Perspective: the PLA



"Intellectual Property"




A Protocol Processor for Wireless

© Digital Integrated Circuits™ Design Methodologies


مستندات
 اگرماژول آن کی سختی در ما میزاییم و ایندماژول آن دست سخت
 راحت نیز میسازد آن مودم

Experimental Results

Area:
 RPLAs (100000) 1.29
 RPLAs (200000) 1.90
 RPLAs (400000) 2.91
 Router 1.04
 CPU 1.00
 RPLAs 1.00
 Significant time for RPLAs synthesis time equals design time.
 RPLAs and RPLAs are not more than 1.00.
 Also, RPLAs are regular and predictable




Layout of C3670




© Digital Integrated Circuits™ Design Methodologies

Semicustom Design Flow ✓



© Digital Integrated Circuits™ Design Methodologies

MacroModules



256x32 (or 8192 bit) SRAM
 Generated by hard-macro module generator

© Digital Integrated Circuits™ Design Methodologies

The "Design Closure" Problem



Iterative Removal of Timing Violations (white lines)

© Digital Integrated Circuits™ Courtesy Synopsys Design Methodologies


"Soft" MacroModules

```

module mux = "mux"
directive (multitype = mux);
output signal [18] z = z * y;
    
```


© Digital Integrated Circuits™ Synopsys DesignCompiler Design Methodologies

Sea-of-gate Primitive Cells




© Digital Integrated Circuits™ Design Methodologies

Integrating Synthesis with Physical Design




© Digital Integrated Circuits™ Design Methodologies

Example: Base Cell of Gate-Isolated GA



© Digital Integrated Circuits™ From Synthesis Design Methodologies


Late-Binding Implementation



© Digital Integrated Circuits™ Design Methodologies


دوامی از گیت‌ها
درمانند شبکه‌های ساده‌تر، هر گیت در این است که به‌طور
دره‌های ما می‌تواند از اجزای دیگر گیت‌ها استفاده کند
شود تا از این اجزای دیگر استفاده کند

Example: Flip-Flop in Gate-Isolated GA



© Digital Integrated Circuits™ From Synthesis Design Methodologies


Gate Array — Sea-of-gates



© Digital Integrated Circuits™ Design Methodologies


در اینها تفاوت است
 سلسله ای کاره را با توزیع ها در هم وصل می کنیم
 حجم توانم زیاد می شود پس خوبی برای است که در
 اختیارات و هر طریقی که توانیم توزیع ها را وصل
 می کنیم پس با توزیع ها کدیت ها را در هم وصل می کنیم

در PLM : OR ها مشخص کننده OR در خروجی
 طرح



هر یک از اینها در هم استند یعنی تست و طبقه بندی در این
 در بعضی ها هم ممکن است AND و OR و
 فیوز طراحی

Fuse-Based FPGA




Open by default, closed by applying current pulse

© Digital Integrated Circuits™ From Thomas? Design Methodologies

ساختار یک فیوز
 ترکیب از سه لایه
 دایره ها هم در AND هم در OR قابل برنامه ریزی هستند
 در PROM: لایه ها بعضی جاها روشن میمانند
 اند و بعضی جاها روشن هستند


Array-Based Programmable Logic



AND array, OR array, AND-OR array
 © Digital Integrated Circuits™ Design Methodologies

تابع ۴ ادورد و ۳ آند داریم
 PLA دارای ۶ آند و ۳ ادورد داریم
 ۶ آند است که به ما در دسترس است آن ترانزیستور ما را ساخته
 می دهند هر کدام را می خواهیم بسازیم

Programming a PROM




$$f_0 = x_0x_1 + \bar{x}_2$$

$$f_1 = x_0x_1x_2 + \bar{x}_2 + \bar{x}_0x_1$$

© Digital Integrated Circuits™ Design Methodologies

Sea-of-gates




© Digital Integrated Circuits™ Courtesy LSI Logic George Metcalfe

دیسک Gate ها در تقسیم بندی سوئیچ می آید
 هر کدام را که می خواهیم به هم وصل کنیم می توانیم به هم وصل کنیم
 چند تا سوئیچ را به هم وصل کنیم

The return of gate arrays?

Via programmable gate array (VPGA)



Exploits regularity of interconnect

© Digital Integrated Circuits™ [P1]egg102 Design Methodologies

ما به سبب های برنامه ریزی

Prewired Arrays

Classification of prewired arrays (or field-programmable devices):

- Based on Programming Technique
 - Fuse-based (program-once)
 - Non-volatile EPROM based
 - RAM based
- Programmable Logic Style
 - Array-Based
 - Look-up Table
- Programmable Interconnect Style
 - Channel-routing
 - Mesh networks

نوع برنامه ریزی
 میزنند و تولید می کنند برنامه ریزی
 کدام سوئیچ می خواهیم وصل است و آن را وصل می کنیم
 چه فیلد است که می خواهیم برنامه ریزی کنیم

Look-up Table Based Logic Cell

In	Out
00	00
01	1
10	1
11	0

© Digital Integrated Circuits™ Design Methodologies

More Complex PAL

© Digital Integrated Circuits™ From Smith97 Design Methodologies

LUT-Based Logic Cell

© Digital Integrated Circuits™ Courtesy Xilinx Design Methodologies

2-input mux as programmable logic block

Configuration	A	B	S	F
0	0	0	0	0
0	X	1	X	X
0	0	Y	1	Y
0	X	X	X	XY
X	0	Y	X	XY
X	0	X	X	XY
Y	1	X	X	X1 Y
1	0	X	X	X
1	0	Y	X	Y
1	1	1	1	1

© Digital Integrated Circuits™ Design Methodologies

Array-Based Programmable Wiring

© Digital Integrated Circuits™ Design Methodologies

Logic Cell of Actel Fuse-Based FPGA

© Digital Integrated Circuits™ Design Methodologies