

معکوس کننده ها

فهرست

2.....	مقدمه.....
2.....	3-1 سیمیل مداری
3.....	3-2 معکوس کننده عملی، مشخصه VTC واقعی.....
5.....	3-3 محدودیت های یک گیت معکوس کننده.....
5.....	3-3-1 مصوبنت در برابر نویز و حاشیه نویز.....
7.....	3-3-2 توان مصرفی:.....
8.....	3-4 مشخصات الکتریکی و توان مصرفی معکوس کننده باار مفاظوتی:.....
12.....	3-4-1 توان مصرفی:.....
18.....	3-5 محاسبه توان.....
19.....	3-6 معکوس کننده CMOS.....
19.....	3-6-1 توصیف مدار:.....
24.....	3-6-2 بررسی سطوح ولتاژ:.....
28.....	3-7 مراحلی یک معکوس کننده CMOS.....
30.....	3-7-1 صرف توان:.....
31.....	3-8 عملکرد سوئیچینگ یک معکوس کننده CMOS.....
37.....	3-9 نوسانگر حلقوی.....
39.....	3-10 نفل شدگی.....
41.....	3-11-1 مراحلی سوپر بافر.....
41.....	3-11-2 طرح یک بافر با معکوس کننده:.....

مقدمه

از مهمترین گیتهای منطقی که در طراحی انواع مدارات منطقی نیازمند وجود آن هستیم، گیت معکوس گننده یا

CMOS NOT است. در این فصل هدف، بررسی ویژگیها و مشخصات این گیت ساخته شده توسط تکنولوژی

است. مهمترین نکته این است که خصوصیات مطرح شده برای این گیت، قابل اعمال به دو گیت اصلی دیگر

NAND و **NOR** نیز می باشد.


3-1 سمبل مداری

یک معکوس گننده در توصیف عملکرد خود می تواند از یک سیگنال در سطح "1" با "0" یا "1" را

در خروجی تولید کند. معمولاً این سطوح منطقی نسبت به زمین در نظر گرفته می شوند به طوریکه "1" همان

NOT نسبت به زمین و "0" همان V_{SS} یا خود اتصال زمین می باشند. از لحاظ مداری سمبول یک گیت

همراه با جدول ارزش گذاری برای آن در شکل 3-1 دیده می شود.



شکل 3-1 سمبول مداری گیت NOT و جدول ارزش آن


ولتاژ خروجی نظیر به ورودی برای چنین گیتی معمولاً از یک سطح آستانه تغییر می یابد، که نحوه این تغییر را می

توان بر اساس مشخصه ای موسوم به مشخصه انتقالی بین ولتاژهای ورودی-خروجی (Voltage Transfer

Characteristic) یا در اختصار **VTC**، ترسیم کرد. نتیجه بصورت شکل 3-2 خواهد بود.

با توجه به شکل اگر ورودی در سطح $\frac{V_{DD}}{2} < V_{in} < V_{DD}$ باشد خروجی "1" یا V_{DD} و اگر $0 < V_{in} < \frac{V_{DD}}{2}$

باشد، خروجی "0" (V_{SS} با زمین، بسته به نوع مدار) خواهد بود.



شکل ۳-۲ مشخصه VTC برای یک معکوس کننده



3-2 معکوس کننده عملی، مشخصه VTC واقعی:

آنچه که تاکنون ذکر شد مشخصات مربوط به یک معکوس کننده ایده آل بود، لیکن در عمل رفتار معکوس کننده اندکی متفاوت تر است. در شکل ۳-۳ (الف)، یک مدار علمی از یک معکوس کننده، طراحی شده توسط **nMOS** موسوم به ترانزیستور درایور، دیده می شود. با توجه به اتصال زمین بودن سورس ترانزیستور، ولتاژ رودی $V_{in}=V_{GS}$ و ولتاژ خروجی $V_{out}=V_{DS}$ هستند. توجه کنید که بدن نیز اتصال زمین است ($V_{SB}=0$). بار در قسمت مربوط به ترمیتال درین، بعنوان مصرف کننده مدار قرار گرفته است و ولتاژ و جریان آن ترتیب I_L و V_L است. همچنین با توجه به اینکه معمولاً معکوس کننده، محرك مدار دیگری در خروجی خود است و این مدار دارای یک اثر ظرفیتی خواهد بود، مدل معادل آنرا با یک خازن C_{OUT} شبیه سازی نموده ایم. علاوه همواره جریان گیت در حالت DC صفر است. در این مدار داریم:

$$I_D = I_L \quad (1)$$

با توجه به روابط موجود در فصل قبل و وابستگی جریان درین به ولتاژ گیت سورس، V_{GS} . همچنین ولتاژ درین سورس، V_{DS} ، که به ترتیب V_{OUT} و V_{IN} نیز می باشد همچنین وابستگی جریان بار به ولتاژ بار، رابطه (1) بیانگر ارتباط ولتاژ ورودی، خروجی و بار با یکدیگر نیز است. بدین معنی که از روابط (13) و (14) یا (15) از فصل قبل با توجه به ماهیت بار که بسته به نوع آن به شکل کلی $I_L = f(V_L)$ می تواند نوشته شود، میتوان **VTC** را که ارتباط $V_{DS} = V_{OUT}$ با $(V_{DS} =)V_{IN}$ است ترسیم نمود (توجه کنید که $V_{DD} = V_L + V_{DS}$). نتیجه برای یک ترانزیستور واقعی به شکل ترسیم شده در تصویر 3-3 (ب) خواهد بود.

در سطوح ولتاژ کم ورودی، ولتاژ خروجی V_{OH} بوده که به منزله عدم وجود جریان درون بار، معادل با ترانزیستور در حالت قطع می باشد. با افزایش سطح ولتاژ ورودی، خروجی آغاز به کاهش می کند و در واقع جریان درین زیاد می شود به بیان دیگر، ولتاژ درین تنزل می یابد.



شکل 3-3 (الف) طرح مداری یک معکوس کننده nMOS. ب) **VTC** نظر به آن

البته این تنزل ولتاژ به شکل پیوسته بوده و حالت پرش شبیه به گیت ایده آل شکل 3-2 را ندارد. روی منحنی

شکل 3-3 (ب) چند ولتاژ مختلف قابل رویت است این ولتاژ ها عبارتند از:

(الف) مقدار حد اکثر ولتاژ خروجی که آنرا با V_{OH} نشان می دهیم و

همان "1" منطقی در خروجی است.

ب) مقدار حداقل ولتاژ خروجی که آنرا با V_{OL} نشان می دهیم و

همان "0" منطقی در خروجی است.

ج) حداقل ولتاژ ورودی که هنوز می تواند بعنوان "1" بحساب

آید و آنرا با V_{IH} نشان می دهیم.

د) حد اکثر ولتاژ ورودی که هنوز می تواند بعنوان "0" بحساب

آید و آنرا با V_{IL} نشان می دهیم.

ه) ولتاژ گذر از نقطه $V_{IN}=V_{OUT}$ که آنرا با V_{INV} نشان می دهیم.


تذکرہ: توجه کنید که در نقاط بحرانی V_{IH} و V_{IL} رابطه $\frac{dV_{OUT}}{dV_N} = -1$ برقرار است.

3-3-3 محدودیت های یک گیت معکوس کننده

در استفاده از یک گیت معکوس کننده، پارامترهای زیادی را باید مد نظر قرار داد. از میان این پارامترها دو عامل از اهمیت ویژه ای برخوردارند. عامل اول مصونیت در مقابل نویز درون محیط و عامل دوم توان مصرفی گیت است. در این قسمت به بررسی عوامل فوق خواهیم پرداخت.

3-3-1 مصونیت در برابر نویز و حاشیه نویز (Noise Immunity and Noise Margin)

همانطوریکه ذکر شد از مهمترین عوامل تاثیر گذار بر عملکرد یک گیت می‌تواند نویز باشد چرا که یک نویز، هر چند کوچک، توانایی تغییر منطق خروجی یک گیت را به سادگی می‌تواند ایجاد نماید. جهت روشن تر شدن موضوع به شکل ۳-۴ توجه کنید.



شکل ۳-۴ نمایش اثر نویز در گیتهای معکوس کننده

فرض کنید هر سه معکوس کننده مشابه باشند و ورودی اولین گیت، V_{OH} یعنی "۱" منطقی باشد. بر اساس مطالع قسمت قبل خروجی آن باید به V_{OL} یا "۰" منطقی تغییر کند. اگر این خروجی توسط خط انتقالی مثل یک سیم با پلی سیلیکون در درون آی سی به ورودی گیت دوم متصل شود، می‌تواند از اثر نویز تاثیر گیرد بطوریکه با اعمال نویز، این میسر اگر ورودی دومین گیت (پس از خط انتقال) از V_{IL} کمتر یا مساوی باشد، این ورودی هنوز "۰" منطقی برای این گیت بحساب می‌آید. اما اگر این ورودی از V_{IL} بزرگتر شود گیت دوم عملکرد مناسبی را ارائه نخواهد داد [به شکل ۳-۳ (ب) مراجعه کنید] لذا توصیف زیر برقرار است:

$$V_{OL} + \text{ولتاژ اعمال شده در اثر نویز} \leq V_{IL}$$

$$\Rightarrow \text{ولتاژ اعمال شده در اثر نویز} \leq V_{IL} - V_{OL} \quad (2)$$

اکنون خروجی گیت دوم را که قرار است "۱" منطقی باشد در نظر بگیرید. در مقابل آن خط انتقالی، مثل حالت قبیل، این خروجی را به ورودی گیت سوم متصل می‌کند. اگر اثر نویز این ولتاژ V_{OH} را طوری تغییر دهد که از V_{IH}

بزرگتر با مساوری باشد، این ورودی هنوز "1" منطقی برای این گیت بحساب می‌آید. اما اگر این ورودی از V_{IH} کمتر شود، گیت سوم عملکرد مناسبی را نخواهد داشت امجدداً به شکل 3-3 (ب) و نیز تعاریف پنج ولتاژ توصیف شده در قسمت قبل مراجعه کنید. پس با رابطه زیر برقرار باشد:

$$V_{OH} + V_{OZ} \geq V_{H}$$

$$\Rightarrow V_{OH} - V_{H} \leq V_{OZ} \text{ ولتاژ اعمال شده در اثر نویز} \quad (3)$$

پس با توجه به روابط (2) و (3)، می‌توان حداکثر را برای ولتاژ نویز اعمال شده به گیت برای سطح "1" یا "0" منطقی تعریف کرد. این فاکتور می‌تواند بعنوان حاشیه نویز تعریف گردد. بعبارت دیگر:

$$\text{حداکثر حاشیه نویز در سطح پائین} = V_{L} - V_{OL} = NM_L$$

$$\Rightarrow V_{OH} - V_{H} = \text{حداکثر حاشیه نویز در سطح بالا} \quad (4)$$

3-3-2 توان مصرفی:

در نکنولوژی **VLSI** تعداد گیتهای موجود درون یک آی سی، بسیار زیاد هستند. اگر محاسبات و کنترل توان آنها به دقت انجام نشود، توانهای بسیار زیادی در آنها مصرف شده که حاصل آن دمای بسیار زیاد آی سی خواهد بود. لذا عملاً استفاده از خنک کننده‌های مناسب در مدارات **VLSI** امری ضروری به نظر می‌رسد. برای یک نیمه هادی فرض کنید دمای پیوند T_o و دمای محیط اطراف آن T_e باشد. اگر P میزان انلاف کل درون نیمه هادی باشد می‌توان پارامتر Θ را بعنوان مقاومت حرارتی بسته بندی این نیمه هادی تعریف کرد، بطوریکه:

$$\Theta \equiv \frac{T_j - T_o}{P} \quad (5)$$

آنچه که مد نظر است معمولاً نزدیکتر کردن دو دمای محیط و پیوند به یکدیگر است.

در یک مدار معکوس کننده، میزان جریانی که از منبع تغذیه کشیده می‌شود ضربدر ولتاژ آن بعنوان توان مصرفی آن تعریف می‌شود:


$$P_{DC} = V_{DD} \cdot I_{DC} \quad (6)$$

توجه کنید که این رابطه در حالت پایدار استفاده شده و افزایش جریانهای زیر آستانه، سبب مصرف بیشتر توان در این حالت خواهد شد. بعلاوه جریان I_{DC} می‌تواند به ولتاژهای ورودی و خروجی وابسته باشد. مثلاً اگر در یک زمان T مصرف توان مدنظر باشد و در طول این زمان معادل $100 \leq a \leq b$ درصد خروجی "1" منطقی و درصد خروجی "0" منطقی باشد، آنگاه مصرف توان کل DC تقریباً برابر است با:

$$P_{DC} = V_{DD} \left[\frac{a}{100} I_{DC} \Big|_{V_o=High} + \frac{100-a}{100} I_{DC} \Big|_{V_o=Low} \right] \quad (7)$$

3-4 مشخصات الکتریکی و توان مصرفی معکوس کننده با بار مقاومتی:

در این قسمت به بررسی عملکرد یک معکوس کننده، وقتی که بار مقاومتی معینی را راه اندازی می‌کند، می‌پردازیم. شکل 3-5 چیزی مداری را نشان می‌دهد:



شکل 3-5 معکوس کننده با بار مقاومتی

ترانزیستور مورد استفاده یک **nMOS** افزایشی است که در زیر، نواحی مختلف عملکرد آن دیده می‌شود:

$$\text{قطع: } V_{in} < V_{Th} (V_{in} = V_{GS})$$

$$\text{اشباع: } V_{Th} \leq V_{in} < V_{out} + V_{Th} \quad (V_{out} = V_{DS})$$

$$\text{خطی: } V_{in} > V_{out} + V_{Th}$$

اگر ولتاژ از V_{Th} کمتر باشد ترانزیستور قطع است. با افزایش ولتاژ از سطح V_{Th} ترانزیستور شروع به هدایت می نماید و **nMOS** در ناحیه اشباع قرار می گیرد بطوریکه جریان درین برابر است با:

$$I_D = \frac{1}{2} K_n (V_{in} - V_{Th})^2 \quad (8)$$

در اثر افزایش بیشتر، تغییر ولتاژ ورودی از حد $V_{Th} + V_{out}$ ترانزیستور به ناحیه خطی وارد شده، ولتاژ خروجی کاهش یافته و جریان درین برابر خواهد شد با:

$$I_D = \frac{1}{2} K_n [2(V_{in} - V_{Th})V_{out} - V_{out}^2] \quad (9)$$

توجه کنید در دو رابطه فوق $K_n = \mu_n C_{ox} \frac{W}{L}$ تعریف شده و از اثر مدولاسیون کمال، صرف نظر کرده ایم.

اکنون می توان محاسبات ولتاژهای مربوط به مشخصه **VTC** واقعی را بصورت زیر انجام داد:

$$V_{OH} (\text{الف})$$

بر اساس شکل 3-5 داریم:

$$V_{out} = V_{DD} - R_L I_L \quad (10)$$

اگر V_{IN} در سطح کم باشد، $I_D = I_L = 0$ فقط و لذا **NMOS** است بنابراین:

$$V_{OH} = V_{DD} \quad (11)$$

: V_{OL} (ب)

فرض کنید $V_{in} - V_{Th} > V_{out} = V_{OL}$. $V_{in} = V_{DD}$ می باشد.

باشد ترانزیستور در ناحیه خطی عمل می کند. بعارت دیگر:

$$I_L = \frac{V_{DD} - V_{out}}{R_L} \quad (12)$$

و از آنجا که $I_L = I_D$ است پس:

$$I_L = I_D = \frac{V_{DD} - V_{OL}}{R_L} = \frac{K_s}{2} \left[2(V_{DD} - V_{Th})V_{OL} - V_{OL}^2 \right] \quad (13)$$

که خود، معادله درجه دومی برای V_{OL} است و از حل آن با فرض $V_{out} < V_{Th}$ داریم.

$$V_{OL} = V_{DD} - V_{Th} + \frac{1}{K_s R_L} \sqrt{\left(V_{DD} - V_{Th} + \frac{1}{K_s R_L} \right)^2 - \frac{2V_{DD}}{K_s R_L}} \quad (14)$$

: V_{IL} (ج)

مقدار ولتاژ V_{IL} (و البته V_{IH}) عملاً مقداری است که در مشخصه **VTC** شبیه برابر با -1 است

(مقدار کوچکتر برای V_{IL} و بزرگتر برای V_{IH}). اگر ورودی V_{IL} باشد ولتاژ خروجی V_{out} تنها

کمی از V_{OH} کوچکتر است (و اگر ورودی V_{IH} باشد، ولتاژ خروجی تنها کمی از V_{OL} بزرگتر

است). لذا می توان فرض کرد که در این حالت $V_{out} > V_{in} - V_{Th}$ بوده و ترانزیستور در ناحیه

اشباع عمل می کند. در گره خروجی شکل 5 داریم:

$$I_D = \frac{V_{DD} - V_{out}}{R_L} = \frac{K_s}{2} (V_{in} - V_{Th})^2 \quad (15)$$

این معادله، مشخصه **VTC** است. از شرط $-1 = \frac{dV_{out}}{dV_{in}}$ و با فرض $V_{in} = V_{IL}$ خواهیم داشت:

$$V_{IL} = V_{Th} + \frac{1}{K_s R_L} \quad (16)$$

با قرار دادن این مقدار V_{IL} برای V_{in} در معادله (15) مقدار V_{out} نظری نیز بدست خواهد آمد:

$$V_{out}|_{V_{in}=V_{IL}} = V_{DD} - \frac{K_s R_L}{2} \left[V_{Th} + \frac{1}{K_s R_L} - V_{Th} \right]^2 = V_{DD} - \frac{1}{2 K_s R_L} \quad (17)$$

V_{IH} :

مشابه با حالت قبل در اینحالت نیز V_{in} اما با V_{in} بزرگتر از حالت گذشته در واقع $\frac{dV_{out}}{dV_{in}} = -1$

تنها کمی بزرگتر از V_{OL} است بطوریکه $V_{out} < V_{in} - V_{Th}$ و لذا ترانزیستور

در ناحیه خطی عمل خواهد کرد. با اعمال **KCL** در خروجی داریم:

$$I_D = \frac{V_{DD} - V_{out}}{R_L} = \frac{K_s}{2} \left[2(V_{in} - V_{Th}) V_{out} - V_{out}^2 \right] \quad (18)$$

که پس از مشتق گیری نسبت به V_{in} و برقراری شرایط -1 خواهیم

داشت.

$$V_{II} = V_{Th} + 2V_{out} - \frac{1}{K_s R_L} \quad (19)$$

با این مقدار از V_{in} و قرار دادن آن در معادله (18)، پس حل معادله درجه دوم حاصل برای

داریم V_{out} :

$$V_{out}|_{V_{in}=V_{II}} = \sqrt{\frac{2}{3} \frac{V_{DD}}{K_s R_L}} \quad (20)$$

و از قرار دادن این مقدار V_{out} در معادله (19) خواهیم داشت:

$$V_{BL} = V_{TH} + \sqrt{\frac{8}{3} \frac{V_{DD}}{K_s R_L}} - \frac{1}{K_s R_L} \quad (21)$$

: V_{INV} (۵)

برای محاسبه این ولتاژ دیده می شود که چنین نقطه ای متناظر با عملکرد ترانزیستور در حالت اشباع است و لذا می توان با فرض $V_{in} = V_{out} = V_{INV}$ در معادله (15) به میزان دست یافت. نتیجه به شکل زیر است:

$$V_{INV} = V_{TH,s} - \frac{1}{K_s R_L} \pm \sqrt{\left(V_{TH,s} - \frac{1}{K_s R_L} \right)^2 + \frac{2V_{DD}}{K_s R_L} - V_{TH,s}^2} \quad (22)$$

3-4-1 توان مصرفی:

اگر بخواهیم توان مصرفی یک معکوس کننده را با بار مقاومتی تعیین کیم لازم است دو حالت روشن با خاموش بودن را بشکل توان در نظر بگیریم. بدین منظور در ابتدا فرض کنید $V_{in} = 0$ است، بطوریکه **NMOS** در حالت قطع بوده و لذا:

$$I_L = I_D = 0 \Rightarrow P|_{V_{in}=0} = 0 \quad (23)$$

به همین ترتیب اگر $V_{out} = V_{OL}$ و $V_{in} = V_{DD}$ باشد آنگاه:

$$\begin{aligned} I_d|_{V_a=V_{DD}} &= I_L = V_{DD} \frac{V_{DD} - V_{OL}}{R_L} \Rightarrow \\ P|_{V_a=V_{DD}} &= V_{DD} \frac{V_{DD} - V_{OL}}{R_L} \end{aligned} \quad (24)$$

که از ترکیب روابط (23) و (24) می توان متوسط توان مصرفی یک معکوس کننده با بار مقاومتی را بشکل زیر نوشت:

$$P_{DC} = \frac{1}{2} V_{DD} \frac{V_{DD} - V_{OL}}{R_L} \quad (25)$$

تذکر ۱: معمولاً پارامترهایی مثل $\frac{W}{L}$ و همچنین بار مقاومتی R_L می‌توانند نقش مهمی در تعیین توان و سطح ولتاژی منطقی یک معکوس کننده ایفا نمایند. بطوریکه می‌توان با فرازدادن نسبت $\frac{W}{L}$ به میزان

سطح ولتاژی منطقی یک معکوس کننده ایفا نمایند، بطوریکه می‌توان با فرازدادن نسبت $\frac{W}{L}$ به میزان

کمتر و مقاومت بار بالاتر، متوسط توان مصرفی گیت را کاهش داد.

تذکر ۲: مقاومت بار در یک مدار مجتمع، جهت ساخت معکوس کننده را نیز می‌توان به دو روش

طرایحی نموده و ساخت آنرا انجام داد. در روش اول موسوم به روش مقاومت نفوذ داده شده که در

شکل ۳-۶ دیده می‌شود یک ناحیه نفوذی n با یک تماس در طرفین بوجود می‌آید و مقاومت با تزریق

معین ناخالصی، در ناحیه نفوذی ایجاد می‌گردد. معمولاً مقاومتهایی که در این حالت تولید می‌شود در

واحد سطح مربعی شکل یا مقاومت بر مربع سطح با واحد Ω/\Box (اهم بر مربع) است که در این روش

می‌توان به مقاومتهای با میزان $100\Omega/\Box$ رسید. توجه کنید که برای ایجاد مقاومت بزرگ باید

طول این ناحیه نیز زیاد باشد که معادل با اشغال مساحت زیادتری از سطح وبفر نیمه هادی است.

در روش دوم موسوم به مقاومت پلی سیلیکونی بدون دوبینگ که در شکل ۳-۷ دیده می‌شود، پلی

سیلیکون در حالت عادی تحت اعمال دو پینگ واقع شده و حاوی مقاومت کوچکی خواهد بود که می


تواند جهت اتصال کوتاه نیز، بسته به میزان اعمال دو پینگ، استفاده شود. اما اگر دو پینگ آن کم باشد

مقاومت بزرگی را حتی در حدود چند اهم بر مربع، می‌توان در سطح کوچکی بدست آورد. البته لازم به

ذکر است که کنترل دقیق برای میزان مقاومت در این روش موجود نیست.



شکل 6-3 طرح یک معکوس کننده با بار مقاومتی نفوذ داده شده



شکل 7-3 طرح یک معکوس کننده با بار مقاومتی پلی سیلیکونی

تذکر 3: پارامترهای $\frac{W}{L}$ و R_L علاوه بر تعیین توان و سطح ولتاژهای منطقی یک معکوس کننده، روی

حاشیه نویز نیز موثرند و لذا در طراحی یک معکوس کننده لازم است این نکته نیز لحاظ شود یکی از

معیارهای طراحی مناسب می تواند انتخاب حداقل NM معادل با $\frac{V_{DD}}{4}$ جهت امنیت بیشتر در برابر نویز

باشد.

3-5 معکوس کننده با بار تخلیه nMOS

نوع دیگر مرسوم از معکوس کنندها، معکوس کننده ای است که باز

آن یک ترانزیستور nMOS تخلیه ای است و درایور آن یک ترانزیستور nMOS افزایشی می باشد. البته چنین

طرحی دارای مراحل ساخت پیچیده تری است اما دارای مزایای مناسبی از قبیل:


- وجود منحنی VTC با شیب تیزتر،

- حاشیه نویز بزرگتر،

- ساخت اشتغال شده کوچکتر و

- کاهش جریانهای نشتشی و لذا تنزل توان مصرفی استاتیک است.

شکل ۳-۸ نمایش از طرح یک معکوس کننده با توصیف فوق است.



شکل ۳-۸ طرح یک معکوس کننده با بار nMOS تخلیه ای

در آنالیز این مدار تنها بادآور می شویم که معادلات جریانی هر دو یکی است با این تفاوت که برای ترانزیستور درایور $V_{Th,d} > 0$ و حال آنکه برای ترانزیستور بار $V_{Th,d} < 0$ است. برای ترانزیستور بار، ترمینالهای سورس و گیت بهم متصل اند و لذا $V_{GS,L} = 0$ میباشد. با توجه به منفی بودن ولتاژ آستانه این ترانزیستور پس $V_{Th,L} > V_{GS,L}$ است. لذا این ترانزیستور همواره دارای یک کانال هدایت، مستقل از سطوح ولتاژ ورودی و خروجی است. علاوه هر دو نوع ترانزیستور روی یک زیر لایه **p** ساخته می شوند که به زمین متصل شده است. علاوه با توجه به شکل ۳-۸ بوده بطوریکه ترانزیستور بار همواره تحت تاثیر اثر بدنی بوده و ولتاژ آستانه آن تابعی از ولتاژ سورس، به بدنی است. همچنین ترانزیستور بار، هیچگاه وارد ناحیه قطع نخواهد شد. در جداول **I** و **II** مدهای عملیاتی دو ترانزیستور دیده می شوند.

جدول **I** عملکرد ترانزیستور معکوس کننده درایور


$I_D = 0$	$V_{GS} = V_m < V_{TH,n}$	قطع
$I_D = \frac{K'_{n,d}}{2} \left(\frac{W}{L_d} \right) (V_m - V_{TH,n})^2$	$V_{GS} = V_m > V_{TH,n}$ $V_{DS} = V_{out} > V_m - V_{TH,n}$	لشاع
$I_D = \frac{K'_{n,d}}{2} \left(\frac{W}{L_d} \right) [2(V_m - V_{TH,n})V_{out} - V_{out}^2]$	$V_{GS} = V_m > V_{TH,n}$ $V_{DS} = V_{out} < V_m - V_{TH,n}$	خطی

جدول II عملکرد ترانزیستور بار

$I_D = \frac{K'_{n,d}}{2} \left(\frac{W}{L_d} \right) (0 - V_{m,I}(V_{out}))^2$	$V_{DS,I} = V_{DD} - V_{out} > 0 - V_{TH,I}$ $V_{out} < V_{DD} + V_{TH,I}$	لشاع
$I_D = \frac{K'_{n,d}}{2} \left(\frac{W}{L_d} \right) [2(0 - V_{m,I}(V_{out})) (V_{DD} - V_{out}) - (V_{DD} - V_{out})^2]$	$V_{DS,I} = V_{DD} - V_{out} < 0 - V_{TH,I}$ $V_{out} > V_{DD} + V_{TH,I}$	خطی

در شکل 3-9 می توان مشخصه **VTC** را برای این معکوس کننده مشاهده کرد. توجه کنید که در این حالت:

$$K'_{n,d} = K'_{n,l}$$



شکل 3-9 مشخصه VTC برای یک معکوس کننده با بار nMOS تخلیه ای

می توان نشان داد که سطوح مختلف ولتاژی در این معکوس کننده عبارتند از:

$$V_{OL} = V_{DD} \quad (26)$$


$$V_{OL} = V_{OH} - V_{Th,n} - \sqrt{\left(V_{OH} - V_{Th,n}\right)^2 - \frac{K'_{n,d} \left(\frac{W}{L}\right)}{K'_{n,d} \left(\frac{W}{L}\right)_d} \left[-V_{Th,d}(V_{OL})\right]^2} \quad (27)$$

$$V_{IL} = V_{Th,n} + \frac{K'_{n,d} \left(\frac{W}{L}\right)}{K'_{n,d} \left(\frac{W}{L}\right)_d} \left[V_{out} - V_{DD} - V_{Th,I}(V_{out})\right] \quad (28)$$

$$V_{II} = V_{Th,n} + 2V_{out} + \frac{K'_{n,d} \left(\frac{W}{L}\right)}{K'_{n,d} \left(\frac{W}{L}\right)_d} \left[-V_{Th,I}(V_{out})\right] \frac{dV_{Th,I}(V_{out})}{dV_{out}} \quad (29)$$

در شکل 3-10 مشخصه های VTC این معکوس کننده را برای مقادیر مختلف مشاهده می کنید. دیده می شود که با افزایش مقاومت بار (مربوط به ترانزیستور تخلیه ای) معکوس کننده، مشخصه بهتری


خواهد داشت.



شکل 3-10 مشخصه VTC برای تصاویر مختلف K_R

3-5-1 محاسبه توان:


توان مصرفی **DC** را که میانگین توان مصرفی در حالت "1" و "0" گیت است را در رابطه (7) دیدیم. اگر $V_{in} = V_{OL}$ در طرح شکل 3-8 باشد، ترانزیستور درایور قطع و ترانزیستور بار در حالت خطی است و لذا رفتار مقاومتی دارد که می توان این توصیف را در شکل 3-11 مشاهده نمود.

شکل 3-11 مدار معادل 3-8 به ازاء $V_{in} = V_{OL}$

در این حالت داریم:

$$I_L = I_D = o \Rightarrow P|_{V_a=V_{OL}, o} = o$$

اما اگر $V_{in} = V_{OH}$ باشد، درایور در حالت خطی و بار در حالت اشباع است که می توان مطابق شکل 3-12 مدار معادل آنرا ترسیم نمود.




شکل 3-12 مدار معادل 3-8 به ازاء $V_{in} = V_{out}$

3-6-6 CMOS کننده معکوس

در این نوع معکوس کننده از دو ترانزیستور **nMOS** و **pMOS** بصورتی استفاده می شود که هر دو دارای گیت مشترک باشند و تحت شرائط اعمال ورودی به این گیت مشترک، خروجی که از درین مشترک شده آنها گرفته می شود یکبار اتصال به زمین و بار دیگر اتصال به منبع V_{DD} را داشته باشد. مزیت این معکوس کننده توان مصرفی بسیار کم آن دیگر آنکه منحنی **VTC** بسیار تیز، شبیه به منحنی ایده آل، است.

3-6-1 توصیف مدار:

در شکل 3-13 طرح یک معکوس کننده **CMOS** را می توان دید. در این طرح، گیتها مشترک شده و به ورودی V_{in} متصل می شوند و زیر لایه ترانزیستور **nMOS** به زمین و **pMOS** به V_{DD} متصل میگردند بطوریکه برای هر دو ترانزیستور بوده و لذا اثر بدنی ای نداریم. $V_{SB}=0$



شکل 3-13 طرح معکوس کننده **CMOS**

معادلات مدار شکل زیرند:


$$V_{in} = V_{GS,n} = V_{GS,p} + V_{DD} \quad (31)$$

$$V_{out} = V_{DS,n} = V_{DS,p} + V_{DD} \quad (32)$$

فرض کنید ولتاژ ورودی از ولتاژ $V_{Th,n}$ کمتر باشد. پس ترانزیستور **pMOS** قطع و **nMOS** روشن است و درحالت خطی عمل می‌کند. بر این اساس جریانهای درین هر دو ترانزیستور تقریباً معادل صفر است. لذا ولتاژ درین سورس ترانزیستور **pMOS** بسیار نزدیک صفر است و نهایتاً ولتاژ خروجی، V_{OH} خواهد بود ("1" یا V_{DD}). بهمین ترتیب اگر ولتاژ ورودی از $V_{Th,p}$ زیادتر شود، ترانزیستور **nMOS** در ناحیه خطی و ترانزیستور **pMOS** قطع است. بطوریکه ولتاژ خروجی V_{OL} می‌گردد ("0" یا نزدیک به صفر). توصیف عملکرد دو ترانزیستور در جدول III خلاصه شده است که بصورت ترسیمی نیز در شکل 3-14 می‌توان آنرا مشاهده نمود. همچنین در جدول IV نواحی مختلف سطوح ولتاژ ورودی و خروجی جمع آوری شده است.

جدول III عملکرد دو ترانزیستور در گیت معکوس کننده CMOS

الباع	خط	قطع	
$V_{DS,p} < V_{Th,p}$	$V_{DS,p} < V_{Th,p}$	$V_{DS,p} > V_{Th,p}$	ترانزیستور pMOS
$V_{ds} < V_{Th,p} + V_{DD}$	$V_{ds} < V_{Th,p} + V_{DD}$		
$V_{DS,p} < V_{DS,n} + V_{Th,p}$	$V_{DS,p} > V_{DS,n} + V_{Th,p}$		
$V_{out} < V_{ds} + V_{Th,p}$	$V_{out} > V_{ds} + V_{Th,p}$		
$V_{DS,n} > V_{Th,n}$	$V_{DS,n} > V_{Th,n}$	$V_{DS,n} < V_{Th,n}$	ترانزیستور nMOS
$V_{ds} > V_{Th,n}$	$V_{ds} > V_{Th,n}$		
$V_{DS,n} > V_{DS,p} + V_{Th,n}$	$V_{DS,n} < V_{DS,p} + V_{Th,n}$		
$V_{out} > V_{ds} + V_{Th,n}$	$V_{out} < V_{ds} + V_{Th,n}$		



شکل ۱۴-۳ ترسیمی از عملکرد ترانزیستورهای CMOS


pMOS ترانزیستور	nMOS ترانزیستور	V_{out}	V_{in}	ناحیه
خطی	قطع	V_{out}	$< V_{Th,n}$	(الف)
خطی	انباع	$V_{out} \approx high$	$V_{Th,s} \leq V_{in} \leq V_{out} + V_{Th,p}$	(ب)
انباع	انباع	V_{out}	$V_{out} + V_{Th,p} \leq V_{in} \leq V_{out} + V_{Th,n}$	(ج)
انباع	خطی	$V_{out} \approx low$	$V_{out} + V_{Th,n} \leq V_{in} \leq V_{DD} + V_{Th,p}$	(د)
قطع	خطی	V_{out}	$> V_{DD} + V_{Th,p}$	(ه)

جدول IV نواحی مختلف عملکرد ترانزیستورهای CMOS

در جدول IV می‌توان نواحی مختلف عملکرد ترانزیستور را بصورت زیر خلاصه نمود:

(الف) در این ناحیه $V_{in} < V_{Th,n}$ است. ترانزیستور nMOS قطع و ولتاژ خروجی $V_{OH} = V_{DD}$ می‌باشد

که مدل مداری آن نیز در شکل ۱۵-۳ دیده می‌شود.



شكل 3-15 مدل مداری ناحیه "الف"

ب) اگر ولتاژ ورودی از $V_{Th,n}$ بیشتر شود به ناحیه "ب" وارد میشویم بطوریکه **nMOS** اشباع شده و


ولتاژ خروجی کاهش می یابد، با مدار معادی شکل 3-16 توجه کنید که ولتاژ V_{IL} در ناحیه "ب" واقع شده است.

ج) اگر ولتاژ خروجی تنزل بیشتری یابد، ترانزیستور **pMOS** وارد ناحیه "ج" یا عملکرد اشباع شده و در


این حالت $V_{in} = V_{out}$ شده، با مدل مداری ایکه بشکل 3-17 خواهد بود.

د) در صورتیکه ولتاژ خروجی $V_{out} < V_{in} - V_{Th,n}$ شود، ترانزیستور **nMOS** در ناحیه خطی عمل می


کند. ولتاژ V_{IH} در این ناحیه بوده و مدل مداری بشکل 3-18 خواهد شد.



شكل 3-16 مدل مداری ناحیه "ب"



شکل 3-17 مدل مداری ناحیه "ج"




شکل 3-18 مدل مداری ناحیه "د"

۵) نهایتاً در صورتی که $V_{in} > V_{Th,p} + V_{DD}$ شود، ترانزیستور pMOS قطع و ولتاژ خروجی، V_{OL} ، برابر

با "0" خواهد شد. مدار معادل اینحالت نیز به شکل 3-19 خواهد بود.

تفکر: می‌توان بشکل کلی با توجه به اینکه جریان درین یک ترانزیستور تابعی از ولتاژهای V_{DS} و V_{GS} است، ترسیمی سه بعدی را از منحنی مشخصه حالت پایدار یک معکوس کننده CMOS ارائه نمود. در چنین حالتی بشکل کلی می‌توان جریان درین (برای ترانزیستور pMOS) را بر حسب ولتاژهای ورودی و خروجی در فضای سه بعدی نیز ترسیم نمود.



شکل 3-19 مدل مداری ناحیه "ه"

3-6-1 بررسی سطوح ولتاژ:

اکنون می توان پنج سطح ولتاژ مختلف را برای گیت معکوس کننده **CMOS** به روش محاسبه کرد:

V_{OH} (I): برای مدار در حالت "الف" یا شکل 3-15، جریان درین برای دو ترانزیستور صفر است و لذا

ولتاژ V_{OH} همان V_{DD} است:

$$V_{OH} = V_{DD} \quad (33)$$

V_{OL} (II): برای مدار حالت "ه" یا شکل 3-19، مجدداً جریانهای درین هر دو ترانزیستور صفر است و

نیز صفر خواهد شد پس:

$$V_{OL} = 0 \quad (34)$$

V_{IL} (III): بنا به تعریف این ولتاژ، اگر $V_{in} = V_{IL}$ باشد شبکه منحنی **VTC** برابر با -1 خواهد شد. در

چنین حالتی مدار در وضعیت "ب" قرار میگیرد (شکل 3-16) و لذا داریم:

$$I_{D,p} = I_{D,n} \quad (35)$$

ترانزیستور **nMOS** در وضعیت اشباع و **pMOS** در وضعیت خطی است بطوریکه با توجه به روابط

به هر یک، و نیز رابطه 35 و بالاخره استفاده از رابطه 1 ولتاژ $V_{IL} = V_{in}$ برابر خواهد شد

پا:

$$V_{IL} = \frac{2V_{out} + V_{Th,p} - V_{DD} + K_R V_{Th,n}}{1 + K_R} \quad (36)$$

و در آن K_R در شکل 3-10 تعریف شده است.

V_{TH} (IV): تحت شرایطی که $V_{in} = V_{IH}$ باشد، مدار معادل بصورت شکل 3-18 خواهد بود که متناظر

با عملکرد در ناحیه "د" است بطوریکه ترانزیستور **nMOS** در ناحیه خطی و **pMOS** در ناحیه

اشباع عمل خواهد کرد. مجدداً رابطه (35) در این حالت صادق است. از برابری این جربانها می‌توان

رابطه $V_{in} - V_{out}$ راتعیین کرده و از شرط $-1 = \frac{dV_{out}}{dV_{in}}$ در ازاء ولتاژ استفاده نمود تا به

نتیجه زیر رسید:

$$V_{IH} = \frac{V_{DD} + V_{Th,p} + K_R (2V_{out} + V_{Th,n})}{1 + K_R} \quad (37)$$

این رابطه بر حسب V_{out} است همچنانکه رابطه (36) نیز چنین بود. امکان تعیین این مقادیر ولتاژ بر

حسب ولتاژهای ثابت نیز می‌باشد. می‌توان نشان داد که برای یک معکوس کننده متقاضی که در آن

$V_{Th,p} + V_{Th,n} = 0$ است (ولتاژهای آستانه قرنیه یکدیگرند) با فرض $K_R = 1$ (بدلیل ساختمنهای

مشابه ترانزیستورها) ولتاژهای V_{IH} و V_{IL} بشکل زیر در می‌آیند:

$$V_{IL} = \frac{1}{8} (3V_{DD} + 2V_{Th,n})$$

$$V_{IH} = \frac{1}{8} (5V_{DD} - 2V_{Th,n})$$

تذکرہ: اگر معکوس کننڈہ **CMOS** بشكل متقارن باشد می توان در رابطہ با حاشیہ نویز آن روابط زیر را

انیات نمود:

$$NM_H = V_{OH} - V_{HI} = V_{DD} - V_{HI} = \frac{3V_{DD} + 5|V_{Th,p}| - 3V_{Th,n}}{8}$$

$$NM_L = V_{IL} - V_{OL} = V_{IL} = \frac{3V_{DD} - 3|V_{Th,p}| + 5V_{Th,n}}{8}$$

V_{INV}: این ولتاژ را بصورت زیر تعریف کردیم:

$$V_{in} = V_{out} = V_{INV}$$

مدار مناسب با این وضعیت می تواند مطابق حالت "ج" یا **باشکل 3-17** باشد. در این حالت هر دو


ترانزیستور در ناحیه اشباع خواهد بود و مجدد رابطه (35) برقرار است. از شرط اشباع و برقراری

رابطه (35) و سپس با فرض $V_{INV} = V_{in} = V_{out}$ داریم:

$$V_{in} = V_{INV} = \frac{V_{Th,n} + \sqrt{\frac{1}{K_R}(V_{DD} + V_{Th,p})}}{1 + \sqrt{\frac{1}{K_R}}} \quad (39)$$


ترسیمی مجدد از بازه های مختلف عملکرد مجموعه، همراه با ذکر نقطه نظری بر V_{INV} در **شکل 3-20** قابل مشاهده است.

3-20 قابل مشاهده است.



شکل 3-20 مشخصه VTC معکوس کننده CMOS

تذکر: دیدیم که در این معکوس کننده صرف نظر از جریانهای نفوذی کوچک و استاندارد زمانی که $V_{in} > V_{DD} + V_{Th,p}$ یا $V_{in} < V_{Th,n}$ باشد، جریان قابل ملاحظه ای از منبع کشیده نمی شود. اما در مقاطع عبور از "1" و "0" به "1" (نواحی ب، ج، د) ترانزیستورها جریان غیر صفری را هدایت می کنند. اگر $V_{in} = V_{INV}$ باشد، هر دو ترانزیستور در اشباع هستند (ناحیه "ج" که فوقا نیز اشاره شد) ولذا حداکثر جریان استاندارک از منبع تغذیه کشیده می شود. بنابراین می توان در یک ترسیم تقریبی نحوه تغییرات جریان درین ترانزیستورها همراه با مشخصه VTC را، در هنگام گذر، بصورت شکل 3-21 ارائه نمود.



شکل 3-21 ترسیم جریان منبع تقدیه

7-3 طراحی یک معکوس کننده CMOS

معکوس کننده **CMOS** دارای ویژگیهای مناسبی از جمله منحنی مشخصه **VTC** با شیب زیاد و همجنین حاشیه نویز بزرگ است. تعیین ولتاژ آستانه در این نوع معکوس کننده‌ها از اهمیت ویژه‌ای برخوردار است بطوری که عملاً در قدم اول منظور از طراحی یک معکوس کننده، تعیین ساختاری است با میزان مطلوبی از ولتاژ آستانه عملکرد. به این منظور از ولتاژ محاسبه شده در رابطه (39) شروع کرده و در مراحل اول این معادله را بر حسب K_R حل می‌کنیم. نتیجه بشکل زیر است:

$$K_R = \left[\frac{V_{DD} + V_{TH,P} - V_{INV}}{V_{INV} - V_{TH,N}} \right]^2 \quad (40)$$

از آنجا که در یک معکوس کننده ایده آل باید مشخصه **VTC** متقارن باشد، پس می‌توان فرض کرد که رابطه زیر برقرار است:

$$V_{INV} = \frac{1}{2} V_{DD} \quad (41)$$

و لذا با این فرض رابطه (40) بشکل زیر تبدیل خواهد شد:

$$(K_R)_{ideal} = \left(\frac{V_{DD}/2 + V_{Th,p}}{V_{DD}/2 - V_{Th,n}} \right)^2 \quad (42)$$

بدینه ای است در زمانی که $-V_{Th,p} = V_{Th,n}$ این رابطه به شکل زیر در می آید:

$$\text{برای یک معکوس کننده متقاضی ایده آل} \quad K_R = 1 \quad (43)$$


که با توجه به تعریف K_R خواهیم داشت:

$$K_R = \frac{K'_{n,d} \left(\frac{W}{L} \right)_d}{K'_{p,l} \left(\frac{W}{L} \right)_l} = \frac{\mu_n C_{ox} \left(\frac{W}{L} \right)_n}{\mu_p C_{ox} \left(\frac{W}{L} \right)_p} = \frac{\mu_n \left(\frac{W}{L} \right)_n}{\mu_p \left(\frac{W}{L} \right)_p} = 1 \quad (44)$$

که در آن فرض یکسان بودن خازنهای اکسیدگیت یکسان در دو ترانزیستور استفاده شده است. با قراردادن مقادیر نوعی ضرائب μ_n و μ_p در یک نیمه هادی؟، می توان برای یک معکوس کننده متقاضی و ایده آل به شرط زیر رسید:

$$\left(\frac{W}{L} \right)_p \cong 2/5 \left(\frac{W}{L} \right)_n \quad (45)$$

این شرط که بیان کننده پهنای کالال بیشتر برای **pMOS** نسبت به **CMOS** است، حاوی نحوه طراحی تقارنی برای این گیت نیز میباشد. در صورت عدم برقراری رابطه (45) مشخصه **VTC** می تواند با فرض $K_R > 1$ یا $K_R < 1$ جایجا شده بطوریکه V_{INV} هم می تواند در رابطه (41) صادق نباشد و بترتیب کمتر با بیشتر شود. در شکل 3-21 ترسیمی از مشخصه فوق در ازاء برقراری یا عدم برقراری شرط (45) ارائه شده است.



شکل 3-21 مشخصه VTC یک معکوس کننده CMOS در شرایط مختلف انتخاب K_p


تذکر: در طرح فوق دیدیم که ترانزیستور **pMOS** مساحت بیشتری را در مقایسه با ترانزیستور **nMOS** اشغال می کند بطوریکه می توان فرض کرد که در این حالت $N_{\text{eff}} = 1$ است. مادامی که بحث تنها به معکوس کننده های **CMOS** محدود شود، این گیتها مساحت چندانی را اشغال نمی کنند. اما اگر مدارهای ترکیبی بزرگتری مد نظر باشند مساحت اشغال شده توسط این منطق نسبت به مساحت اشغال شده توسط منطق **nMOS** افزایش می یابد، چرا که غالباً در منطق **CMOS** ترانزیستورهای بیشتری استفاده می شود. این مساحت های اشغالی گیتها را بنام **مساحت Die** نیز می شناسیم.

3-7-1 مصرف توان:

به منظور بررسی توان باید توان مصرفی این معکوس کننده را در دو ناحیه مختلف "الف" و "ھ" بازبینی نمود. در ناحیه "الف"، ترانزیستور **pMOS** در ناحیه خطی بوده و ترانزیستور **nMOS** در ناحیه قطع است و در ناحیه "ھ"، وضعیت دو ترانزیستور برعکس می شود. از آنجا که در هر دو ناحیه $I_d = I_0 = 0$ است، پس توان مصرفی برابر با صفر است که البته این انتخاب دقیق نیست، چرا که در V_{INV} مصرف توان وجود دارد اما فرض بصورت تقریبی قابل قبول می باشد.

3-8 عملکرد سوئیچینگ یک معکوس کننده CMOS

به منظور سرعت عملکرد یک سیستم دیجیتالی، لازم است بتوانیم تخمینی از سرعت عملکرد یک گیت معکوس کننده را ارائه دهیم. بدین منظور فرض کنید مطابق شکل 3-22 دو گیت را بهم متصل کرده ایم.



شکل 3-22 اتصال دو گیت معکوس کننده پشت سر هم

با در نظر گرفتن خازنهای ترانزیستورهای ورودی

خازنهای هر دو ترانزیستور بصورت مشخصی تعیین شده اند. خازن C_{INT} حاوی خازن اتصال میانی است. فرض کنید که یک شکل موج پاسی به ورودی اولین معکوس کننده اعمال شود و هدف بررسی V_{out} با در نظر گرفتن کلیه خازنهاست. تعدادی از خازنها (خازنهای پیوندی)، خازنهای تابع ولتاژ معکوس هستند. این خازنها بصورت غیر خطی چنین رفتاری را از خود نشان می دهدند. لذا تعیین دقیق شکل موج خروجی امکان پذیر نیست. اما با تقریب خطی سازی می توان این خازنها را به خازن خطی تبدیل کرد و آنها را بین گره خروجی معکوس کننده و زمین در نظر گرفت. اگر با این تقریب کل خازنهای موجود در خروجی را خازن بار بنامیم، خواهیم داشت:


$$C_{load} = C_{g,d,n} + C_{g,d,p} + C_{d,h,n} + C_{d,h,p} + C_{int} + C_g \quad (46)$$

در عمل چون در معکوس کننده های CMOS ولتاژ های سورس به زیر لایه هردو ترانزیستور همواره صفرند و بعلاوه خازنهای گیت تا زیر لایه به دلیل اتصال گره وردی توسط آنها به زمین، قابل کنار گذاشتن می باشند با این معکوس کننده دارای مدار ساده ای بشکل 3-23 خواهد بود.


به این ترتیب پاسخ گذرای معکوس کننده عملاً یافتن زمانهای شارژ و شارژ خازن C_{load} از طریق یکی از ترانزیستورهاست. این پاسخ، یا عبارتی زمانهای شارژ و شارژ، عملاً مرتبط با تاخیر گیت هستند. بدین منظور فرض کنید که به یک گیت معکوس کننده ورودی پله ای اعمال کرده و خروجی را مشاهده کنیم. مثالی از این مورد می تواند در شکل 3-24 دیده شود.

زمانهای تاخیر در صفر با یک شدن خروجی را به ترتیب با t_{PLH} و t_{PHL} نشان می دهیم و آنها را به شکل زیر تعریف می کنیم:

t_{PLH} : فاصله زمانی بین لحظه ای که ورودی "1" می شود تا لحظه ای که خروجی متناظر با آن "0" می گردد (زمانی که ولتاژ خروجی از V_{OH} به V_{OL} افت یابد)،



شکل 3-23 مدل ساده شده معکوس کننده شکل 3-22



شکل ۳-۲۴ ولتاژهای ورودی و خروجی مربوط به یک معکوس کننده

τ_{PLH} : فاصله زمانی بین لحظه‌ای که ورودی "0" می‌شود تا لحظه‌ای که خروجی منتظر با آن "1" می‌گردد
(زمانی که ولتاژ خروجی از V_{OL} به $V_{50\%}$ رشد یابد).

در توصیف فوق $V_{50\%}$ بصورت زیر تعریف می‌شود:

$$V_{50\%} = \frac{V_{OH} + V_{OL}}{2} \quad (47)$$

و لذا:

$$\tau_{PLH} = t_1 - t_0 \quad \& \quad \tau_{PLH} = t_3 - t_2 \quad (48)$$


متوسط تاخیر انتشار را متوسط دو تاخیر فوق تعریف می‌نماییم:

$$\tau_p = \frac{\tau_{PLH} + \tau_{PLH}}{2} \quad (49)$$

زمانهای خیز و افت نیز در شکل 3-25 دیده شده و بصورت زیر تعریف می‌شوند:

τ_{rise} : زمان لازم برای آنکه ولتاژ خروجی از $V_{10\%}$ به $V_{90\%}$ صعود کند.

τ_{fall} : زمان لازم برای آنکه ولتاژ خروجی از $V_{90\%}$ به $V_{10\%}$ نزول کند.



شکل 3-25 ترسیم زمانهای خیز و افت خروجی

و بعلاوه:

$$V_{10\%} = V_{OL} + \frac{V_{OH} - V_{OL}}{10} \quad \& \quad V_{90\%} = V_{OL} + \frac{9(V_{OH} - V_{OL})}{10} \quad (50)$$

همچنین:

$$\tau_{fall} = t_B - t_A \quad \& \quad \tau_{rise} = t_D - t_C \quad (51)$$

زمانهای فوق را می‌توان توسط مدل مداری ساده‌ای نیز محاسبه نمود. بدین منظور فرض کنید که جریان بار با میزان I_{avg} ثابت، در طول تغییر خروجی، تقریب زده شود. می‌توان زمانهای تاخیر را بصورت زیر محاسبه کرد:

$$\tau_{PLH} = \frac{C_{load} \Delta V_{HL}}{I_{avg,HL}} = \frac{C_{load} (V_{OH} - V_{10\%})}{I_{avg,HL}} \quad (52)$$

$$\tau_{PLH} = \frac{C_{load} \Delta V_{LH}}{I_{avg,LH}} = \frac{C_{load} (V_{90\%} - V_{OL})}{I_{avg,LH}} = \frac{C_{load} (V_{OH} - V_{10\%})}{I_{avg,LH}} \quad (53)$$


بطوریکه در آنها:

$$I_{avg,HL} = \frac{1}{2} \left[i_C \Big|_{V_{out}=V_{off}} + i_C \Big|_{V_{out}=V_{sat}} \right] \quad (54)$$

$$I_{avg,LH} = \frac{1}{2} \left[i_C \Big|_{V_{out}=V_{off}} + i_C \Big|_{V_{out}=V_{sat}} \right] \quad (55)$$

توجه کنید که درنوشتن روابط فوق از تاخیرهای خیز و افت صرف نظر شده است و تغییرات جریان بار بین ابتدا و انتهای گذار لحاظ نشده و لذا روابط تقریبی، اما با دقت مناسبی هستند.

توصیف دقیق تری را می‌توان با مدار معادل شکل 3-26 درهنگام گذار خروجی از "1" به "0" که فرم ساده شده شکل 3-23 است، نیز بدست آورد.



شکل 3-26 مدار معادل معکوس کننده CMOS


درهنگام گذار خروجی از "1" \rightarrow "0"

درگره خروجی این مدار داریم:

$$C_{load} \frac{dV_{out}}{dt} = i_C = i_{D,p} - i_{D,n} \quad (56)$$

در ابتدا فرض کنید ورودی از V_{OL} به V_{OH} پرش کند. طبیعی است که قبلاً از آن، ولتاژ خروجی V_{OH} بوده و با چنین تغییری ترانزیستور **nMOS** روشن شده و شروع به تخلیه بار خازن می‌نماید و ترانزیستور **pMOS** خاموش می‌باشد و طبیعتاً در معادله $i_{D,p} = 0$ است.

در شکل 3-26 برای این تغییر در ورودی، ولتاژ خروجی ترسیم شده است.



شکل 3-27 شکل موجه‌های ورودی و خروجی در گذر "1" → "0"

نهایتاً با تقریب و اگر فرض شود، میتوان نشان داد که روابط زیر برقرارند:

$$\tau_{PLH} = \frac{1.6C_{load}}{K_n V_{DD}} \quad \& \quad \tau_{PIL} = \frac{1.6C_{load}}{K_p V_{DD}} \quad (57)$$

علاوه در یک معکوس کننده **CMOS** با فرض $|V_{Th,p}| = V_{Th,n}$ و حداقل اندازه برای طول ترانزیستورها، به منظور

باید: $\tau_{PLH} = \tau_{PIL}$

$$K_n = K_p = \frac{W_p}{W_n} = \frac{\mu_n}{\mu_p} \quad (58)$$

و همچنین چهت تنزل زمان تاخیر و سریعتر کردن مدار باید C_{load} کم شده و $\frac{W}{L}$ نیز افزایش باید به کار V_{DD} داشته باشد.

بزرگ اختیار شود.

ندک: در تکمیل موارد فوق، باد آوری می شود که اگر موج ورودی یک پاس پله ای شکل و ایده آل نباشد،


طبعاً دارای زمانهای خیر، τ_r و افت، τ_f بوده که چهت محاسبه زمانهای تاخیر می توان نشانداد که

نتیجه شکل زیر است:

$$\begin{aligned} \tau_{PLH} &= \sqrt{\left(\tau_{PLH}|_{ideal}\right)^2 + \left(\frac{\tau_f}{2}\right)^2} \\ \tau_{PHL} &= \sqrt{\left(\tau_{PHL}|_{ideal}\right)^2 + \left(\frac{\tau_f}{2}\right)^2} \end{aligned} \quad (59)$$

3-9 نوسانگر حلقوی


هرگیت معکوس کننده، بسته به اینکه چه تعدادی خروجی به آن متصل شده است، می تواند دارای یک تاخیر معینی باشد و این نکته در آنالیز چنین گیتهایی معمولاً صرف نظر می شود. اما اگر هدف، تنها بررسی اثر تاخیر گیت باشد می توان آنرا در یک مدار نوسانگر حلقوی شامل تعداد فردی از گیتها مثلاً مطابق شکل 3-28 مطالعه نمود.



شکل 3-28 نوسانگر حلقوی با معکوس کننده های ایده آل

به دلیل تاخیر موجود در هر طبقه معکوس کننده، این مدار به تناوب نوسان کرده و میتوان نوسانات آن در شکل

3-29 دیده می شود.



شکل 3-29 شکل موجهای نقاط مختلف مدار شکل 3-28

پریود نوسان T را می توان بر حسب روابط زیر با لحاظ کردن $C_{load_1} = C_{load_2} = C_{load_3}$ بصورت زیر نوشت:

$$T = \tau_{PHL_1} + \tau_{PHL_2} + \tau_{PHL_3} + \tau_{PLH_1} + \tau_{PLH_2} + \tau_{PLH_3} = 6\tau_p$$

و لذا:

$$f = \frac{1}{T} = \frac{1}{6\tau_p} \quad (60)$$


بنابراین برای یک نوسانگر n طبقه (با n فرد) داریم:


$$f = \frac{1}{2n\tau_p} \quad (61)$$

3-10 قفل شدگی

بعض مدارهای **CMOS** متاثر از پدیده ای ناشی از ایجاد و اتصال پیوندهای **pnp** با **npn** شده که محرک تولید ترانزیستورهای دو قطبی ناخواسته ای می شوند و فرآیند موسوم به فرآیند قفل شدگی را بوجود می آورند در **شکل 3-30** سطح مقطع یک معکوس کننده **CMOS** همراه با معادل مداری ساده شده آن دیده می شود.

بهنگام روش شدن گیت جریان کوچکی از مقاومت R_{well} عبور کرده که در صورت ازدیاد آن امکان تهیه ولتاژ V_{BE} برای روش کردن ترانزیستور Q_1 (**pnp**) وجود می آید. روش شدن ترانزیستور به منزله عبور جریانی از منبع تغذیه بوده که عمدۀ آن از R_{sub} گذشته و می تواند ترانزیستور Q_2 (**npn**) را نیز روش نماید. بدنبال این اثر جریان بیشتری از منبع کشیده شده که می تواند Q_1 را دارای V_{BE} بزرگتر کرده و لذا جریان کلکتور آنرا زیادتر کند. چنین افزایش خود تقویتی در ترانزیستورهای Q_1 و Q_2 بهمنزله وجود یک فیدبک مثبت بوده که حتی می تواند در صورت عدم کنترل، منجر به سوختن دو ترانزیستور شود. در ساده ترین راه حل می توان R_{sub} و R_{well} را به حد کافی کوچک نمود که در عمل چنین خواسته ای در گیت **شکل 3-30** و در واقع برای یک زوج از ترانزیستورهای **pMOS** و **nMOS** مهیا می باشد.






شکل 3-30 (الف) سطح مقطع یک معکوس کننده CMOS

ب) مدار معادل آن

اما برای مدارهای با تراکم بالا که حاوی چندین ترانزیستور **pMOS** و **nMOS** می‌باشد و تنها یک اتصال چاه V_{DD} و یک اتصال زیرلایه به GND موجود است. ترانزیستورهای دورتر مقاومت‌های R_{Well} و R_{sub} زیادتری را خواهند دید. این مساله با افزایش تعداد منابع تغذیه قابل رفع بوده و در طراحی به منظور جلوگیری از عدم افزایش سطح آی سی اتصال منبع تغذیه در هر 4 یا 5 سانتی متر مربع، پیشنهاد قابل قبولی است.

در روش دیگر می‌توان لایه رونشستی را که میزان دوپینگ آن کم است روى زیرلایه بادوپینگ زیاد قرارداده و باعث شد که جریان ترانزیستورهای عمودی به سمت مسیر زیرلایه با مقاومت کم، متخرف شود.

تذکر: اگر توجه خود را به ترانزیستورهای موجود درورودی یا خروجی (I/O) معطوف داریم، دیده می‌شود که این ترانزیستورها برخلاف ترانزیستورهای درونی معمولاً جریان های زیادی را از خود عبور می‌دهند. در ساخت این ترانزیستورها از حلقه های محافظتی مطابق شکل 3-31 استفاده شده که در واقع اتصالات تغذیه ای دور ترانزیستور هستند و باعث کاهش مقادیر R_{Well} و R_{sub} و همچنین بهره ترانزیستورها می‌شوند.



شکل 3-31 طراحی ترانزیستور های I/O

3-11 طراحی سوپر بافر

دیدیم که تاخیر یک مدار، مناسب است با میزان بار خازنی که مدار باید راه اندازی کند (روابط (57)). که در صورت بزرگ شدن بار خازنی ممکن است این تاخیر قابل قبول نباشد. مثالهایی از این بارهای خازنی بزرگ عبارتند از اتصال باس ها، خطوط متصل به خط **Reset** و مسیرهای طولانی. البته خازنهای نظیر به این موارد با خازنهای درونی گیت نیز موازی شده که طبعتاً خازن کل بزرگتر را ایجاد می کنند. جهت تامین جریان راه اندازی، میتوان سطوح خروجی گیتهای معکوس کننده را بزرگتر کرد که خود در مدارهای با تراکم زیاد کفايت نخواهد کرد چرا که این فرآیند همراه با افزایش سطح گیت بوده و معادل با ازدیاد تاخیر است. اینجاست که اهمیت یک گیت معکوس کننده بعنوان "میانگذر" یا "بافر" را میتوان درک نمود.

3-11-1 طرح یک بافر با معکوس کننده:


در شکل 3-32 طرح یک بافر را به کمک معکوس کننده های **CMOS** مشاهده می کنید. فرض شده است که یک گیت معکوس کننده را با نسبت پهنهای حداقل "2" به "1" بترتیب برای ترانزیستور **nMOS** و **pMOS** به کار گرفته ایم و این معکوس کننده باید بار خازنی C_L را راه اندازی کند. به منظور کاهش تاخیر، از یک معکوس کننده دوم بعنوان بافر استفاده می شود. هدف، حداقل کردن تاخیر کل مجموعه است. توجه کنید که به منظور

تقارن تاخیر خیز و افت لازم است که نسبت پهنهای ترانزیستورهای درون گیت معکوس کننده "بافر" نیز "۳" به "۱" باشد. (مثلا سطح U_{L} برای ترانزیستور **nMOS** و U_{H} برای ترانزیستور **pMOS**)

فرض کنید که خازن گیت معکوس کننده اول UC_{in} (و طبعا خازن ورودی بافر) باشد و از خازنهای اتصال و نفوذی صرف نظر کرده باشیم. علاوه گیریم $x = \frac{C_L}{C_{in}}$ تعریف شده است. بطور تقریبی اگر حداقل تاخیر گیت اول

فرض شود، با قرار دادن خازنی معادل UC_{in} بعنوان بار، تاخیر گیت اول همراه با درنفلگرفتن بار آن $u\tau_0$ می شود. سپس اگر تاخیر گیت دوم (بافر) مجددا $u\tau_0$ فرض شود، با توجه به بار $C_L = xC_{in}$. تاخیر گیت دوم همراه با این

بار خازنی $\frac{x}{u} u\tau_0$ خواهد شد.




شکل 3-32 توصیف یک معکوس کننده بعنوان بافر

اکنون کل تاخیر مجموعه برابر است با:

$$\tau_{Total} = u\tau_0 + \frac{x}{u}\tau_0 \quad (62)$$

اگر بخواهیم سطح ترانزیستور دوم (عنوان بافر) یا درواقع طرح ساختار این ترانزیستور را معین کنیم، باید U_{L} را بدست آوریم. بهینه مقدار U_{L} ، با مشتق گیری از رابطه (62) و سپس صفر قرار دادن حاصل، برابر با $U_{Lopt} = \sqrt{x}$ است. بدین معنی که مثلا برای حالتی با $C_L = 1600C_{in}$ باید پهنهای ترانزیستورهای بافر 40 برابر ترانزیستورهای طبقه اول باشد که عدد بسیار بزرگی است و باعث می شود که این روش عملی نباشد (توجه کنید که

برای این حالت تاخیر کل $\tau_{Total} = 80\tau_0$ است که خوبی بهتر از مقدار $\tau_{Total} = 1600\tau_0$ می باشد ولی هنوز بزرگ است. در واقع این روش برای X کوچک بسیار مناسب است ولی برای X بزرگ چنین نیست. برای رفع این مشکل استفاده از طرح شکل 3-33 با چند بافر پیشنهاد می شود که در آن افزایش سطح، مرحله به مرحله صورت گیرد. بدین معنی که هر طبقه نسبت به طبقه قبل رشد سطحی داشته باشد. برای چنین عملی باید خازن نفوذی نیز لحاظ شود. اگر ظرفیت خازن نفوذی معکوس کننده اول C_d باشد در هر مرحله خازن نفوذی دارای ظرفیت $u^l C_d$ باشد.



شکل 3-33 توصیف بافر چند طبقه

در چنین حالتی تاخیر مرحله آم، مستقل از آ، برابر است با:

$$\tau_i = \frac{u^i C_d + u^{i+1} C_{ds}}{u^i (C_d + C_{ds})} \tau_0 = \frac{C_d + u C_{ds}}{C_d + C_{ds}} \tau_0 \quad (63)$$

در این حالت τ تاخیر معکوس کننده برای راه اندازی بار با $\tau = C_d + C_{ds}$ است و τ ضربی از آن خواهد شد. با توجه به استقلال رابطه (63) از شماره مرحله ایکه بر روی می شود (عنی مرحله آم)، تاخیر کل، یک τ برای اولین گیت و N برابر τ برای طبقات بعدی یعنی $\tau = (N+1)\tau_i$ خواهد بود. بنابراین:

$$\tau_{Total} = (N+1)\tau_i \quad (64)$$

اکنون فرض کنید که $C_L = u^{N+1} C_{ds}$ اختیار شود. می توان نشان داد که رابطه زیر برقرار است:

$$u \ln u - u = \frac{C_d}{C_{in}} \quad (65)$$

اگر C_d قابل اغماض باشد خواهیم داشت $\ln u = 1$ و لذا $u = e$ و در این حالت مقدار کل تاخیر بر حسب u برابر است با:

$$\tau_{Total} = \left\{ \left[\ln \left(\frac{C_L}{C_{in}} \right) \right] \tau_0 \right\} \frac{u}{\ln u} \quad (66)$$


اگر این رابطه را که عملاً بر حسب u است مطابق شکل 3-34 ترسیم کنیم می‌توان نکات زیر را جهت

مجموعه شکل 3-33 جمع بندی نمود:

1 - منحنی‌ها در حوالی نقطه $u=2$ حداقل و نسبتاً دارای شبکه کم هستند، لذا انتخاب $u=3$ یا بعضاً 4 انتخاب مناسبی است.

2 - برای u انتخابی در بازه بالا، تاخیر کل در حوالی u ، افزایش قابل ملاحظه‌ای نداشته و میتوان با یک تاخیر نسبتاً یکنواخت مجموعه شکل 3-33 را پکار برد.

3 - افزایش بیشتر u تعداد معکوس کننده‌های مجموعه را کمتر کرده ولی در عوض نیازمند سطوح اشغال بیشتری خواهیم بود.



شكل 3-34 ترسیم ضریب $u/\ln u$ بر حسب u و توصیف ضریب تاخیر کل