Subject : ½ Date

«بسم الله الرحمن الرحیم»

جلسه کامل

کتاب Digital Integrated Circuits A Design Perspective

Jan M. Rabaey

(آقای sequential تدریس می‌شود.)

مقدمه: آقای بابج (Babbage) اولین کامپیوتر را در سال 17,470 ساخت. وی برای چرخ دنده‌ها و کارهای مکانیکی کامپیوتر طراحی می‌کرد اما به علت نرسیدن دقت کافی به نتیجه نرسید و نتوانست کار را تمام کند.

اولین کامپیوتر الکترونیکی ENIAC است. (1946)

سرعت کامپیوتر ما با Bips می‌تونه در سرعت ایاک به هندسه کامپیوترهای امروزی پایین‌تر است

از لحاظ سرعت و ... ترانزیستور بهتر از لامپ بود.

Subject : Date 3

اوایل سال 1960 میلادی Bipolar شروع شد

اولین IC، اولین مدار مجتمع دیجیتال در سال 1963 ساخته شد

اولین میکروپروسسور توسط اینتل ساخته شد، 4004 فرکانس بیشترین سرعت آن 1MHz بود

(سال 1971)

اولین چیپ شکن اینتل Intel 4004 بود

امروزه (2008) تا Pentium IV هم که حدود 3 تا 4 بیلیون ترانزیستور در پنتیوم 4 هست

الان تا 5 بیلیون بالاست.

قانون آنال Moore (مور) Moore's Law در سال 1965 گفت:

تعداد ترانزیستور در chip، هر 12 تا 24 ماه دو برابر می شود

تکنولوژی نیمه هادی ها باید به طور متوسط هر 18 ماه دو برابر شود.

چرا این قانون برقرار ماند؟

ایشان پیش بینی کرد که علم انسان هر 18 ماه دو برابر می شود و این باعث می شود علم انسان رشد و عقب نماند بنابراین هر 18 ماه دو برابر شود باعث می شود تکنولوژی ما نیز دو برابر شود

Subject : Date



Subject :

Date

چگالی توان : توان بی دهد چند وات در یک سانتی متر مربع مصرف می‌شود و واحد آن W/cm^2 است.

با توجه به شکل که در فصول قبل دیدیم : چگالی توان در سطح معادل نیروگاه اتمی و حدود ۱۰ برابر چگالی توان معادل خروجی نازل موشک باید بوده باشد.

مصرف توان با افزایش فرکانس زیاد است زیرا حرارت زیادی تولید می‌کند و این بد است.

یکی از چالش‌های اساسی مصرف توان است.

چگالی توان بجز از مصرف توان مفهوم را می‌رساند. مثل اینکه ۱۰۰ وات توان حرارتی تولید کنیم ولی در دمای بالا پخش می‌شود، اما اگر روی یک نقطه متمرکز کنیم همان نقطه داغ می‌شود یعنی چند وات در یک سانتی متر مربع توان مصرف می‌شود.

چرا خروجی موشک با وجود حرارت بسیار زیاد در تونل خوب نمی‌شود؟

چون سوخت موشک جامد است (پروانه) می‌باشد که آنرا قبل از سوخت از داخل آن می‌سوزانند موشک عبورش می‌دهند که آخرش پروانه شود و بعد بسوزد.

ساخت موشک در کشور آلمان بود که بعد از جنگ جهانی دوم آلمانها موشک را به دو کشور شوروی و آمریکا بردند.

موشک مخصوص آمریکایی‌ها است که به ماه رفت.

موشک فضا پیما است.

©MICRO

Subject : 5 Date

در سه بال هم میکرو پروسسورهست.

چالش های VLSI در دوره جدید (اسلاید 22 از 51)

Microscopic problems of DSM میکروسکوپیک در اعماد دیپ سوبمیک	Microscopic Issues of VDSM میکروسکوپیک در اعماد دیپ سوبمیک
ultra-high speed design شکل طراحی سیستمهای سرعت بالا (زمینه سرعت)	Time-to-Market زمانی که طول می کشد به بازار برسد (باید زودتر) برسد به بازار. الا به بازار.
InterConnect شکل ارتباطات	Millions of Gates تعداد گیتهای بالا که هم زمان تعداد طبقه ها زیاد می شود
Noie Crosstalk	High-Level Abstractions
Reliability, Manufacturability قابلیت اطمینان، قابلیت ساخت.	Reuse & IP: Portability بیشتر در طراحی سیستم از قطعات پیشین استفاده کنیم و از ایجاد مجدد طراحی سیستمهای قبلی باشد.
Power Dissipation اتلاف توان	Predictability
clock distribution توزیع clock	etc.
Everything looks a little Different	...and there's a lot of them!

در سه زمان الان به بازار برای این طلب و جهانی است که بتوانند طراحی محصول خود را ارائه دهند

بتوانند طراحی جدید آن چیزی که می آید این محصول دیگر فروش نمی رود و این چالش است.


Subject :
Date
System
Module
Gate
circuit
Device
(System)
(Module)
(Gate)
(circuit)
(Device)
S
G
D
n+
n+

Subject : 7 Date

: Design Metrics معیارهای طراحی یا

قیمت، قابلیت اطمینان، سرعت، معیارهای هزینه‌ای که باید بهینه‌سازی شوند

- Cost of Integrated Circuits :

* NRE (non-recurrent engineering) costs

* Recurrent costs

هزینه‌ی طراحی و هزینه‌ی تکرارشونده.

مدار مجتمع ۱ میلیون دلار قیمت دارد

Die قیمت : $\text{Die قیمت} = \frac{\text{قیمت wafer (تراشه‌های قالبی)}}{\text{تعداد Die در wafer}}$

هزینه‌ی تراشه

$$\text{Die cost} = \frac{\text{wafer cost}}{\text{Dies per wafer} \times \text{Die yield}}$$

$$y = \frac{\text{No. of good chips per wafer} \times 100}{\text{Total number of chips per wafer}}$$

$$\text{Dies per wafer} = \frac{\pi \times (\text{wafer diameter}/2)^2}{\text{die area}} - \frac{\pi \times \text{wafer diameter}}{\sqrt{2 \times \text{die area}}}$$

Subject : Date 8

32 of 51 (۱۸ به)

$$\text{Die yield} = \left(1 + \frac{\text{defects Per unit area} \times \text{die area}}{\alpha}\right)^{-\alpha}$$

α is approximately 3

$$\text{Die cost} = f(\text{die area})^4$$





مثلاً 19 تا Die در این ویفر

Die 4 تا Die 1 در این ویفر

هرچی die ما کوچیکتر باشه تعداد بیشتری از اون‌ها روی ویفر جا میشن و هزینه‌ی هر کدوم کمتر میشه. یعنی اگر ابعاد Die رو کوچک‌تر کنیم تعداد Die‌های بیشتری روی ویفر جا میشن و هزینه‌ی هر Die کمتر میشه.

chip	Metal layers	line width	wafer cost	Def./cm²	Area mm²
386DX	2	0.9μ	$900	1.0	43

Dies/wafer	yield	Die cost
360	71٪	$4

$$\text{Die cost} = \frac{\text{wafer cost}}{\text{Dies per wafer}} \div \text{Yield}$$

$$= \frac{\$900}{360} \div 71\%$$

MICRO

Subject : 9 Date

DC operation

Voltage Transfer Characteristic



$V_{OH} = f(V_{OL})$

$V_{OL} = f(V_{OH})$

$V_M = f(V_M)$





Subject : Date

$V_{OH\,min} = 4.5V$ $V_{IH\,min} = 3V$: مثال

$V_{OL\,max} = 1V$ $V_{IL\,max} = 2.5V$

یعنی از 4.5 تا بالا یک می گیریم و زیر 1 تا صفر می گیریم و بین آنها undefine Region است.

$V_{IH\,min} = 3V$ یعنی اگر ورودی گیت بعدی از 3 بالا باشد خروجی صفر می شود.

Definition of Noise Margins



برای سطح Noise Margin می گیریم → 1.5 volt



$NM_H = V_{OH} - V_{IH}$

Noise Margin High

undifined Region



Noise Margin low

$NM_L = V_{IL} - V_{OL}$

Gate output Gate Input

V_{OL} و V_{IL} رفتار ایده آل تبدیل طبقه قبل

Noise Margin داشتن

دوست و دشمن

Subject : 11 Date

Regenerative Property

A chain of Inverters



Fan-out and Fan-in



Fan-out N

Fan-in M


Subject :
Date 12
the Ideal Gate
V_{out}
V_{in}
$G=\infty$
$R_i=\infty$
$R_o=0$
$Fanout=\infty$
$NM_H=NM_L=V_{DD}/2$

Subject : 13 Date





fall time (زمان پائین آمدن)


Subject :
Date
Ring oscillator
T = 2 x tp x N

Subject : 15 Date



A first-order RC Network



$V_{out}(t) = (1 - e^{-t/RC})\,V$

$t_p = \ln(2)\,\tau = 0.69RC$

Important model - matches delay of inverter



Subject : Date 76

$v_{out} = (1-e^{-t/\tau})V \rightarrow \frac{1}{2}V = (1-e^{-t/\tau})V \rightarrow$

$e^{-t/\tau} = 1-\frac{1}{2} = \frac{1}{2} \rightarrow \ln(e^{-t/\tau}) = \ln\frac{1}{2} \simeq -0.69 \rightarrow$

$-t/\tau = -0.69 \Rightarrow t_p = 0.69\tau \rightarrow t_p = 0.69RC$

Power Dissipation (اتلاف توان) 48 of 51 اسلاید

Instantaneous power: (توان لحظه ای)

$P(t) = v(t)i(t) = v_{supply}\, i(t)$

Peak Power:
توان ماکزیمم در مدار

$P_{Peak} = v_{supply}\, i_{Peak}$

Average Power:

$P_{ave} = \frac{1}{T}\int_t^{t+T} p(t)dt = \frac{v_{supply}}{T}\int_t^{t+T} i_{supply}(t)dt$

Energy and Energy-Delay 49 of 51 اسلاید

Power-Delay Product (PDP) =

E = Energy per operation $= P_{av} \times t_p$

هرچه PDP کمتر باشد عملکرد مدار بهتر است چون توان کمتری مصرف شده و انرژی کمتری می‌سوزد.

Subject : 17 Date

Energy - Delay product (EPD) =

quality metric of Gate = E x tp

50 of 51 (M-1)

A First - order RC Network



$$E_{0\to 1} = \int_0^T P(t)\,dt = V_{dd}\int_0^T i_{supply}(t)\,dt = V_{dd}\int_0^{V_{dd}} C_L\,dv_{out} = C_L \cdot V_{dd}^2$$

$$E_{cap} = \int_0^T P_{cap}(t)\,dt = \int_0^T v_{out}\, i_{cap}(t)\,dt = \int_0^{V_{dd}} C_L\, v_{out}\, dv_{out} = \frac{1}{2} C_L \cdot V_{dd}^2$$

Transistor Model for Manual Analysis 53 of 51 (M-1)

Table 3.2 Parameters for manual model of generic 0.25 μm CMOS process (L = minimum length device).

	V_{T0} (V)	γ ($V^{0.5}$)	V_{DSAT} (V)	K' (A/V^2)	λ (V^{-1})
NMOS	0.43	0.4	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.4	-1	-30×10^{-6}	-0.1

©MICRO

Subject : Date 18

K'_{nMOS} و K'_{PMOS} برابر $\frac{1}{3}$ است.

The Transistor as a Switch

در مدار منطقی از ترانزیستور به عنوان یک منبع جریان استفاده کردیم ولی در VLSI از آن به عنوان





چون می خواهیم میزان مقاومت را در حالت روشن بدون محاسبه کنیم از خروجی $V_{DD}/2$ تا V_{DD} را در نظر

گیریم.

گیت Not





خروجی برابر است از V_{DD} تغییر کند به $V_{DD}/2$ و سپس میزان تاخیر یک مقاومت

حساب کرده میانگین می گیریم R_{on} بدست می آید با مقاومت V_{DD} و $V_{DD}/2$ که بدست آمده دو

Subject : 19 Date

میانگین را بدست می‌آوریم بازهم R_{on} بدست می‌آید چون خطا V_{DD} و $V_{DD}/2$ تقریباً خطا ثانی است.

$$R_{on} = R_{eq} = \frac{1}{2}\left(\frac{V_{DD}}{I_{Dsat}(1+\lambda V_{DD})} + \frac{V_{DD}/2}{I_{Dsat}(1+\lambda V_{DD}/2)}\right) \approx \frac{3}{4}\frac{V_{DD}}{I_{Dsat}}\left(1-\frac{5}{6}\lambda V_{DD}\right)$$

مقاومت معادل تابعی از V_{DD} هم هست. V_{DD} هرچه بزرگتر باعث مقاومت کوچک می‌شود.

در مقابل $I_D = K\frac{W}{L}(V_{gs}-V_T)^2$

نسبت مقاومت PMOS 3 تا 4 برابر NMOS است.

32.1.22 جلسه سوم

استادیار

The Gate Capacitance



$C_{gate} = \frac{\varepsilon_{ox} WL}{t_{ox}}$



Subject :

Date 2/

S. 4 of 58







Operation Region	C_{gb}	C_{gs}	C_{gd}
cut-off	$C_{ox}WL_{eff}$	0	0
Triode	0	$C_{ox}WL_{eff}/2$	$C_{ox}WL_{eff}/2$
saturation	0	$(2/3)C_{ox}WL_{eff}$	0

Most important regions in digital design: Saturation and cut-off

ناحیه اشباع و قطع

cut-off حالت قطع در MOS ایجاد می‌شود وقتی ولتاژ گیت و substrait یا body برابر باشد و ظرفیت C_{ox} (ظرفیت خازن ایجاد شده) برابر $C_{ox}WL_{eff}$ می‌باشد و مقدار آن برابر است با: $C_{ox}WL_{eff}$

که L_{eff} طول

MICRO

Subject : 21 Date



B 38 of 55

Dynamic behavior of MoTransistor

B 41 of 55

Gate Capacitance



Capacitance as a function of V_{GS} (with $V_{DS} = 0$)

ظرفیت خازنی گیت بر حسب ولتاژ گیت

capacitance as a function of the degree of saturation

Subject : Date 22

Diffusion Capacitance s.43 of 55



$C_{Diff} = C_{bottom} + C_{SW} = C_j \times Area + C_{jSW} \times PERIMETER$

$C_{Diff} = C_j \times L_S W + C_{jSW}(2L_S + W)$

Capacitances in 0.25 μm CMOS process s.46 of 55

	C_{sb} (fF/μm²)	C_0 (fF/μm)	C_j fF/μm²	m_j	Φ_0 (V)	C_{jSW} (fF/μm)	m_{jSW}	Φ_{0SW} (V)
NMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
PMOS	6	0.27	1.9	0.48	0.9	0.22	0.32	0.9

Chapter 4 : The wire

Subject : 23 Date

فصل دوم تکنولوژی ساخت ... را بررسی کردیم

فصل سوم در مورد Device بود که خازن‌ها و مقاومت‌ها این بحث را بررسی شد

در فصل چهارم بحث روی وایرینگ را بررسی می‌کنیم

ترکیب R و C باعث می‌شود تأخیر در مدار داشته باشیم. با R و C نباید پاس کنیم زیرا ایجاد می‌شود که

سبب تأخیر می‌شود. به این دلیل wiring مهم است چون باعث تأخیر مدار می‌شود.

The wire

اگر بخواهیم روی ویفر نشان دهیم به این صورت است:



schematics physical

مقاومت تا کیلو اهم پس باید بخاطر بسپاریم.

دو نوع تأخیر را باید بشناسیم و تفاوت آن‌ها را بدانیم. (تأخیر خود سیم)

در رابطه با تأخیر گیت با سیم جمع می‌کنیم.



Subject : 25 Date

Capacitance : the parallel Plate Model



$C_{int} = \frac{\varepsilon_{di}}{t_{di}} WL$ $\quad S_{wire} = \frac{S}{S \cdot S_L} = \frac{1}{S_L}$





Subject : Date 26

Wire Resistance



$R = \frac{\rho L}{H W}$

Sheet Resistance

R_0

$R_1 \equiv R_2$ (چون $\frac{L}{W}$ آنها برابر است)





Subject : 27 Date

Polycide Gate MOSFET



Silicide: WSi_2 ، $TiSi_2$ ، $PtSi_2$ and $TaSi_2$

Conductivity = 8-10 times better than poly

the Lumped Model

Subject :

Date 28





The Lumped RC-Model

S 27

The Elmore Delay



$R_{ik} = \sum R_j \Rightarrow (R_j \in [path(s \to i) \cap path(s \to k)])$

$\tau_{Di} = \sum_{k=1}^{N} C_k R_{ik}$

MICRO

Subject : 29 Date

The Elmore Delay

RC chain



$$\tau_N = \sum_{i=1}^{N} R_i \sum_{j=1}^{N} C_j = R_1 \sum_{j=1}^{N} C_j + R_2 \sum_{j=2}^{N} C_j + \cdots + R_N C_N$$

$$\tau_N = R_1 C_1 + (R_1 + R_2) C_2 + \cdots + (R_1 + R_2 + \cdots + R_p) C_p + (R_1 + \cdots + R_p + R_j) C_j + \cdots + (R_1 + \cdots + R_z) C_z$$

Subject : Date 80

Wire Model 3 20

Assume: wire modeled by N equal-length segments

$$\tau_{DN} = \left(\frac{l}{N}\right)^2 (rc + 2rc + \cdots + Nrc) = (rcl^2)\frac{N(N+1)}{2N^2} = RC\frac{N+1}{2N}$$

for large value of N:

$$\tau_{DN} = \frac{RC}{2} = \frac{rcl^2}{2}$$

Chapter 5 : The Inverter S 1 of 78

The MOS Inverter : A First Glance S 2

Subject : 31 Date



PMos ⟷ $V_{DS} = V_{DD} - V_{out}$

این ترانزیستور وصل می‌شود

@ V_{in} $V_{GS} > V_{th}$

NMos ⟷ $V_{DS} = V_{out}$

@ V_{in} $V_{GS} > V_{th}$ این ترانزیستور وصل می‌شود

همواره یکی از این دو ترانزیستور وصل است.

هر وقت یک از این دو ترانزیستور وصل شد می‌تواند جریان را از خود عبور دهد چون می‌خواهیم جریان از خروجی عبور کند پس باید ترانزیستور وصل باشد

V_{in} ↑ → بالایی خاموش و پایینی روشن

چون بالایی خاموش است (قطع است) در نتیجه جریان نمی‌تواند از آن عبور کند لذا V_{out} می‌خواهد تغییر وضعیت بدهد (در این لحظه V_{out} هنوز V_{DD} است) هر وقت روشن می‌شود در نتیجه جریان دارم.

جریان از آن عبور می‌کند (خروجی) ولی جریان دیگر نمی‌تواند عبور کند

CMos Inverter S3

در این اسلاید (S3) نیت by out نیت not می‌شود است

ولتاژ بالایی از پایینی بیشتر است ← 2.5 ولت

مقاومت کانال ترانزیستورها در حدود 2 کیلو اهم است. ترانزیستور P است.

Subject :

Date 32





قرار میدهیم P از نظر ابعاد 2 تا 3 برابر قرار میدهیم N هست.

CMos Inverter

S 5

First-order DC Analysis





Subject : 33 Date

PMOS load lines (شیب خط بار) 33



CMOS Inverter load characteristics 34



Subject :

Date 34

CMOS Inverter VTC

84



بسمه تعالی

1392.1.29

جلسه چهارم

در مدارهای شکل گیت Not از یک ترانزیستور NMOS خازنی و یک ترانزیستور PMOS

بوشن میباشد. برای V_i های کوچک ترانزیستور NMOS در ناحیه saturation هست (اکثرا) و V_o هم در حدود $\frac{V_{DD}}{2}$ میباشد. در این حالت مقاومت کانال ترانزیستور NMOS و PMOS یکسان میباشد و $\frac{V_o}{V_i}$ در حدود 1 میباشد. اگر V_i کمتر از $\frac{V_{DD}}{2}$ باشد V_o بیشتر از $\frac{V_{DD}}{2}$ میشود و برعکس.



Subject : 35 Date

Switching threshold as a function of Transistor Ratio



$$K_n V_{Dsat\,n}\left(V_M - V_{Tn} - \frac{V_{Dsat\,n}}{2}\right) + K_p V_{Dsat\,p}\left(V_M - V_{DD} - V_{Tp} - \frac{V_{Dsat\,p}}{2}\right) = 0$$

Solving for V_M yields

$$V_M = \frac{\left(V_{Tn} + \frac{V_{Dsat\,n}}{2}\right) + r\left(V_{DD} + V_{Tp} + \frac{V_{Dsat}}{2}\right)}{1+r} \quad \text{with} \quad r = \frac{K_p V_{Dsat\,p}}{K_n V_{Dsat\,n}} = \frac{v_{sat\,p} W_p}{v_{sat\,n} W_n}$$

Subject : Date 36

Determining V_{IH} and V_{IL} S12



$$V_{IH} - V_{IL} = -\frac{(V_{OH} - V_{OL})}{g} = \frac{-V_{DD}}{g}$$

$$V_{IH} = V_M - \frac{V_M}{g} \qquad V_{IL} = V_M + \frac{V_{DD} - V_M}{g}$$

$$NM_H = V_{DD} - V_{IH} \qquad NM_L = V_{IL}$$

S13

$$g = -\frac{1}{I_D(V_M)} \frac{K_n V_{Dsatn} + K_p V_{Dsatp}}{\lambda_n + \lambda_p} \approx \frac{1+r}{V_M - V_{Tn} - V_{Dsat}/2)(\lambda_n - \lambda_p)}$$

Subject : 37 Date

Impact of Process Variations S16



CMOS Inverter propagation Delay S18

NMOS 1 V_{DD} Low → High



$I_D = \frac{k'}{2}\frac{W}{L}(V_{GS} - V_T)^2$ (I)

©MICRO

Subject : Date 38

$$I_D = k\frac{W}{L}\left[(V_{GS}-V_T)\frac{V_{DS}}{2} - \frac{V_{DS}^2}{2}\right] \quad (II)$$

$$t_{PHL} = \frac{C_L V_{swing}/2}{I_{av}} \approx \frac{C_L}{K_n V_{DD}}$$



Mos Inverter propagation Delay 39 of 78

©MKFaridi Approach 2


Subject : 39
Date
Transient Response
$t_{PHL} = 0.69 R_{on} C_L$
$R_{eq} = \frac{1}{V_{DD/2}} \int_{V_{DD/2}}^{V_{DD}} \frac{V}{I_{Dsat}(1+\lambda V)} dV \approx \frac{3}{4} \frac{V_{DD}}{I_{Dsat}} (1 + \frac{7}{9}\lambda V_{DD})$
with $I_{Dsat} = k' \frac{W}{L} \left((V_{DD} - V_T) V_{Dsat} - \frac{V_{Dsat}^2}{2} \right)$
$t_p = 0.69 C_L (R_{eqH} + R_{eqL})/2$

Subject :

Date



NMOS/PMOS ratio

S.25 of 78

Subject : 41 Date

Inverter chain





Subject :

Date 42

$f^N = F = C_L / C_{gin} \Rightarrow f = \sqrt[N]{F}$

(c gate in) → خازن ورودی طبقه اول

in ... out C_L

N: تعداد طبقات

f: نسبت ابعاد ترانزیستور پایه به ابعاد ترانزیستور قبلی

Baffer Design

S.91 of 78

N	f	F
1	69	65
2	8	18
3	4	15
4	2.8	15.3

1 — 69

1 — 8 — 69

1 — 4 — 16 — 69

1 — 2.8 — 8 — 22.6 — 69

$f^1 = 69$ $f^2 = 69 \rightarrow f = 8$ $f^3 = 69 \rightarrow f = 28$

1 — 4 — 16

ابعاد خازن 3 برابر قبلی میشود

پس کاری کردیم که تاخیر همه طبقات برابر باشد و با استفاده از تعداد طبقات می‌توان ابعاد ترانزیستورها بهتر آورد.

MKNO of $f = 2.7$ (Free مدیر) → تاخیر کم میشود

Subject : 13 Date

Short circuit Currents



Dynamic Power Dissipation



Subject :

Date 44

Energy / Transition $= C_L \times V_{DD}^2$

Power = Energy / transition $\times f = C_L \times V_{DD}^2 \times f$

زمان کار

• راه‌های ایجاد توان دینامیک چیست

• برای کاهش توان اینامیک باید کدام یک از C_L ، V_{DD} و f را کم کنیم.

مزایای کم کردن توان کم کردن چون می خواهیم هزینه ها را بسازیم که بیرون باشند و V_{DD} را کم

می توانیم کم کنیم و C_L را می توانیم کم کنیم که برای این کار باید ابعاد را کم کرد. اگر V_{DD} را کم کنیم باز عوض می شود

Reverse - Biased Diode Leakage 5 % of TB



Reverse leakage current

J_s = 1 - 2 fA/μm^2 at 25 deg c for 0.25 μm diffusion

J_s doubles for every 9 deg C

$I_{DL} = J_s \times A$

از دیود ها برای مدار مجتمع استفاده می کنیم که در بین

P و N سیلیکون توان را ایجاد می کند ← توان نشتی

جریانی هستند که در حالت خاموشی هم وجود دارند و باعث توان نشتی می شوند.

اگر تعداد ترانزیستور ها کم کنیم ⟹ از توان نشتی می توان چشم پوشی کرد

اگر توان نشتی کم کنیم ⟹ توان نشتی قابل صرف نظر کردن است.

Subject : 15 Date

بسمه تعالی

92.2.5 جلسه پنجم

where does Power go on CMOS? توان در CMOS چه مصرف می‌شود؟

1- Dynamic Power Consumption → توان دینامیکی که در خازن‌ها ذخیره می‌شود

2- Short circuit Currents → جریان اتصال کوتاه → در مدار بین Supply و زمین ایجاد می‌شود

3- Leakage → توان تلف شده در اثر جریان نشتی ترانزیستور

Modification for circuits with Reduced swing اصلاح مدارهای با سوئینگ کاهش یافته



انرژی ذخیره شده در خازن C_L در ابتدای کار V_{DD} است و زمانی که ترانزیستور هدایت می‌شود و خازن شروع به تخلیه می‌کند، ولتاژ خازن از V_{DD} تا $V_{DD}-V_t$ کاهش می‌یابد. پس ماکزیمم ولتاژ خازن $V_{DD}-V_t$ است.

$$E_{0\to 1} = C_L \cdot V_{DD} \cdot (V_{DD} - V_t)$$

Subject : Date 96

قانون کلی از Nand gate مثال است مقدار مشترا موجب تر طرح می شوند.

Computing the capacitances Pa: 189 Pf Example 5.4 ex
190



Figure 5.13 Pa: 190

$V_{DD} = 2.5V$ این شکل دوتایی Not موسم

$2\lambda = 0.25\mu m \Rightarrow \lambda = 0.125\mu m$ Layout در صفحه بعد آورده شده است

ابعاد سورس و $9\lambda \times 9\lambda = 16\lambda^2 + 4\lambda^2 + 3\lambda^2 = 19\lambda^2 \rightarrow$ ابعاد سورس

ابعاد درین : $19\lambda^2$ (مثل سورس کوچکتر)

عرض سورس $= 15\lambda$

عرض درین $= 15\lambda$

Subject. 97
Year. Month. Date.



Figure 5.15 Layout of two chained, minimum-size inverters using SCMOS Design Rules (see also Color-plate 6).

Table 5.1 Inverter transistor data

	W/L	AD (μm^2)	PD (μm)	AS (μm^2)	PS (μm)
NMOS	0.375/0.25	0.5 ($19\lambda^2$)	1.875 (15λ)	0.5 ($19\lambda^2$)	1.875 (15λ)
PMOS	1.125/0.25	0.7 ($95\lambda^2$)	2.575 (19λ)	0.7 ($95\lambda^2$)	2.575 (19λ)

Subject:
Year. Month. Date. ( )

98



$C_{GS} = \frac{2}{3} C_G$ حالت اشباع

$C_{GS} = \frac{1}{2} C_G$ حالت تریود

در حالت H→L و L→H مقدار C_L را حساب کردهایم.



side wall junction

	C_{ox} (fF/μm²)	C_o (fF/μm)	C_j (fF/μm²)	m_j	Φ_b (V)	C_{jsw} (fF/μm)	m_{jsw}	Φ_{bsw} (V)
NMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
PMOS	6	0.27	1.9	0.48	0.9	0.22	0.32	0.9

Table 3.5 Capacitance parameters of NMOS and PMOS transistors in 0.25μm CMOS process

PdPCO



Figure 5.15 Layout of two chained, minimum-size inverters using SCMOS Design Rules (see also Color-plate 6)


Subject.
Year. Month. Date. ( )
Oxide
(table 5.2)
PAPCO



Table 3.4 – Average distribution of channel capacitance of MOS transistor for different operation regions

Operation Region	C_{GCB}	C_{GCS}	C_{GCD}	C_{GC}	C_G
cut-off	$C_{ox}WL$	0	0	$C_{ox}WL$	$C_{ox}WL + 2C_oW$
resistive	0	$C_{ox}WL/2$	$C_{ox}WL/2$	$C_{ox}WL$	$C_{ox}WL + 2C_oW$
saturation	0	$(2/3)C_{ox}WL$	0	$(2/3)C_{ox}WL$	$(2/3)C_{ox}WL + 2C_oW$

Subject:
Year. Month. Date. ( )

53

Table 5.2 - Components of C_L (for high-to-low and low-to-high transition).

Page: 189/513

Capacitor	Expression	value(fF)(H→L)	value(fF)(L→H)
C_{jj1}	$2C_{GDon}W_n$	0.23	0.23
C_{jj2}	$2C_{GDop}W_p$	0.61	0.61
C_{jb1}	$K_{eq_n}A_{Dn}C_J + K_{eq_{sw}n}P_{Dn}C_{JSW}$	0.66	0.90
C_{jb2}	$K_{eq_p}A_{Dp}C_J + K_{eq_{sw}p}P_{Dp}C_{JSW}$	1.5	1.15
C_{g3}	$(C_{GDon}+C_{GSon})W_n + C_{ox}W_nL_n$	0.76	0.76
C_{g4}	$(C_{GDop}+C_{GSop})W_p + C_{ox}W_pL_p$	2.28	2.28
C_D	From Extraction	0.12	0.12
C_L	Σ	6.1	6.0

(آخر تأخیر دوم با خازن متناظر با خروجی طبقه و دوم با خازن معادل با ورودی طبقه اول حاصل می‌شود.)

حال با استفاده از C_L های جدول بالا مقدار R_{eq} را بدست آورید.

R_{eq} 13 K Ω (L/W)n

2.5 μm

$R_{eq} \simeq 32.5$ (L/W)p

تأخیر = $0.69 \times R_{eq} \times C_L$

Reminder:



PqPCO

Subject: 53
Year Month Date ( )

ex: (Page: 233/515) PDF نمونه مدار



Figure 6.12 Layout a four-input NAND gate in complementary CMOS.

چهار تای پایینی سری شده اند.

$P_{area\,d} = 19\lambda = 19 \times 0.125 = 0.0625$

$C_{gate} = 2\lambda^2 \times C_{ox} \left(\frac{F}{\lambda^2}\right)$

$P_{gate} = C_{sw} \times P_{ox} \left(\frac{cm}{\lambda}\right)$

Side wall

$19\lambda + 2\lambda + \cdots$

$S_{total} = S_{s_1} = 2\lambda^2$

$S_{D_1} = 9\lambda^2 \qquad S_{s_2} = 9\lambda^2$

$S_{D_4} = 2\lambda^2$

PAPCO

Subject:

Year: Month: Date: ( )

54

Table 6.1 Area and perimeter of transistors in 4 input NAND gate.

Transistor	W (μm)	AS (μm²)	AD (μm²)	PS (μm)	PD(μm)
1	0.5	0.3125	0.0625	1.75	0.25
2	0.5	0.0625	0.0625	0.25	0.25
3	0.5	0.0625	0.0625	0.25	0.25
4	0.5	0.0625	0.3125	0.25	1.75
5	0.375	0.296875	0.171875	1.875	0.875
6	0.375	0.171875	0.171875	0.875	0.875
7	0.375	0.171875	0.171875	0.875	0.875
8	0.375	0.296875	0.171875	1.875	0.875

It is assumed that the output connects to a single, minimum-size inverter. The effect of intra-cell routing, which is small, is ignored. The various contributions are summarized in Table 6.2. For the NMOS and PMOS junctions, we use $K_{eq} = 0.57$, $K_{eqsw} = 0.61$, and $K_{eq} = 0.79$, $K_{eqsw} = 0.86$, respectively. Notice that the gate-to-drain capacitance is multiplied by a factor of two for all internal nodes and the output node to account for the Miller effect (this ignores the fact that the internal nodes have a slightly smaller swing due to the threshold drop).

Table 6.2 Computation of capacitances for high-to-low transition at the output. The table shows the intrinsic delay of the gate without extra loading. Any *fan-out* capacitance would simply be added to the C_L term.

Capacitor	Contributions (H→L)	Value (fF) (H→L)
C_1	$C_{d1} + C_{n2} + 2 * C_{gd2} + 2 * C_{gs2}$	(0.57 * 0.0625 * 2+ 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2+ 0.61 * 0.25* 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85fF
C_2	$C_{d2} + C_{n3} + 2 * C_{gd2} + 2 * C_{gs3}$	(0.57 * 0.0625 * 2+ 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2+ 0.61 * 0.25* 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85fF
C_3	$C_{d3} + C_{n4} + 2 * C_{gd3} + 2 * C_{gs4}$	(0.57 * 0.0625 * 2+ 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2+ 0.61 * 0.25* 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85fF
C_L	$C_{d4} + 2 * C_{gd4} + C_{d5} + C_{d6} + C_{d7} + C_{d8} + 2 * C_{gd5} + 2 * C_{gd6} + 2 * C_{gd7} + 2 * C_{gd8} = C_{d4} + 4 * C_{d5} + 4 * 2 * C_{gd6}$	(0.57 * 0.3125 * 2 + 0.61 * 1.75 *0.28) + 2 * (0.31 * 0.5)+ 4 * (0.79 * 0.171875* 1.9+ 0.86 * 0.875 * 0.22)+ 4 * 2 * (0.27 * 0.375) = 3.47fF

Using Eq. (6.4), we can compute the propagation delay as:

$$t_{pHL} = 0.69\left(\frac{13K\Omega}{2}\right)(0.85fF + 2 \cdot 0.85fF + 3 \cdot 0.85fF + 4 \cdot 3.47fF) = 85ps$$

The simulated delay for this particular transition was found to be 86 psec! The hand analysis gives a fairly accurate estimate given all assumptions and linearizations made. For example, we assume that the gate-source (or gate-drain) capacitance only consists of the overlap component. This is not entirely the case, as during the transition some other contributions come in place depending upon the operating region.

PAPCO

Subject: 55
Year. Month. Date. ( )



Chapter 6. Digital Integrated Circuits - A Design Perspective

Static Complementary CMOS



PUN and PDN are dual logic networks

Subject:
Year. Month. Date. ( )

Example Gate: NAND

A	B	out
0	0	1
0	1	1
1	0	1
1	1	0

Truth Table of a 2 input NAND Gate



PDN: $Q = AB$ ← conduction to GND

PUN: $F = \bar{A} + \bar{B} = \overline{AB}$ ← conduction to V_{DD}

(Conduction: ...)

$\overline{G(In_1, In_2, In_3, \ldots)} \equiv F(\bar{In}_1, \bar{In}_2, \bar{In}_3, \ldots)$

Example Gate: NOR

A	B	out
0	0	1
0	1	0
1	0	0
1	1	0

Truth Table of a 2 input NOR Gate



PAPCO

Subject: 52
Year Month Date ( )

Complex CMOS Gate 11 of 119

(Complex : ...)



Constructing a Complex Gate 12 of 119

(a) Pull-Down Network (b) Deriving the pull-up network hierarchically by identifying sub-nets




A
B
B
A
C1
C2

Subject: 61
Year. Month. Date. ( )

ابعاد ترانزیستورها (size of transistor)

برای اینکه تاخیر low-to-high و high-to-low هم‌مقدار باشند باید ترانزیستورها را این‌طور ابعادشان انتخاب کنیم.

ترانزیستورهای P و ترانزیستورهای n مساوی باشد

پس ابعاد ترانزیستورهای P را دو برابر ابعاد ترانزیستورهای n در نظر می‌گیریم برای اینکه مقاومتشان کم باشد

پس بدترین حالت را در نظر می‌گیریم و نتیجه NAND باید مثل ترانزیستورهایش دیده شود

ابعاد ترانزیستور $\frac{1}{2}$ مقاومتی باشد پس

- یا ابعاد بزرگتر را انتخاب شود که ابعاد ترانزیستورهای پایین

که ترانزیستورهای n هستند نصف ابعاد ترانزیستورهای P

شوند.

در شماتیک معمولی همگی شان دیده می‌شود، اما در شبکه

متقارن ترانزیستورها قرار دارند.

P4PCO

Subject :
Year . Month . Date . ( )

62

Fan-out :

بتعداد ورودی هایی که می توان به یک گیت وارد کرد

اگر گیت با ورودی های زیاد داشته باشیم، تأخیر انتشار

زیاد می شود.

بهترین حالت این است که بیشتر از ۴ ورودی وصل نشیم.

t_{PHL}

تأخیر انتشار high-to-low معمولاً خیلی کمتر از low-to-high است.

زمان $\frac{2}{3}$ افزایش می یابد. پس با افزایش سطح تأخیر low-to-high زیاد می شود.



در مدار پایین چون بدترین حالت باید جریان تأمین نماید پس باید ابعاد آن بزرگتر باشد

$W_1 > W_2 > W_3$

PAPCO

Subject: 63
Year. Month. Date. ( )

برای این کاهش پیدا کند بعد از مدتی از مدارهای با بیت بالا چطور وردی استفاده کنیم

و تعداد طبقات کم باشد.

: Radiod Logic

تکنیک های دیگر برای ساخت مدارات بهتر :

در این تکنیک یک مقاومت کشش pull-up دارم و یک شبکه pull-down دارم و بسته به ورودی یا خاموش

بودن آن یک قسم دیگر این مقاومت وشبکه موجود است.

$$V_{out} = \frac{R_n}{R_p + R_n} \times V_{DD}$$

باید R_p کوچک باشد تا R_n کوچک ← t_f

برای قبل از نظر اما حس اصلی آن کم شدن توان مصرفی و تعداد ترانزیستورها و تاخیر کمتر می شود.

تبدیل کند به هر گیت ضرب می شود و جریان از بالا به پایین جاری است.

عیب : ساخت مقاومت روی چیپ که در حال آن از ترانزیستور بجای R استفاده می شود که

کیفیت آن به ویژگی پارامترهای مدل بوده بنابراین تکنولوژی NMOS می گویند که در آن جای مقاومت

از P ترانزیستور استفاده شود، Pseudo-NMOS نامیده می شود.

PAPCO

Subject:
Year. Month. Date. ( )

برای این مقاومت R_p نزدیک باشد ابعاد ترانزیستور کوچک و ترانزیستورهای پایینی باید کوچک باشند

در این حالت عیب بوجود می آید زمان شانه زیاد می شود و t_{PLH} زیاد می گردد

$$V_{OL} = (V_{DD} - V_T)\left[1 - \sqrt{1 - \frac{K_p}{K_n}}\right]$$ ← ابعاد ترانزیستور P

هرچه K_p کوچکتر باشد V_{OL} کمتر می شود

t_{PLH} مناسب است برای کاهش آن می توان از درجه ترانزیستور درجه بالا یا pullup آن استفاده کرد $M_2 \gg M_1$ که زمان دستیابی یک clock به M_1 داده وخارج از طریق آن شانه می شود

: Dcrsl

در گیت های درجه بندی pullDown است که در شاخه یک سیستم متصل هستند و مکمل هم می باشند

گیت های سری و دیگری موازی

مزیت این مدار ایجاد منبع ثابت است و باعث سرعت بالا می شود

گیت XNOR - XOR شرح داده شد

A	B	out	$\overline{out}$
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

PAPCO

Subject: 65
Year. Month. Date. ( )

: Pass - transistor

A	B	out
0	0	0
0	1	0
1	0	0
1	1	1

: AND