

Subject :

Date _____

« دیجیتال اینگریج الکھنے »

لکھ کارکن

Digital Integrated Circuits A Design perspective

Jan M. Rabaey

دیجیٹل سسکوئنچل

سنس: سلیج (cabbage) الکھنے کا پروگرام - 20 میں سے 10

لے ش. جیل چون 17,470

ایم ڈیم: طبع کا دبیل نہیں بلکہ اپنے چول ایم ڈیم کا نہیں

خال ملین بڑ

ایم کامپیوٹر ENIAC ایم۔ (1946)

معنی: ایم کامپیوٹر ایم بیپس یعنی درست ایم بیپس کا سیکھ ایم بیپس

ایم بیپس کا اس تصور کا عالم نہیں کہ ایم بیپس دوبارہ تصور کا عالم

قائم میں درست ایم بیپس Bell 1948 میں تصور کیا گیا

ایم بیپس کا عالم نہیں کہ ایم بیپس

©AMICO

Subject :

Date 3

مختصر Bipolar مشفقہ 1960ء

مادلین جی. ایلر کائنٹری دیپال دریں 1963ء میں تھا۔

اوپرین بیپولار میکروپروسessor کا ایڈم ساختہ تھا جو اسے میکروپروسessor کا

(پہلی) 1971ء

اوپرین پیارک اسٹریٹ Intel 4004

اوپرین (پہلی) 1971ء میں مونٹیکیل میکروپروسessor کا ایڈم تھا۔

اوپرین 5 میکروپلاسٹ

شتابیت آنار Moore Law (1965ء) میں تھا۔

فقط ہر 18 میلیوں سال بعد 1 میکروپلاسٹ کا ایڈم تھا۔

ٹیکنالوجی میکروپلاسٹ کا ایڈم تھا۔

چالیوں تک تیجاءں؟


ایشان پیارک کو میکروپلاسٹ کا ایڈم تھا۔

میکروپلاسٹ کا ایڈم تھا۔

6MICR

Subject : 9

Date



Wafer دیز ویر

(دستورالدين و دروس ملهمة مدن)

Passivieren Die -t-Subjekt

من سایر مسائل علم اسلام (Die پیرامون علم اسلام) در اینجا معرفت نموده شد.

اکار (Die) میں اسی سلسلہ تحریر کو دینے کے لئے درجہ بندی کی جائے گی۔

نگاه قراش ها نیز مادری شود.

١٣: قریبًاً $\frac{1}{4}$ ملليمتر من قصیر more بعده تصل إلى

پیمانه شد که این منظمه اینجا درست بود و بعده کرد و پس رفته است

(جع) كورسات (الطبابة) ودورات (الطبابة) ودورات (الطبابة)

©MACRO®

Subject : _____ Date : _____

چگالی تاریخ: مثلاً می خواهد چند دات در اینستاگرام معرفت موقت را برای دسترسی بسیار کوتاه کند.

آنچه باید نمود: مثلاً می خواهد چگالی تاریخ دسترسی را کم کنند تا مثلاً ۵ دقیقه

چگالی تاریخ می خواهد گرفته باشند تا مثلاً بازی بوده باشند.

می خواهد تاریخ می خواهد مخفی باشد تا زیادی کلید نماید.

بازچالش: مثلاً این معرفت تاریخ است.

چگالی تاریخ: مثلاً بازچالش می خواهد مخفی باشد تا مثلاً مخفی باشد.

آنچه باید نمود: مثلاً این می خواهد فقط مخفی شوند تا مثلاً مخفی باشند.

کنکر: مثلاً معرفت تاریخ مخفی باشد.

چگالی: مثلاً بازچالش می خواهد مخفی باشد تا مثلاً مخفی باشد.

می خواهد مخفی باشد: مثلاً می خواهد مخفی باشد (برای اینستاگرام) تا مثلاً این مخفی باشد از زمان

آندرید: مثلاً می خواهد مخفی باشد از زمان آندرید برای سوپر بکسوز

مخفی: مثلاً می خواهد مخفی باشد تا مثلاً مخفی باشد.

مخفی و آندرید: مثلاً می خواهد مخفی باشد تا مثلاً مخفی باشد.

مخفی و آندرید: مثلاً مخفی باشد تا مثلاً مخفی باشد.

مشخص: مثلاً می خواهد مخفی باشد تا مثلاً مخفی باشد.

مشخص: مثلاً می خواهد مخفی باشد تا مثلاً مخفی باشد.

Subject : 5	Date
(22 of 51) نموذج عاشر (MSI)	الجالكى لـ MSI
Microscopic problems (DS & MI)	Microscopic Issues (DS & MI)
ultra high speed design	Time-to-Market
InterConnect	Billions of Gates
Noise Crosstalk	High Level Abstractions
Reliability, Manufacturability	Reuse & IP: Portability
Power Dissipation	Predictability
clock distribution	Everything looks a little different and there's a lot of them!

Subject :

Date


الذكاء الاصطناعي ومتغيراته

الذكاء الاصطناعي ومتغيراته

مقدمة في

System (جهاز) \rightarrow Module (وحدة)
جهاز يتألف من وحدات مترابطة

(جهاز) \rightarrow Device (جهاز) \rightarrow circuit (دائرة) \rightarrow Gate



هذا يسمى بـ معمولة تصميم طارئ شرط مالي حيث ينبع من المهم أن يتم إنتاجها

أقل تكلفة ممكنة حيث طلب وفقاً لمعايير راديو، نظراً لأن المعايير المطلوبة

أقل تكلفة ممكنة حيث طلب وفقاً لمعايير راديو، نظراً لأن المعايير المطلوبة

أقل تكلفة ممكنة حيث طلب وفقاً لمعايير راديو، نظراً لأن المعايير المطلوبة

© MICRO

Subject : Design Metrics

Date _____

i. Design Metrics

يتضمن معايير المطالع عدداً من المعايير التي تحدد جودة المنتج.

- Cost of Integral Circuits :

NRE (non-recurring engineering) costs

Recurrent costs

مقدار التكلفة المتراكمة

كم عدد الوافيرات التي تم إنتاجها

$$\text{Die cost} = \frac{\text{Wafer cost}}{\text{No. of dies per wafer}} : \text{Die cost}$$

cost of die

Die cost = Wafer cost

Dies per wafer \times Die yield

$$y = \frac{\text{No. of good dies per wafer} \times \text{yield}}{\text{Total number of dies per wafer}}$$

$$\text{Dies per wafer} = \frac{\pi \times (\text{wafer diameter}/2)^2}{\text{die area}} - \frac{\pi \times \text{wafer diameter}}{\sqrt{2 \times \text{die area}}}$$

units :-

Subject :



Date ... 8

32 of 51 v N)

$$\text{die yield} = \left(1 + \frac{\text{defects per unit area} \times \text{die area}}{\alpha} \right)^{-\alpha}$$

α is approximately 3

$$\text{die cost} = f(\text{die area})^n$$



die⁴ / die² area → cross cut

يؤدي إلى إزالة مساحة عائمة جملة مع إزالة مساحة عائمة جملة

مترافق مع إزالة المسافات بين المكونات

عند إزالة المسافات بين المكونات،Die² too large cost / Die² yield will increase

chip Metal layers	line width	wafer cost	Def./cm ²	Area/mm ²	
386DX	2	0.90	\$20	1.0	43

Die wafer yield Die cost

360	7.71	\$4
-----	------	-----

$$\text{Die cost} = \frac{\text{cost}}{360} \cdot \frac{7.71}{\text{yield}}$$

@MICRO

Dies per wafer

Subject : 9

Date _____

الحمد لله رب العالمين \rightarrow Die Ausarbeitung ist fertiggestellt.

الحمد لله رب العالمين \rightarrow Die Ausarbeitung ist fertiggestellt.

الحمد لله رب العالمين \rightarrow Die Ausarbeitung ist fertiggestellt.


91 - 12 to

جودة

أولاً

DC operation

voltage Transfer characteristic



Subject :

Date 10

$$V_{OH\min} = 1.5 \text{ V}$$

$$V_{IH\min} = 3 \text{ V}$$

: The Clipping

$$V_{OL\max} = 1 \text{ V}$$


$$V_{IL\max} = 2.5 \text{ V}$$

all undefined regions will be clipped at $V_{OH} = 1.5 \text{ V}$ & $V_{IL} = 2.5 \text{ V}$



at $V_{IH} = 3 \text{ V}$ Not all undefined regions will be clipped at $V_{IH\min} = 3 \text{ V}$

35 of 51

Definition of Noise Margins



for $V_{OH} = 1.5 \rightarrow$ noise margin high $\rightarrow 1.5 \text{ nm}$
دارد



Gate output Gate Input

noise margin $= V_{IH} - V_{IL}$

noise margin $= V_{OL} - V_{IL}$


Subject : ٢١

Date _____


Regenerative Property

الخاصية التوليدية

A chain of Inverters مُتسلسلة المضاعف
 $v_0 \rightarrow v_1 \rightarrow v_2 \rightarrow v_3 \rightarrow v_4 \rightarrow v_5 \rightarrow v_6 \dots$



Fanout and Fan-in

النافذة والجذع



Subject :

Date .. 12





Subject : 13

Date _____

Safe Region V_{DD} is with noise margin $V_{DD} - V_{DD/2}$

Safe low = Noise Margin + High = Noise Margin \rightarrow $V_{DD} - \frac{V_{DD}}{2}$

Safe high = $\frac{V_{DD}}{2}$ + Noise Margin $\rightarrow \frac{V_{DD}}{2} + \text{Noise Margin}$




Delay t_{PLH} is low \rightarrow High \rightarrow t_{PHL}

© MICRO

Subject :


Date 14



Ring oscillator

اسلام فرمودی

46 of 51



$$T = 2 \times t_p + n$$


قدرت مادر مثل پارک ۱۰.۵
لی اضافت

نَخْلَادُ لَهْبَرَ (n)

دہلی ارکان

آخر دنیا تدابع بالقدر من لشود و اگر زیرین باشد


دوزان طم



قرآنیت دوستی کار پایه از عالم


Subject : 15

Date _____



A first-order RC Network


17 of 51



$$V_{out}(t) = (1 - e^{-t/R}) V_{in}$$

$$t_p = \ln(2)R = 0.69R$$

Important note - matches delay of inverter



© MICRO

Subject : Date 76

$$r_{out} = (1 - e^{-\frac{t}{RC}}) v \rightarrow \frac{1}{2} t = (1 - e^{-\frac{t}{RC}}) v \rightarrow$$

$$e^{-\frac{t}{RC}} = 1 - \frac{1}{2} = \frac{1}{2} \rightarrow \ln(e^{-\frac{t}{RC}}) = \ln \frac{1}{2} \approx -0.69 \rightarrow$$

$$\frac{t}{RC} = 0.69 \Rightarrow t_p = 0.69 \times C \rightarrow t_p = 0.69RC$$

Power Dissipation (نیازمندی) 48 of 51 ۱۱۱

Instantaneous power: (نیازمندی)

$$P(t) = V_C(t) I(t) = V_{Supply} \cos \theta$$

Peak Power:

$$P_{Peak} = V_{Supply}^2 / R$$

$$P_{Peak} = V_{Supply} I_{Peak}$$

Average Power:

$$P_{avg} = \frac{1}{T} \int_t^{t+T} P_{avg} dt = \frac{V_{Supply}}{T} \int_t^{t+T} I_{Supply}(t) dt$$

Energy and Energy-Delay 49 of 51 ۱۱۱

Power-Delay Product (PDP) =

$$E = \text{Energy per operation} = P_{avg} \times t_p$$

مشخصه ای که در میان پردازشیان PDP است

Subject : 17


Date _____

Energy Delay product (EPD) =

quality metric of Gate = $E \times t_p$

50 of 51

A First order RC Network



$$E_{\text{in}} = \int_0^T P_{\text{out}} dt = \frac{V_{DD}^2}{2L} \int_0^T i_{\text{supply}}^2 dt = V_{DD} \int_0^T G L v_{\text{out}}^2 dt = C \cdot V_{DD}^2$$

$$E_{\text{cap}} = \int_0^T P_{\text{cap}} dt = \int_0^T v_{\text{out}} i_{\text{cap}} dt = \int_0^T C v_{\text{out}}^2 dt = \frac{1}{2} C \cdot V_{DD}^2$$

Transistor Model for Manual Analysis

33 of 51

Table 3.2 Parameters for manual model of generic 0.25 μm CMOS process (- maximum length device).

	$V_T(r)$	$g(r^{0.5})$	$v_{DSAT}(r)$	$K'(A/r^2)$	$\lambda(r^{-1})$
nMOS	0.93	0.9	0.63	115×10^{-6}	0.06
pMOS	-0.9	-0.9	-1	-30×10^{-6}	-0.1

© MICRO

Subject :


Date ١٨

- PMOS & NMOS & H


The Transistor as a Switch

(for N)

جذبیت قایقی میان مدارهای اسیده کم دارای بدل



چون در مراحل میان مداری ادھر وین بدن مابین از مجموعه

از تراکمی خود را در $V_{DD}/2$ می‌گیردو همچنان $V_{DD}/2$ و V_{DD} را می‌گیرد

@MICRO

Subject : 19

Date


$$R_{on} = R_{eq} = \frac{1}{2} \left(\frac{\sqrt{DD}}{I_{Dsat}(1+\lambda\sqrt{DD})} + \frac{\sqrt{DD}/2}{I_{Dsat}(1+\lambda\sqrt{DD}/2)} \right) \approx \frac{3}{4} \frac{\sqrt{DD}}{I_{Dsat}} \frac{(1+\lambda\sqrt{DD})}{\lambda\sqrt{DD}}$$

$$I_Q = K \frac{W}{\rho} (v_{gs} - v_T)^2$$


92.1.92

The Gate Capacitance

15 39 of 55






$$C_{\text{gold}} = \frac{E_{\text{in}}}{t_1} \cdot \eta h$$



Cross section

Subject :

Date ... 29



Operation Region	C_{gb}	C_{gs}	C_{gd}
cutoff	$C_{ox} \frac{V_{GS}}{V_{TH}}$	0	0
Triode	0	$C_{ox} \frac{V_{GS}}{V_{TH}} / 2$	$C_{ox} \frac{V_{DS}}{V_{TH}} / 2$
saturation	0	$(\beta_3) C_{ox} \frac{V_{GS}}{V_{TH}}$	0

most important regions in digital designs: saturation and cut-off

substrate body contact voltage is zero at cut-off
 $\rightarrow C_{GS} = C_{GD} = C_{GS} + C_{GD}$ at cut-off
 $\rightarrow C_{GS} = C_{GD}$ at cut-off

• MICRO


Subject: 21

Date _____

considering $V_{GS} = V_D$ & $V_{DS} = 0$ then $I_D = I_{DSAT}$


$G_S \rightarrow G_D$ to make it simple: now consider $V_{GS} = V_D$

$\therefore I_D = I_{DSAT}$ (saturation) for $V_{GS} = V_D$



Gate Capacitance

B 41 of 55



© MICRO

Date: 22


Subject :

~~Design of CMOS inverter using standard cell approach~~

Lab 1
Title

Diffusion Capacitance

S. 43 of 55



$$C_{\text{diff}} = C_{\text{bottom}} + C_{\text{SW}} = C_j \times \text{Area} + C_{jSW} \times \frac{\text{Perimeter}}{\text{Width}}$$

$$\Rightarrow C_{\text{diff}} = C_j \times l_s^2 z_j + C_{jSW} (2l_s + W)$$

Capacitances in $0.25 \mu\text{m}$ CMOS process

S. 46 of 55

	C_{ox} ($\text{fF}/\mu\text{m}^2$)	C_0 ($\text{fF}/\mu\text{m}^2$)	C_j ($\text{fF}/\mu\text{m}^2$)	m_j	ϕ_b (V)	C_{jSW} ($\text{fF}/\mu\text{m}^2$)	m_{jSW}	ϕ_{BSR} (V)
nMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
pMOS	6	0.24	1.9	0.48	0.9	0.22	0.32	0.9

Chapter 4: The wire

in مورد جایگزینی می باشد

@MICROW


Subject : 23

Date _____

پروتوكول ایجاد پردازش
 ایجاد دستگاه مداری Device configuration
 پیکربندی ساختار پلی‌پلاستیک
 میکروپلی‌پلی‌پلاستیک (MPU)
 میکروپلی‌پلی‌پلی‌پلاستیک (MPPU)
 میکروپلی‌پلی‌پلی‌پلاستیک (MPPU) میکروپلی‌پلی‌پلی‌پلاستیک (MPPU)

The wire

B 2 of 59



schematics

physical

© 2009

Subject :


Date ١٩

مقدمة جولز مترشد بجهات معنی فرود محتواهای اینجا در مکانیزم

جذبیت این مکانیزم

ویژگی های این مکانیزم

آنچه این مکانیزم را متمایز می کند



جذبیت این مکانیزم

ویژگی های این مکانیزم

آنچه این مکانیزم را متمایز می کند


© MIRO

Subject : 25

Date _____


Capacitance: the parallel plate Model

Page 10




$$C_{\text{par}} = \frac{\epsilon_0 \pi L}{d}$$

$$S_{\text{oxide}} = \frac{s}{s \cdot s} = \frac{1}{s}$$



Calculating string capacitance (0.25 μm thick) June 21 of 13

$$\text{poly} \rightarrow C_{\text{par}}$$



Subject : Date : 26

Fabrication of Active Poly (Metal)


Fabrication of Poly Junction Gate - Poly Active Junction

Fabrication of Poly Junction Gate - Poly Active Junction



Wire Resistance

2.17 of 54




$$R_1 = R_2 \left(\frac{L_1}{L_2} \right)^2$$

Equation

Resistance of a wire

Area of a wire

Length of a wire



Fabrication of Poly Junction Gate - Poly Active Junction

1	2	3	4	5	6	7
						→
						→
						→
						→


Fabrication of Poly Junction Gate - Poly Active Junction

Fabrication of Poly Junction Gate - Poly Active Junction

Fabrication of Poly Junction Gate - Poly Active Junction

Subject : 27

Date _____




Multilayered Silicide: ZrSi_2 , TiSi_2 , PtSi_2 and Tasi

Catalyzed CVD: $\text{Cr} \rightarrow \text{CrCl}_3 \rightarrow \text{CrCl}_2 \rightarrow \text{CrSilicide}$

conductivity 8-10 times better than poly

Self-Align Gate: $\text{Ta} \rightarrow \text{TaCl}_5 \rightarrow \text{TaCl}_3 \rightarrow \text{TaSilicide}$

Conventional Amorphous Poly: $\text{SiCl}_4 \rightarrow \text{SiH}_4 \rightarrow \text{Si}$




The Largest Model

about 1000000


© MICRO

Date 28

Subject :

The Lumped RC Model

3/24

The Elmore Delay

$$D_i = \frac{1}{\sum_{k=1}^n C_k R_k}$$

©MICRO

Subject : 29

Date

مکانیزم انتقال اطلاعات در شبکه های پارالل


$$\text{تاخیل} = R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + R_3) C_3$$

ایجاد مدار (G) از مجموع مدارها
ایجاد مدار (G) از مجموع مدارها

The Elmore Delay

3.28

RC chain



$$T_N = \sum_{i=1}^N R_i \sum_{j=1}^i C_j = \sum_{i=1}^N C_i \sum_{j=1}^i R_j$$

$$T_N = R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + \dots + R_p) C_p + (R_1 + \dots + R_p + R_y) C_y$$

$$+ (R_1 + \dots + R_Z) C_Z$$

@ MICRO -

Subject :

Date 30

wire Model

3.22

Assume wire model by N equal-length segments

$$T_{DN} = \left(\frac{l}{N}\right)^2 (rc + 2rc + \dots + Nrc) \cdot (rc l^2) \cdot \frac{N(N+1)}{2N^2} = RC \frac{N+1}{2}$$

for large value of N:

$$T_{DN} = \frac{RC}{2} = \frac{rc l^2}{2}$$

(each segment has length $\frac{l}{N}$ so there are N segments)with N segments, T_{DN} is proportional to l^2

Chapter 5 : The Inverter

S.1 of 78

inverter output is high if input is low

inverter output is low if input is high

inverter output is high if input is low


The CMOS Inverter : A First Glance

8.2

©MKRNU

Subject : 31

Date _____



مقدار جریان ایجاد شده بین مدارهای مختلف باعث تغییر حالت ایجاد می‌شود

$I_D \uparrow \rightarrow$ قدرت و کارایی

مقدار جریان برآمدت (نیازمند) در تهییف نال مزدوج است. لذا مقدار این تغییرات بسیار کم است

مقدار جریان برآمدت (نیازمند) در تهییف نال مزدوج است

مقدار این تغییرات بسیار کم است

CMOS Inverter

s3


کارایی بزرگ باعث است

با 2.5

این پروژه را بازیابی کنید

@MICRO


Subject :

Date 32

CMOS Inverter

35

First-order DC Analysis






Subject : 33

Date _____


PMOS load lines

(سمات اسفلت) 33



© MICRO

Subject :

Date 34CMOS Inverter v_{te}

جذب/إثبات الترانزistor

رسالة

1392.4.29


لهم

PMOS موصولة بـ VDD و NMOS موصولة بـ GND في الترانزistor ينبع فرق المقاومة بين الموصولتين

عندما يصل المدخل إلى $\frac{VDD + GND}{2}$ يدخل الموصولان في حالة saturation

مائل ثابت سالب في الأيقونات يعطى تأخير إيجابي


elbow resistance delay



@MICRO

Subject : 35

Date _____

Switching threshold as a function of Transistor Ratio

switching threshold V_{TH} is given by $V_{TH} = r_{D1} + r_{D2} + r_p + r_n$

for $r_{D1} \gg r_{D2}$ and $r_p \gg r_n$

$$K_n r_{D2 n} (v_A - v_{TH} - \frac{r_{D2 n}}{2}) + K_p r_{D2 p} (v_H - v_{DD} - v_p - \frac{r_{D2 p}}{2}) = 0$$

Solving for v_H yields

$$v_H = \frac{(v_A - v_{TH} - \frac{r_{D2 n}}{2}) + r (v_{DD} + v_p + \frac{r_{D2 p}}{2})}{1+r} \text{ with } r = \frac{K_p r_{D2 p}}{K_n r_{D2 n}} = \frac{v_{DD} w_p}{v_{dd} w_n}$$


Subject :

Date 36

لهم إني أنت عبدي فلما تأذن لي بعذر ما ارتكبته من ذنب
لهم إني أنت عبدي فلما تأذن لي بعذر ما ارتكبته من ذنب

Determining r_{IH} and r_{IL}

s12



$$\frac{r_{IH} - r_{IL}}{g} = \frac{(r_{oH} - r_{oL})}{g} \Rightarrow \frac{-r_{DD}}{g}$$


$$V_{TH} = V_A - \frac{V_M}{g} \quad V_{TL} = V_A + \frac{V_{DD} - V_M}{g}$$

$$NM_H = \sqrt{\frac{DD}{IN}} \quad NM_L = \sqrt{\frac{IP}{LP}}$$

$$g = \frac{1}{T_D(v_H)} \frac{k_H V_D S_{Hf} + k_P V_D S_{Pf}}{2n - 2p} = \frac{1+r}{\gamma_H^p - \gamma_T^p - \gamma_{Df}(1/2)(2n - 2p)}$$

Subject : 37

Date _____




$V_{in} \rightarrow V_{high} \rightarrow V_{out} \rightarrow V_{low}$ Col-1
 ایجاد فروضی که V_{in} بسیار بالا باشد و در نتیجه V_{out} بسیار پایین باشد.

HYS Inverter propagation Delay

S.17

Method 1

 V_{DD} Low \rightarrow High \rightarrow  $V_{in} = V_{DD}$

$$D = \frac{1}{2} \left(V_{DD} - V_T \right)^2 \cdot I_{av} \cdot C_L \quad \text{Equation (I)}$$

© MICRO

Subject :

Date 38

~~نحوه جذب (NMOS) ایجاد کردن~~


$$I_{DQ} = \frac{W}{2} [V_{GS} - V_T] \frac{V_{DS}}{2} - \frac{V_{DS}^2}{2} \quad (\text{II})$$

~~نحوه جذب (NMOS) ایجاد کردن~~

~~متوسط ایجاد کردن~~

~~نحوه جذب~~ $I_{avg} \rightarrow t_{Rise} = \frac{C_L V_{swing}/2}{I_{avg}}$

$$\approx \frac{C_L}{K_n V_{DD}}$$





~~نحوه جذب~~ inverter propagation delay

3.12 of E3

~~نمایش آنرا~~

Subject : 32


Date _____



جواب مذکور میگیرد که این مقدار را میتوان با استفاده از قانون فریدمن بدست آورد

$$t_{PL} = \frac{1}{V_{DD/2}} \int_{V_{DD/2}}^{V_{DD}} \frac{r}{I_{Dsat}(1+\lambda r)} dr \approx \frac{3}{1} \frac{V_{DD}}{I_{Dsat}} (1 + \frac{\lambda}{2} V_{DD})$$

$$\text{with } I_{Dsat} = K_s \frac{A}{2} ((V_{DD} - r_T) r_{sat} - \frac{V_{Dsat}}{2})$$



Subject :

Date 4-

الآن نصل إلى آخر المقالة التي أعددناها في هذا المجلد.

أيامها كانت ملائكة بدر في قبة مهارب حفاظاً على ملائكة نافع ونافع لـ «النافع» و«الظاهر»

شاعر مازن طالب دلخواه شاعر مازن

$\text{Lösungsl. } \text{CaCl}_2 \text{ bei } t_p = 0.69 \text{ g} \cdot (\text{R}_{\text{eff}} + \text{R}_{\text{app}}) / 12 \text{ gefüllt}$

کاری دنیا خیر احمد ولی الله و محبتو فضل مات

مهم عن تأثيره في إثبات معاوته على قدر استطاعته من المعاوته في غيرها


regional law: High soil \rightarrow in the regions

مَنْ يَأْتِي مَعَنِّي بِهِ مُؤْمِنًا فَلَا يَرْجِعُ عَنْ دِينِهِ إِنَّ اللَّهَ لَغَنِي عَنِّي بِهِ وَإِنَّمَا يَعْلَمُ مَا يَعْمَلُونَ

~~250 m High~~

NMoS/PMoS ratio

S.25 of 79



© Mirus

Subject : ٤١ Date _____

الخطوة الأولى \rightarrow تقطير \rightarrow تقطير

الخطوة الثانية \rightarrow تقطير \rightarrow (الخطوة الأولى + تقطير)


الخطوة الثالثة \rightarrow تقطير \rightarrow (الخطوة الثانية + تقطير)

نقطة التقطير (Point) : المكان الذي يقع فيه P بعد إزالة قطعات

AT : High ? Low ? High ?


مقدار ضرورة إزالة قطعات

Inverter chain ٩.٢٨ of ٧١



الخطوة الأولى \rightarrow

الخطوة الثانية \rightarrow (الخطوة الأولى + قطعة) \rightarrow (الخطوة الأولى + قطعة + قطعة)



خطوة ثالثة \rightarrow (الخطوة الثانية + قطعة)

خطوة رابعة \rightarrow (الخطوة الثالثة + قطعة)


© MICRO

Subject :

Date 42

$$f' = F \cdot c_2 / c_{g_{in}} \Rightarrow f = \overline{F}$$

(c. gate in) \rightarrow مدخل مقطوع و المخرج




Buffer Design

S. 42 of 48

	f	F
1	69	65
2	8	18
3	1	15
4	2.8	15.3

$f^1 = 69$ $f^2 = 69 \rightarrow f = 8$ $f^3 = 69 \rightarrow f = 2.8$



پس از اینکه ابعاد میان بروجور طبقات می باشد می توان ابعاد میان بروجور را با ابعاد فاصله میان بروجور

برای کم کردن میان بروجور می توان ابعاد فاصله میان بروجور را با ابعاد میان بروجور می توان



برای کم کردن میان بروجور می توان ابعاد فاصله میان بروجور را با ابعاد میان بروجور می توان

Subject : 13

Date _____

short circuit currents

S. 52 of 78



مقدار زمان دستگیری مرفه شدید با توجه به بالاترین فرکانس:


لایه قدرت پذیری که در لایه قدرت پذیری می‌باشد باز از لایه قدرت پذیری دستگیری می‌شود.

فرکانس \uparrow مقدار \uparrow

لایه قدرت پذیری \rightarrow مقدار دستگیری \rightarrow مقدار دستگیری \rightarrow (ج)

Dynamic Power Dissipation

S. 44 of 78



Subject :

Date 4/1


$$\text{Energy / Transition} = C_L \times V_{DD}^2$$

$$\text{Power} = \text{Energy / transition} \times f = C_L \times V_{DD}^2 \times f$$


مقدار طاقت تلاک انتخابی مدخل
مقدار طاقت تلاک انتخابی مدخل
مقدار طاقت تلاک انتخابی مدخل

Reverse-Biased Diode Leakage

5% of P



reverse leakage current



$$J_s = A \cdot n \cdot P_A / \mu m^2 \cdot e^{25 \log c} \text{ for } 0.25 \mu m \text{ CMOS}$$

J_s doubles for every 9 log c

$$J_{DL} = J_s \times A$$

از دیدگاه جایگاه مداری می‌باشد که این مقدار طاقت تلاک انتخابی مدخل
مقدار طاقت تلاک انتخابی مدخل
مقدار طاقت تلاک انتخابی مدخل

Subject : 15

Date _____

22.2.5

Where does Power go in CMOS?

22.2.5

1) Dynamic Power Consumption


2) Short circuit currents

3) Leaks

Modification for circuits with reduced swing

22.2.5

Junctionless Cells



اللمسات تارك ، لجأ إلى إنشاء كل تزويق في طبقتين ، ونحوه متزويق في طبقتين ، مما يزيد في ازدحام المدار.

قد $r_{DD} - r_t$ ، مما يزيد في ازدحام المدار.

$$E_{DD} = C_L \cdot V_{DD} + (r_{DD} - r_t)$$

@MICRO

Subject :

Date 16

Computing the capacitances Pg. 184 NK Example 5.1 ex.




Figure 5.13 Pg. 184

$$V_{DD} = 2.5V$$

$$2\lambda = 0.25 \mu m \Rightarrow \lambda = 0.125 \mu m$$

$$\text{Capacitance} = 4(2\lambda) + 16\lambda^2 + 4\lambda^2 + 3\lambda^2 = 19\lambda^2$$

$$C_{total} = 19\lambda^2 \text{ pF/cm}^2$$

$$C_{total} = 15\lambda$$



$$C_{total} = 15\lambda$$

@MICRO

Subject: 47
 Year. Month. Date. 1.1

THE CMOS INVERTER Chapter 5




Figure 5.15 Layout of two chained, minimum-size inverters using SCMOS Design Rules (see also Color-plate 6).



Table 5.1 Inverter transistor data

	W/L	$AD (\mu m^2)$	$PD (\mu m)$	$AS (\mu m^2)$	$PS (\mu m)$
NMOS	$0.375/0.25$	$0.5 (19\lambda^2)$	$1.875 (12\lambda)$	$0.5 (19\lambda^2)$	$1.875 (12\lambda)$
PMOS	$1.125/0.25$	$0.7 (49\lambda^2)$	$2.575 (12\lambda)$	$0.7 (49\lambda^2)$	$2.575 (12\lambda)$

P&PCO

Subject: _____
Year: _____ Month: _____ Date: _____

48

Table 3.5 Capacitance parameters of NMOS and PMOS transistors in $\text{cm}^{-2}/\text{V}^2/\mu\text{m}$

	C_{ox} ($\text{fF}/\mu\text{m}^2$)	C_o ($\text{fF}/\mu\text{m}^2$)	C_j ($\text{fF}/\mu\text{m}^2$)	m_j	ϕ_{BS} (V)	C_{jSO} ($\text{fF}/\mu\text{m}^2$)	m_{jSO}	ϕ_{BSO} (V)	P_m $\frac{\text{nm}}{10 \rightarrow 200}$
NMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9	
PMOS	6	0.27	1.9	0.48	0.9	0.22	0.32	0.9	

P4PCO

Subject: 42
 Year: _____ Month: _____ Date: _____


$$\text{Capacitance } C_{JSW} = \frac{1}{2} \times 28 \times 15 \times 0.25 \text{ fF} = 22 \text{ fF}$$

$$C_{JSW} = 0.28 \times 15 \times 0.25 \text{ fF} = 22 \text{ fF}$$

$$\text{Bottom junction capacitance } C_J = C_{JWMS} = 19 \times 0.125 \times 0.25 \text{ fF} = 22 \text{ fF}$$


میانی جکشن سلکت - درین جک شرکت ایجاد شد

(C_{Jb})




Subject: _____
 Year. _____ Month. _____ Date. _____


5




من هنا من مدار $S_{BL} + S_{BS}$



من هنا من مدار S_{BL} و S_{BS} جمل تلقيح



من هنا من مدار S_{BL} مدار S_{BS} مدار $S_{BL} + S_{BS}$



(table 5.2)

PAPCO

Subject : 53
 Year . Month . Date . ()




Table 3.4 - Average distribution of channel capacitance of MOS transistor for different operation regions

Operation Region	C_{GSB}	C_{GCS}	C_{GCD}	C_{GC}	C_G	Page: 161/193
cut-off	$C_{ox}WL$	*	*	$C_{ox}WL$	$C_{ox}WL + 2C_{ov}$	
resistive	*	$C_{ox}WL/2$	$C_{ox}WL/2$	$C_{ox}WL$	$C_{ox}WL + 2C_{ov}$	
saturation	*	$(\frac{1}{2})C_{ox}WL$	*	$(\frac{1}{2})C_{ox}WL$	$(\frac{1}{2})C_{ox}WL + 2C_{ov}$	

PAPCO

Subject : _____
Year . Month . Date . ()

53

Table 5.2 - Components of C_{ff} (for high-to-low and low-to-high transition)

Pages 189 / 513

Capacitor	Expression	value(fF)(H → L)	value(fF)(L → H)
C_{JL1}	$2C_{\text{GDON}} R_n$	• 2.3	• 2.3
C_{JL2}	$2C_{\text{GDPN}} R_p$	• 61	• 61
C_{JL3}	$K_{\text{eq,n}} A_{D_n} C_J + K_{\text{eq,sin}} P_{D_n} C_{JSW}$	• 66	• 90
C_{JL4}	$K_{\text{eq,p}} A_{D_p} C_J + K_{\text{eq,sip}} P_{D_p} C_{JSW}$	1.5	1.15
C_3	$(C_{\text{GDON}} + C_{\text{GSOP}}) R_n + C_{\text{QW}} L_n$	• 76	• 76
C_4	$(C_{\text{GDPN}} + C_{\text{GSOP}}) R_p + C_{\text{QW}} L_p$	2.28	2.28
C_P	From Extraction	• 12	• 12
C_L	Σ	6.1	6.1

(التي تزيد عن القيمة المطلوبة بـ 20% لضمان عدم تجاوز التأخير المطلوب)

لذلك $C_{\text{ff}} = 6.1 \times 1.2 = 7.32 \text{ fF}$


$R_{\text{ff}} = 13.6 \text{ k} \Omega$ (نحو 10 k Ω)

$R_{\text{ff}} = 2.5 \text{ M} \Omega$ (نحو 10 M Ω)

$R_{\text{ff}} = 32.5 \text{ k} \Omega$ (نحو 10 k Ω)

$$\omega_L = 0.69 \times R_{\text{ff}} \times C_{\text{ff}}$$

مقدار التردد المطلوب



? Reminder

PAPCO

Subject : 53
 Year : Month : Date : ()

ex: (Page: 233/515) PDF file layout




Figure 6.12 Layout a four-input NAND gate in complementary CMOS.

$$\text{Line width} = 19\lambda = 19 \times 0.125 = 0.0625$$

$$\text{Width} = 20\lambda^2 \times (\text{Line width})^2$$

$$\text{Dashed line} = C_{SW} \times \frac{\text{Dashed length}}{\lambda}$$

side wall

$$19\lambda + 2\lambda + \dots$$

$$S_{D1} + S_{S1} = 2\lambda^2$$

$$S_{D1} = 4\lambda^2 \quad S_{S1} = 4\lambda^2$$

$$S_{D4} = 20\lambda^2$$

P4PCO

Subject: _____
 Year: _____ Month: _____ Date: _____

54

Table 6.1 Area and perimeter of transistors in 4 input NAND gate.

Transistor	W (μm)	AS (μm ²)	AD (μm ²)	PS (μm)	PD(μm)
1	0.5	0.3125	0.0625	1.75	0.25
2	0.5	0.0625	0.0625	0.25	0.25
3	0.5	0.0625	0.0625	0.25	0.25
4	0.5	0.0625	0.3125	0.25	1.75
5	0.375	0.296875	0.171875	1.875	0.875
6	0.375	0.171875	0.171875	0.875	0.875
7	0.375	0.171875	0.171875	0.875	0.875
8	0.375	0.296875	0.171875	1.875	0.875

It is assumed that the output connects to a single, minimum-size inverter. The effect of intra-cell routing, which is small, is ignored. The various contributions are summarized in Table 6.2. For the NMOS and PMOS junctions, we use $K_{n\text{on}} = 0.57$, $K_{p\text{on}} = 0.61$, and $K_{\text{off}} = 0.79$, $K_{p\text{off}} = 0.86$, respectively. Notice that the gate-to-drain capacitance is multiplied by a factor of two for all internal nodes and the output node to account for the Miller effect (this ignores the fact that the internal nodes have a slightly smaller swing due to the threshold drop).

Table 6.2 Computation of capacitances for high-to-low transition at the output. The table shows the intrinsic delay of the gate without extra loading. Any fan-out capacitance would simply be added to the C_L term.

Capacitor	Contributions (H→L)	Value (fF) (H→L)
C_I	$C_{dd} + C_{st} + 2 * C_{gs} + 2 * C_{gd}$	$(0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85 \text{ fF}$
C_2	$C_{dd} + C_{st} + 2 * C_{gs} + 2 * C_{gd}$	$(0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85 \text{ fF}$
C_3	$C_{dd} + C_{st} + 2 * C_{gs} + 2 * C_{gd}$	$(0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85 \text{ fF}$
C_4	$C_{dd} + 2 * C_{gs} + C_{dd} + C_{st} + C_{dd} + 2 * C_{gs} + 2 * C_{gd} + 2 * C_{st} + 2 * C_{gs} + 2 * C_{gd} + 2 * C_{st} + 2 * C_{gs} + 2 * C_{gd} + C_{dd} + 4 * C_{st} + 4 * 2 * C_{gs} + 2 * C_{gd}$	$(0.57 * 0.3125 * 2 + 0.61 * 1.75 * 0.28) + 2 * (0.31 * 0.5) + 4 * (0.79 * 0.171875 * 1.9 * 0.86 * 0.875 * 0.22) + 4 * 2 * (0.27 * 0.375) = 3.47 \text{ fF}$


Using Eq. (6.4), we can compute the propagation delay as:

$$t_{pHL} = 0.69 \left(\frac{13K\Omega}{2} \right) (0.83/f + 2 * 0.85/f + 3 * 0.85/f + 4 * 3.47/f) = 85 \text{ ps}$$

The simulated delay for this particular transition was found to be 86 psec! The hand analysis gives a fairly accurate estimate given all assumptions and linearizations made. For example, we assume that the gate-source (or gate-drain) capacitance only consists of the overlap component. This is not entirely the case, as during the transition some other contributions come in place depending upon the operating region.

PAPCO

Subject: 55
 Year: _____ Month: _____ Date: _____




مکانیزم ایجاد فرود مدارهای دوگانه با استفاده از ترانزیستور

دایرکت

Chapter 6. Digital Integrated Circuits - 1 Design Perspective

پیش‌نمایش در مورد طراحی




Subject: _____
 Year: _____ Month: _____ Date: _____

53

Example Gate: AND

28/07/14

A	B	out
0	0	1
0	1	0
1	0	0
1	1	1




Truth Table of a 2 input AND Gate

P.D.N: $G = AB \rightarrow$ conduction to ANDPUN: $F = \bar{A} + \bar{B} = \bar{AB} \rightarrow$ conduction to V_{DD} (Conduction: ~~per JFET~~ ~~just one MOS~~) $G(I_{n_1}, I_{n_2}, I_{n_3}, \dots) \equiv F(\bar{I}_{n_1}, \bar{I}_{n_2}, \bar{I}_{n_3}, \dots)$ \rightarrow ? ~~for f.e.~~

Example Gate: NOR

28/07/14

A	B	out
0	0	1
0	1	0
1	0	0
1	1	0





Truth Table of a 2 input NOR Gate

PAPCO

Subject: 53
 Year: _____ Month: _____ Date: _____

Complex CMOS Gate

11 of 119 (all)


(Complex = ~~asymmetrical~~ ~~asymmetric~~ gate)

$$\text{out} = \overline{D + A \cdot (B + C)}$$


Constructing a complex gate

12 of 119 (all)

(a) Pull-Down Network




(b) Deriving the pull-up network hierarchically



Subject : _____
Year, Month, Date, ()

6

92-2-12




(pullup + pullup) : \rightarrow CMOS مدار

الذريعة المضادة \rightarrow مدار مفتوحة \rightarrow مدار مفتوحة

الذريعة المضادة \rightarrow مدار مفتوحة \rightarrow مدار مفتوحة

absent load \rightarrow مدار مفتوحة

بالتالي المدار ينبع من المدار المفتوح \rightarrow مدار مفتوحة



PAPCO

Subject: 61
 Year: _____ Month: _____ Date: _____

(Size of transistors)


الإذا كانت المساحة المطلوبة في الـ AND gate متساوية في كل الأوراق
 فيكون الترتيب من الأعلى إلى الأسفل: low-to-high → high-to-low ← high-to-low

الإذا كانت المساحة المطلوبة في كل الأوراق متساوية

ففي الـ OR gate تكون المساحة المطلوبة في كل الأوراق متساوية

فإذا كانت المساحة المطلوبة في كل الأوراق متساوية فيكون الترتيب من الأعلى إلى الأسفل: high-to-low → low-to-high ← low-to-high


الإذا كانت المساحة المطلوبة في كل الأوراق متساوية



الإذا كانت المساحة المطلوبة في كل الأوراق متساوية


ففي الـ AND gate تكون المساحة المطلوبة في كل الأوراق متساوية

شوف



الإذا كانت المساحة المطلوبة في كل الأوراق متساوية

ففي الـ OR gate تكون المساحة المطلوبة في كل الأوراق متساوية



Subject: _____
 Year. _____ Month. _____ Date. _____

62



بمتغيرات موجة متغير موجة دارة كهربائية

الصمام يفتح في اتجاه موجة موجة دارة كهربائية

موجة موجة دارة


عند موجة موجة دارة كهربائية

+V_D

عند موجة موجة دارة كهربائية

عند موجة موجة دارة كهربائية

+V_D



عند موجة موجة دارة كهربائية

$$M_1 > M_2 > M_3$$

تسبيقات

P_APCO

Subject: _____ 63
 Year: _____ Month: _____ Date: _____

دیجیتال دیزاین مکانیکی ارائه دهنده: سانچی جلر ورکز استاد: [unclear]

ویرفیو ادیشنز

: Radial logic

نحوی مکانیکی با خواص مطالعه منع

دیجیتال دیزاین مکانیکی ارائه دهنده: سانچی جلر ورکز استاد: [unclear]

برنامه نویسی ششم مهندسی مهندسی دسته: [unclear]

$$V_{DD} = \frac{R_n}{R_s + R_n} \times V_{DD}$$

با این روش میتوانیم بروز رسانی کرد

دیجیتال دیزاین مکانیکی ارائه دهنده: سانچی جلر ورکز استاد: [unclear]

آنچه در این مرحله مورد توجه قرار گرفته است این استفاده از مدارهای

غیرخطی: میتوانیم این مدارها را با استفاده از

شیوه آنالوگی داریم که در این مدارها مدارهای NMOS و PMOS میتوانند

از دو قدر مخصوصاً استفاده کرد NMOS پسندیده شد

PAPCO

Subject : _____
 Year . Month . Date . ()

69

الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس

$$r_{02} = (r_{DD} - r_T) \left[1 - \sqrt{1 - \frac{K_D}{K_n}} \right] \rightarrow \text{إيجاد المعاكس}$$

مخرج آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس

آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس

الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس

: Dorsl

آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس

آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس

آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس \rightarrow مدخل آلة الإيجاد المعاكس


A	B	out	out	نحوه	XOR	XOR
.	.	.	1			
.	1	1	.			
1	.	1	.			
1	1	.	1			

P4PCO


Subject: 65
Year: Month: Date: ()

A	B	out
-	-	-
1	-	.
-	1	.
1	1	1

: AND



: Pass-transistor



PAPCO