

Subject :

Date _____

« الله الرحمن الرحيم »

محمد صالح

Digital Integrated Circuits & Design perspective

کتاب

Jan M. Rabaey

دانش sequential (سری) مدارها

نمودار: مثال برای (cabbage) اولین کامپیوتر آدیت که در سال 1946

18,470 و 1.5 مگا بیت در ثانیه کار می کرد که کامپیوتری بود که برای محاسبه بود

انجام داده. طرح آن در اصل از یک مدار ساده بود که با استفاده از دیگهای آب و روغن

تغذیه می شد.

اولین کامپیوتر الکتریکی ENIAC است. (1946)

سرعت کامپیوتر با bits یا بیت در ثانیه اینک به شدت از کامپیوترهای اولیه بسیار

بیشتر بود. این کامپیوترها با استفاده از لامپهای خلاء ساخته می شدند و برای

قرارداد در آن زمان در Bell در 1946 ساخته شدند و یک اتاق بود.

از لحاظ سرعت، هنوز هم در ... قرار می گیرد به عنوان یکی از

Subject :

Date 3

نظریه سال 1960s منطق Bipolar ترانزیستور

اولین IC، اولین ترانزیستور دیجیتال در سال 1963 ساخته شد

اولین میکروپروسسور در سال 1971 ساخته شد و تا زمان میکروپروسسورهای مدرن در سال 1972

(سال 1971)

اولین میکروکنترلر است Intel 4004

امروزه (سال 2000) Pentium 5 در حدود 5 تا 10 میلیون ترانزیستور در برگیرنده است

سال 2000 تا 5 میلیون ترانزیستور

توانایی انتقال Ansa (مورد) Moore Law در سال 1965، گرفت

تعداد ترانزیستور در chip 2 برابر شود در 1.5 تا 2 سال


تکنولوژی نیمه هادیها باید طور متوالی در 18 ماه 2 برابر شود

چرا این نظریه را ما داریم؟

این سال پیش بینی کرد که علم انسان هر 18 ماه 2 برابر شود و این قانون را میسر نمی آید

به علم انسان هر 18 ماه 2 برابر شود و به همین دلیل امروزه دانش کامپیوترها به سرعت


MICRO

Subject : 

Date _____

تاریخ علم شود

یعنی تقریباً تعداد ترانزیستور در هر سال 1.2% افزایش می یابد



دیده دین در cpu برایش ساخته شدن

به هر مربع یک Die می گویند

ابعاد Die چقدر زیاد شود؟

تقریباً هر سال یکبار ابعاد Die چون تکنولوژی بالا می رود ابعاد آن کوچکتر می شود به عبارتی

ابعاد Die هم نباید خیلی تغییر کند یعنی در هر سال تنها 1/7 درصد ابعاد آن زیاد می شود

ابعاد تراشه ها زیاد می شود

نکته: تقریباً هر 3 ماه یکبار تراشه های جدیدی عرضه می شود به عبارتی

هر چند تراشه های جدید هم تقریباً همان ابعاد است یعنی طبق مقیاس Moore با هر 2 سال

یکبار می شود که از روی تراشه های جدید بوده و بعد از آن کرده پس تراشه های جدید است

(جدید) تراشه ها (هم Die و هم تکنولوژی) (تاریخ تراشه ها)

MICRO

Subject :

Date 3

چگالی توان : نشان می دهد چند وات در واحد مساحتی که مربع حرف می شود و واحد آن وات است.

با توجه به اینکه در نمودار داریم : چگالی توان در مساحت معادل نیروگاه است و در مساحت خانه

چگالی توان معادل خوبی منزل می شود باید بود باشد

صرف توان با وجود خوبی است زیرا حرارت زیادی تولید می کند و این بد است.

پارچایش ها اساسی صرف توان است.

چگالی توان بختر از صرف توان محترم می باشد یعنی است و تفاوت توان و چگالی توان

دشمن می شود اما در روی یک قطعه تمرکزش هم همان قطعه طبع می شود یعنی چند وات در

یکه واحدی صرف توان مصرف می شود.

چرا هم می نوشت با وجود مهارت بسیار زیاد در ته آلل خوب نمی شود؟

چون صنعت موشک هم پیشرفت یافته (مرو است) می باشد که آنرا قبل از صنعت از داخل

آنروز موشک می رفتن هر دهه که افزون برود شود به به روز

صنعت موشک کار کشور آلان بود که ۳۰ سال با آمریکا طرحها مشترک آنها بود که

شوروی و آمریکا از سال ۱۹۴۵

مشترک معروف است که هر دو با هم رفت

مشترک فقط به کار ساخت



Subject: 5

Date: _____

درمجلس علم و فرهنگ و آموزش عالی

چالش‌ها و مسائل VLSI در دوره گذشته (املا 51 از 22)

Microscopic problems of DSM	Macroscopic Issues of VLSI
ultra-high speed design نیازهای بسیار زیاد (و پیچیده)	Time-to-market زمان کم برای عرضه (در زمان عرضه)
Interconnect مشکلات ارتباطات	Millions of Gates تعداد بسیار زیاد از دروازه‌های منطقی
Wire Crosstalk	High level Abstractions
Reliability, Manufacturability قابلیت اطمینان، قابلیت ساخت	Reuse & IP: Portability تکرارپذیری و قابلیت انتقال
Power Dissipation تولید گرما	Predictability قابلیت پیش‌بینی
clock distribution توزیع ساعت	clock distribution etc.
every thing looks a little Different	... and there's a lot of them!
همه چیزها کمی متفاوت به نظر می‌رسند	... و تعداد آنها بسیار زیاد است!
مشکلات ساخت و تولید بسیار زیاد و پیچیده است	مشکلات ساخت و تولید بسیار زیاد و پیچیده است

©MICRO

Subject: 3

Date: _____

: Design Metrics

تیمت تا یلعت الطیال عرعت اعران و حیزداری کتا به یتم اکر اکر

- Cost of Integrated Circuits :

* NRE (non-recurrent engineering) costs

* Recurrent costs

حیزداری طای حیزداری

در حال تمهید هر یک از اینها در وقت طایر

$$\text{Die cost} = \frac{\text{NRE (non-recurrent) costs}}{\text{Die qty}}$$

اگر 51

Die cost = wafer cost

Dies per wafer x Die yield

$$y = \frac{\text{No. of good dies per wafer} \times 100}{\text{Total number of dies per wafer}}$$

$$\text{Dies per wafer} = \frac{\pi \times (\text{wafer diameter}/2)^2}{\text{die area}} \times \frac{\pi \times \text{wafer diameter}}{\sqrt{2 \times \text{die area}}}$$

© MICRO

Subject :



Date 8

32 of 51 (M.M.)

$$\text{Die yield} = \left(1 - \frac{\text{defects per unit area} \times \text{die area}}{\alpha}\right)^{\alpha}$$

α is approximately 3

$$\text{Die cost} = f(\text{die area})^4$$



هرچی die ها کوچکتر باشه عموماً قیمت هم بیشتره و اینم که عموماً اینها برای این کارهای جدید استفاده میشه. یعنی اگر ابعاد die بزرگتر بشه نیاز به این چیزها بیشتر میشه.
 و چون yield و Def/area از Die 100 کمتره، پس از این جهت کارهای جدید

chip	metal layers	line width	wafer cost	Def./cm ²	Area mm ²
386DX	2	0.90	\$200	1.0	43

Die wafer yield	Die cost
360	\$4

$$\text{Die cost} = \frac{\text{wafer cost}}{\text{yield}} \cdot \text{Die yield}$$

Dies per wafer

© MICRO*


Subject :

Date : 10


$V_{OHmin} = 4.5V$ $V_{IHmin} = 3V$: عنوان سوال
 $V_{OLmax} = 1V$ $V_{ILmax} = 2.5V$

یعنی از 4.5 ولتاژ به پایین و 3 ولتاژ به بالا این undefine region است
 یعنی از 2.5 ولتاژ به بالا و 1 ولتاژ به پایین این undefine region است
 یعنی از 3 ولتاژ به بالا و 2.5 ولتاژ به پایین این undefine region است

Definition of Noise Margins



در این حالت 1.5 → Noise Margin Low → 1.5 mm
 در این حالت 1.5 → Noise Margin High → 1.5 mm





Gate output Gate Input
 Noise Margin High
 $\Delta MH = V_{OH} - V_{IH}$
 Noise Margin Low
 $\Delta ML = V_{IL} - V_{OL}$

Subject : 11

Date _____


Regenerative Property

ایجاد 51 حالت بازنویسی





Fan-out and Fan-in

42 از 51




Subject :

Date 12



طیر ماخاری بر ال باشد تو انجی
 خنایه شه لاس کد اگر ماخاری باشد
 کجکان ورودی زیاد شود فرقی عوض شود
 پیر دین می توان ورودی از زیاد کرد
 ماخار عوض شود و نایک ورودی زیاد شدن


The Ideal Gate




ایمان به 95%
 گیت ایدهال
 $R_i = \infty$
 $R_o = 0$
 $f_{max} = \infty$
 $NM_H = NM_L = V_{DD}/2$
 شش است که در شش است H

Subject :

Date / /



Ring oscillator اسلاتر حلقه‌ای #6 of 51 املائی



$T = 2 \times t_p \times n$
 (تعداد دور) (تعداد حلقه‌های مدار) (تعداد دروازه‌ها)

تعداد دور (n) :


این فرکانس را می‌توانیم از فرکانس ورودی بدست آوریم
 در حالت کلی ما می‌توانیم از فرکانس ورودی بدست آوریم
 به سبب اینکه در هر حلقه ما یک دروازه داریم



© MICRO


Subject : 15

Date _____



A first order RL Network

ff of 51




$$V_{out}(t) = (1 - e^{-t/RC}) V$$

(with source)

$$t_p = \ln(2) RC = 0.69 RC$$

Important model - matches delay of inverter



$$V_{out}(t) = (1 - e^{-t/RC}) V$$

possibility $\frac{1}{2} V$ & V_{out} $\frac{1}{2}$ $\ln(2) RC$

delay (initially) t_p $\ln(2) RC$

Subject :

Date 7/6

$$v_{out} = (1 - e^{-t/\tau}) v \rightarrow \frac{1}{2} v = (1 - e^{-t/\tau}) v \rightarrow$$

$$e^{-t/\tau} = 1 - \frac{1}{2} = \frac{1}{2} \rightarrow \ln(e^{-t/\tau}) = \ln \frac{1}{2} = -0.69 \rightarrow$$

$$t/\tau = 0.69 \rightarrow t_p = 0.69 \tau \rightarrow t_p = 0.69 RC$$

Power Dissipation (علاج)

48 of 51 = 11.1

Instantaneous power: (التي)

$$P(t) = v(t) i(t) = v_{supply} i(t)$$

Peak Power:

التي

$$P_{Peak} = v_{supply} i_{Peak}$$

Average Power:

$$P_{avg} = \frac{1}{T} \int_0^{C+T} P(t) dt = \frac{v_{supply}}{T} \int_0^{C+T} i_{supply}(t) dt$$

Energy and Energy-Delay

42 of 51 = 11.1

Power-Delay Product (PDP) =

$$E = \text{Energy per operation} = P_{avg} \times t_p$$

© MKC 2010

$$PDP = P_{avg} \times t_p = E$$

Subject : 17


Date _____

Energy Delay Product (EDP) =

quality metric of Gate = E x t_p

50 of 51 (2-1)

A First order RC Network



$$E_{\rightarrow 1} = \int_0^T P_{\text{res}} dt = v_{\text{in}} \int_0^T i_{\text{supply}}(t) dt = v_{\text{in}} \int_0^T C \frac{dv_{\text{out}}}{dt} dt = \frac{1}{2} C v_{\text{in}}^2$$

$$E_{\text{cap}} = \int_0^T P_{\text{cap}}(t) dt = \int_0^T v_{\text{out}} i_{\text{cap}}(t) dt = \int_0^T C v_{\text{out}} \frac{dv_{\text{out}}}{dt} dt = \frac{1}{2} C v_{\text{out}}^2$$

Transistor Model for Manual Analysis

53 of 51 (2-1)

Table 3.2 Parameters for manual model of generic 0.25 μm CMOS process (minimum length device).

	V_{T0} (V)	θ (V ^{-0.5})	V_{DSAT} (V)	K' (A/V ²)	λ (V ⁻¹)
NMOS	0.43	0.1	0.63	115×10^{-6}	0.06
PMOS	-0.4	-0.1	-1	-30×10^{-6}	-0.1

©MICRO*

Subject : 49

Date _____

میانگین جریان در خروجی R_{on} را می توان به صورت زیر نوشت:

$$R_{on} = R_{eq} = \frac{1}{2} \left(\frac{V_{DD}}{I_{D,sat}(1+\lambda V_{DD})} + \frac{V_{DD}/2}{I_{D,sat}(1+\lambda V_{DD}/2)} \right) \approx \frac{3}{4} \frac{V_{DD}}{I_{D,sat}} \left(1 + \frac{5\lambda V_{DD}}{8} \right)$$

معادله جریان در خروجی I_D به صورت زیر است:

$$I_D = K_n \frac{W}{L} (V_{gs} - V_T)^2$$

در خروجی خروجی PMOS و NMOS را می توان نوشت:


32.1.22

میانگین جریان در خروجی


میانگین جریان در خروجی

The Gate Capacitance

S.32 of 35



$$C_{gate} = \frac{\epsilon_{ox} \cdot \text{area}}{t_{ox}}$$




© MICRO

Subject :

Date 25

S. No. of 58



Operation Region	C_{gs}	C_{gs}	C_{gd}
cut-off	$C_{ox} \times W_{eff}$	0	0
Triode	0	$C_{ox} \times W_{eff} / 2$	$C_{ox} \times W_{eff} / 2$
saturation	0	$(2/3) C_{ox} \times W_{eff}$	0

Most important regions in digital design: Saturation and cut-off

$C_{gs} = \frac{C_{ox} \times W_{eff}}{2}$ (in triode)
 $C_{gs} = \frac{2}{3} C_{ox} \times W_{eff}$ (in saturation)
 $C_{gd} = \frac{C_{ox} \times W_{eff}}{2}$ (in triode)
 $C_{gd} = 0$ (in saturation)


⊙ MICRO

Subject : 31

Date _____


consider the input signal V_{in} as a trade with the output V_{out}
 $C_{gs} \rightarrow C_{gs}$ is the input capacitance \rightarrow V_{in} is the input signal

for C_{gs} C_{gs} (saturation) for V_{in} C_{gs}




B. 41 of 55

Gate Capacitance



capacitance as a function of V_{gs}

of V_{gs} (with $V_{ds} = 0$)
 job \rightarrow C_{gs} \rightarrow C_{gd} \rightarrow C_{gs}



capacitance as a function of the degree of inversion

Subject :


Date 22

دراسة في تأثيرات السعة الطفيلية في تصميم الدوائر المتكاملة

Page No

Diffusion Capacitance

Page of 55



$$C_{diff} = C_{bottom} + C_{SW} = C_j \times \text{Area} + C_{jsw} \times \text{PERIMETER}$$

$$\Rightarrow C_{diff} = C_j \times L_s \times W + C_{jsw} (2L_s + W)$$

Capacitances in 0.25 μm CMOS process

Page of 55

	C_{ox} (fF/ μm^2)	C_0 (fF/ μm)	C_j (fF/ μm^2)	m_j	Φ_b (V)	C_{jsw} (fF/ μm)	m_{jsw}	Φ_{bSW} (V)
NMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
PMOS	6	0.28	1.9	0.48	0.9	0.22	0.32	0.9

Chapter 4. The wire

دراسة في تأثيرات السعة الطفيلية في تصميم الدوائر المتكاملة

©MICKO

Subject : 23



Date

در فصل دوم تکنولوژی ساخت و فرآیند ساخت را بررسی کردیم
 در فصل سوم در مورد Device یک نمای کلی دیدیم و ساختار آن را بررسی کردیم
 در فصل چهارم یک نمای کلی از فرآیند ساخت را دیدیم
 در فصل پنجم در مورد ساختار داخلی یک سلول و نحوه کار آن دیدیم
 در فصل ششم در مورد فرآیند ساخت و فرآیند ساخت دیدیم

The wire

13/1/2014

فرآیند ساخت و فرآیند ساخت



schematic

physical


در فصل هفتم در مورد فرآیند ساخت و فرآیند ساخت دیدیم
 در فصل هشتم در مورد فرآیند ساخت و فرآیند ساخت دیدیم
 در فصل نهم در مورد فرآیند ساخت و فرآیند ساخت دیدیم

©MICRO

Subject :

Date 24

در اینجا می‌خواهیم بررسی کنیم که چگونه می‌توانیم یک دروازه دیجیتال را طراحی کنیم که بتواند سیگنال‌ها را به درستی منتقل کند و در زمان مشخصی تغییر وضعیت دهد. برای این منظور، ما به یک مدل ساده‌شده نیاز داریم که بتواند رفتار کلی را نشان دهد.




در اینجا می‌خواهیم بررسی کنیم که چگونه می‌توانیم یک دروازه دیجیتال را طراحی کنیم که بتواند سیگنال‌ها را به درستی منتقل کند و در زمان مشخصی تغییر وضعیت دهد. برای این منظور، ما به یک مدل ساده‌شده نیاز داریم که بتواند رفتار کلی را نشان دهد.

Subject : 25

Date _____


Capacitance: the parallel Plate Model

20/1/20




$$C_{int} = \frac{\epsilon \epsilon_0 WL}{tH}$$

$$S_{wire} = \frac{S}{S_1 S_2} = \frac{1}{S_2}$$



Wire capacitance (0.25 μm CMOS) June 2 15 of 28

poly → C_{int} C_{ext}



Handwritten Persian text explaining the components of capacitance and their relationship to the wire geometry and surrounding materials.


© MICRO

Subject :

Date 26


Active Area

Handwritten notes in Persian regarding Active Area and its calculation.



Active Area

Wire Resistance




$$R = \frac{\rho L}{HW}$$

Sheet Resistance R_0

$$R_1 = R_2$$

Handwritten notes in Persian explaining the relationship between wire resistance and sheet resistance.



Handwritten notes in Persian regarding the relationship between wire resistance and sheet resistance.


1	2	3	4	5	6	7
						8
						9
						10
	15	12				11

Handwritten notes in Persian explaining the table and its relation to sheet resistance.

©MICRO

Subject : 27


Date _____



silicide: $2Si_2$, $TiSi_2$, $PtSi_2$ and $TaSi_2$
 این مواد به دلیل رسانندگی بالا و چسبندگی خوب به سیلیسیم و اکسید سیلیسیم استفاده می‌شوند.

conductivity = 8 to 10 times better than poly

این مواد رسانندگی بالاتری نسبت به پلی‌سیلیسیم دارند و به همین دلیل در ساختارهای پیشرفته‌تر استفاده می‌شوند.
 همچنین چسبندگی بهتری نسبت به پلی‌سیلیسیم دارند.



the Lampert Model



S. 21

این مدل برای توصیف جریان در دروازه‌های پلی‌سیلیسیم استفاده می‌شود.

©MICRO

Subject :


Date 28



The Lumped RC-Model

5/27

The Elmore Delay



$$R_{eq} = \sum R_j \rightarrow (R_j \cdot e^{-(\text{path}(s \rightarrow 0))}) / \text{path}(s \rightarrow R_j)$$

$$\tau_{Di} = \sum_{k=1}^N C_k R_{ik}$$

©MICRO

Subject : 22

Date _____

توضیح: این مدار یک مدار RC ساده است که شامل یک منبع ولتاژ ورودی، یک مقاومت و یک خازن است.

$$i(t) = \frac{V_{in}}{R} e^{-t/RC}$$


این مدار یک مدار RC ساده است که شامل یک منبع ولتاژ ورودی، یک مقاومت و یک خازن است. این مدار را می‌توان به عنوان یک مدار RC ساده در نظر گرفت.

The Elmore Delay

3/3

RC chain

توضیح: این مدار یک زنجیره RC است که شامل یک منبع ولتاژ ورودی، یک مقاومت و یک خازن است.



$$T_d = \sum_{i=1}^N R_i \sum_{j=1}^N C_j + \sum_{i=1}^N C_i \sum_{j=1}^N R_j$$

$$T_d = R_1 C_1 + (R_1 + R_2) C_2 + (R_1 + R_2 + \dots + R_N) C_N + (R_1 + \dots + R_N) C_N$$

Subject :

Date 8/2

Wire Model

3/22

Assume: wire modelled by N equal-length segments

$$\tau_{DN} = \left(\frac{L}{N}\right)^2 (rc + 2rc + \dots + Nrc) + (rcL^2) \frac{N(N+1)}{2N^2} = RC \frac{N+1}{2N}$$

for large value of N :

$$\tau_{DN} = \frac{RC}{2} + \frac{rcL^2}{2}$$

(...)

Chapter 5: The Inverter

5.1 of 78

(...)


The CMOS Inverter: A First Glance

8.2

© MCKRU

Subject : 3/

Date _____



برای این جریان بالا این عبور کند چون در تمام منوالان الایز در حیرت این در این است

الایز منوالان و این است $V_{th} \uparrow$

جریان چون میرانیت (تخلیفات) در حیرت منوالان است که در حیرت منوالان

بعد در این منوالان (منوالان) در حیرت منوالان در حیرت منوالان

منوالان است که تمام (منوالان) در حیرت منوالان در حیرت منوالان

CMOS Inverter

S3

این است که در حیرت منوالان


در حیرت منوالان است که در حیرت منوالان

در حیرت منوالان است که در حیرت منوالان

© MICRO

Subject :

Date 32




این مدار یک اینورتر CMOS است که در آن خروجی به ورودی متصل است.

CMOS Inverter

35

First-order DC Analysis




Subject : 33

Date _____


PMOS load lines

(Simulation) 88



CMOS Inverter load characteristics

82




Subject :

Date 3/4

CMOS Inverter VTC

8/4




تابلوی مشخصات انتقالی

مستطیل

1392.1.29

مستطیل

در این مدار، ورودی و خروجی به هم متصل است. در حالتی که ورودی V_{in} به V_{th} برسد، خروجی V_{out} به V_{th} می‌رسد. در حالتی که V_{in} به V_{oh} برسد، خروجی V_{out} به V_{ol} می‌رسد. در حالتی که V_{in} به V_{ol} برسد، خروجی V_{out} به V_{oh} می‌رسد. در حالتی که V_{in} به V_{th} برسد، خروجی V_{out} به V_{th} می‌رسد.




MICRO

Subject : 35

Date _____

switching threshold as a function of Transistor Ratio



for a saturated junction transistor $I_{D1} = I_{D2} = I_D = I_{Dn} = I_{Dp}$
 for a value of V_M in a steady state condition

$$k_n \mu_n C_{ox} \frac{W}{L} \left(V_M - V_{Tn} - \frac{V_{Dsatn}}{2} \right)^2 = k_p \mu_p C_{ox} \frac{W}{L} \left(V_M - V_{DD} - V_{Tp} - \frac{V_{Dsatp}}{2} \right)^2$$

solving for V_M yields

$$V_M = \frac{\left(V_{Tn} + \frac{V_{Dsatn}}{2} \right) + r \left(V_{DD} + V_{Tp} + \frac{V_{Dsatp}}{2} \right)}{1+r} \quad \text{with } r = \frac{k_p \mu_p C_{ox} \frac{W_p}{L_p}}{k_n \mu_n C_{ox} \frac{W_n}{L_n}}$$


Subject :

Date 36

در این بخش به بررسی رفتار ترانزیستورهای CMOS در حالت انتقال می‌پردازیم. در این حالت، خروجی سیگنال در حال تغییر است و ولتاژ ورودی و خروجی در سطوحی قرار می‌گیرد که در آن هر دو ترانزیستور همزمان در ناحیه اشباع قرار می‌گیرند. این ولتاژها را به ترتیب V_{IH} و V_{IL} می‌نامند.

Determining V_{IH} and V_{IL}

512



$$V_{IH} - V_{IL} = \frac{(V_{OH} - V_{OL})}{g} = \frac{-V_{DD}}{g}$$

$$V_{IH} = V_{IL} - \frac{V_{DD}}{g} \quad V_{IL} = V_{IH} + \frac{V_{DD} - V_{IH}}{g}$$

$$NM_H = \frac{V_{DD} - V_{IH}}{g} \quad NM_L = \frac{V_{IL}}{g}$$

برای تعیین V_{IH} و V_{IL} باید معادله $I_D = 0$ را حل کنیم. در این حالت، هر دو ترانزیستور در ناحیه اشباع قرار می‌گیرند و معادله $I_{Dn} = I_{Dp}$ برقرار است. با استفاده از معادله $I_D = 0$ می‌توانیم V_{IH} و V_{IL} را به صورت تابعی از پارامترهای ترانزیستور و ولتاژ V_{DD} بیان کنیم.


513

$$g = \frac{1}{I_D'(V_{in})} = \frac{k_n V_{DSatn} + k_p V_{DSatp}}{\lambda_n - \lambda_p} = \frac{1+r}{V_{IH} - V_{IL} - V_{DD}/2} (\lambda_n - \lambda_p)$$

©MICRO


Subject : 37

Date _____



اگر v_{in} زیاد شود v_{out} کم می شود (در حالت نامینال)
 اگر v_{in} کم شود v_{out} زیاد می شود (در حالت نامینال)
 اگر v_{in} زیاد شود v_{out} کم می شود (در حالت نامینال)

MOS Inverter propagation Delay S.17



$$I_D = \frac{C_L}{t_p} (v_{DD} - v_T)^2 \quad (I)$$

Subject :

Date 33

مشتق از معادله شارژ کننده در حالت بار (Nmos) در خروجی خروجی بار

$$I_D = \frac{k_n \mu_n}{2} [(V_{GS} - V_T) \frac{v_{DS}}{2} - \frac{v_{DS}^2}{2}] \quad (II)$$


این معادله در دو صورت دیگر (III) کاربرد دارد که در آنجا در حالت بار و در حالت بار

در خروجی ورودی (یا خروجی) است اما در حالت بار این معادله average می شود

از I_{avg} و C_L →

$t_{PL} = \frac{C_L v_{swing}/2}{I_{avg}}$ $\approx \frac{d_L}{K_n v_{DD}}$

این معادله در حالت بار و در حالت بار کاربرد دارد



CMOS Inverter propagation Delay



3.12 of F1

Approach 2

Subject : 32

Date


در این کتاب ما سعی می‌کنیم تا با استفاده از معادلات ساده‌تر معادلات معادلات را ساده‌تر کنیم



توانایی تحلیل زیر در این درس:

$$R_{eq} = \frac{1}{\frac{I_{Dsat}}{v_{DD/2}} + \frac{I_{Dsat}}{v_{DD/2}} + \frac{I_{Dsat}}{v_{DD/2}}} \int_{v_{DD/2}}^{v_{DD}} \frac{v}{I_{Dsat}(1+\lambda v)} dv \approx \frac{3}{4} \frac{v_{DD}}{I_{Dsat}} \left(1 + \frac{1}{2} \lambda v_{DD}\right)$$

توانایی تحلیل زیر در این درس:



Subject :

Date 4

این معادلات حاصل از معادلات دیفرانسیل است. در این معادلات R_{eq} در یک سمت قرار دارد.
 این معادلات حاصل از یک مدار ساده شده است. معادلات تأخیر و R_{eq} در سمت دیگر معادلات

تأخیر و معادلات تأخیر R_{eq}

تأخیر $t_p = 0.69 \cdot (R_{eq} + R_{eq}) \cdot C$ است. t_p به یک واحد در این معادله

در این معادله R_{eq} در یک سمت قرار دارد.

هر چه R_{eq} بزرگتر باشد، تأخیر بیشتر می‌شود. در معادلات R_{eq} کمتر باشد، تأخیر کمتر می‌شود.


هر چه R_{eq} بزرگتر باشد، تأخیر $High$ است. Low کمتر می‌شود.

هر چه R_{eq} بزرگتر باشد، تأخیر $High$ است. هر چه R_{eq} کمتر باشد، تأخیر Low است.

$High$ است.

$High/Low$ ratio

5.25 of 7.5



R_{eq}

R_{eq}

© HKU

Subject : 41

Date _____

(4) هرچه f_p کمتر باشد \rightarrow زمان تأخیر کمتر \rightarrow تأخیر در خروجی کمتر است.

در هر دو حالت (حالت اول و دوم) \rightarrow f_p کمتر \rightarrow تأخیر کمتر در خروجی است \rightarrow در حالت اول

این تأخیر High level است.


Point (میدانیم): اگر ابعاد در خروجی P تقریباً 2 تا 2.5 برابر ابعاد در ورودی A باشد،

مسلک انتقال تأخیر متوالی بیشتر از تأخیر تأخیر High level و Low level است. High level تأخیر

میشود و در هر تقریباً 2 تا 3 تا تأخیر کمتری متوالی است.


Inverter chain

11.22 of 11



C_2 نیز یک منبع تأخیر است.

C_2 مانند هر منبع تأخیر دیگر است و تأخیر آن با افزایش ابعاد (تعداد) در ورودی و ابعاد (تعداد) در خروجی زیاد می‌شود.



کمی در ابعاد زیاد می‌شود. تأخیر زیاد می‌شود پس به همین دلیل ابعاد

کمی زیاد کنیم تا در درجه اول ابعاد را کم کرد.

حال مسئله اینجاست که هر چه ابعاد در ورودی و ابعاد در خروجی کمتر شود؟


MICRO

Subject :

Date 4/2

$$f^N = F = C_p / C_{g_{in}} \Rightarrow f = \sqrt[N]{F}$$

(C gate in) → این رابطه را در




Buffer Design

5.91 از 7.3

	N	f	F
	1	6.9	6.5
	2	8	18
	3	9	15
	4	2.8	15.3

$f^1 = 6.9$ $f^2 = 6.9 \rightarrow f = 8$ $f^3 = 6.9 \rightarrow f = 9$ $f^4 = 6.9 \rightarrow f = 2.8$



این کاری که در اینجا می‌کنیم طریقتی است که با استفاده از تعداد طبقات و توان اجزای ترانزیستور به



تکمیل می‌شود. $f = 2.7$ (فرض می‌کنیم) → این کار

Subject : 43

Date _____

Short circuit Currents

س 52 از 73




میزان :
 در حین آنکه زمان در طول آنست که میزنای شود چون با آنکه میزنای میزنای میزنای
 با این که میزنای میزنای میزنای میزنای میزنای میزنای میزنای میزنای
 High و Low میزنای میزنای میزنای میزنای میزنای میزنای میزنای میزنای

↑ میزان → میزان
 میزان → میزان
 میزان : ()

Dynamic Power Dissipation

س 41 از 73



Subject :

Date 49

$$\text{Energy / Transition} = c_f + v_{DD}^2$$

$$\text{Power} = \text{Energy / transition} * f = c_f + v_{DD}^2 * f$$

زیر بار
و آید از اجزای قاعده تر میست


در بار کمش توان استیج کم کنه c_f و v_{DD} و f کم کنه

زمانیکه که نمی توانیم در چون به عوامل هر روز مثل آلودگی و ...

می توانیم کم کنیم و c_f و v_{DD} و f را کم کنیم

Reverse-Biased Diode Leakage

s 56 of 78




$$J_s = 10^{-10} \text{ A/cm}^2 \text{ at } 25 \text{ deg C for } 0.25 \mu\text{m} \text{ diode}$$

J_s doubles for every 9 deg C

$$I_{DL} = J_s \cdot A$$

از دیود داخل تا از دسترس بر می آید یعنی که در این
در هر وسیله که توانی الکترونیک که توان داشته
چونکه میخوره به حالت سخت می نشیند توان بیشتر میخوره



توان بیشتر می توانیم کم کنیم
توان بیشتر می توانیم کم کنیم

Subject: 15

Date _____

اسم تامل

22.2.5

نام

where does power go in CMOS?

21/3/38

توان در CMOS

1. Dynamic Power Consumption → توان دینامیک


2. Short circuit currents → جریان اتصال کوتاه → در این supply برآورد می شود

3. Leakage → توان تلفات

Modification for circuits with reduced swing

25/3/38

توان تلفات



اینجا در خروجی ولتاژها را کاهش می دهیم و در این صورت باعث می شود ولتاژ بالا خروجی از

$V_{DD} - V_t$ بالا رود. پس ما در این ولتاژ خروجی $V_{DD} - V_t$ است.

$$E_{\rightarrow 1} = C_L \cdot V_{DD} \cdot (V_{DD} - V_t)$$

©MICRO

Subject: 97
 Year: _____ Month: _____ Date: _____

THE CMOS INVERTER Chapter 5





Figure 5.15 Layout of two chained, minimum-size inverters using SCMOS Design Rules (see also Color-plate 6).

Table 5.1 Inverter transistor data


	w/l	$AD (\mu m^2)$	$PD (\mu m)$	$AS (\mu m^2)$	$PS (\mu m)$
NMOS	0.375/0.25	0.5 ($10\lambda^2$)	1.875 (10λ)	0.5 ($10\lambda^2$)	1.875 (15λ)
PMOS	1.125/0.25	0.7 ($95\lambda^2$)	2.575 (19λ)	0.7 ($95\lambda^2$)	2.575 (19λ)

PqPCO

Subject: _____
 Year: _____ Month: _____ Date: _____



... (Handwritten notes in Persian)



side wall junction (Handwritten notes in Persian)

Table 3.5 Capacitance parameters of nMOS and pMOS transistors in 0.25 μ m CMOS process

	C_{ox} (fF/ μ m)	C_0 (fF/ μ m)	C_j (fF/ μ m)	m_j	ϕ_b (V)	C_{jsw} (fF/ μ m)	m_{jsw}	$\phi_{b,sw}$ (V)
nMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
pMOS	6	0.24	1.9	0.48	0.9	0.22	0.32	0.9

PAPCO

Subject: 49
 Year: _____ Month: _____ Date: _____


تاریخچه در جدول $C_{jsw} = 0.28$ $\mu\text{m}^2/\text{F}$ \rightarrow $C_{jsw} = 0.28 \times 15 \times 15 = 0.28 \times 225 = 63 \text{ fF}$

$C_{jsw} = 0.28 \times 15 \times 15 = 0.28 \times 225 = 63 \text{ fF}$

Bottom junction capacitance $C_{j0} = 12.5 \times 125 = 1562.5 \text{ fF}$

در این دو حالت C_{j0} در C_{jsw} \rightarrow $C_{j0} = 12.5 \times 125 = 1562.5 \text{ fF}$



(C_{in})




PAPCO

Subject: _____
 Year: _____ Month: _____ Date: _____

5




این دویم با یکدیگر کار می کنند اما هر دو در بار نیستند



(table 5.2)

PAPCO

Subject: 51
 Year: _____ Month: _____ Date: _____



Handwritten notes in Persian:
 این مدار یک اینورتر CMOS است.
 در این مدار، C_{eq} به عنوان ظرفیت معادل خروجی در نظر گرفته می‌شود.
 رابطه $(C_{g1} + C_{g2})W + C_{sw} \approx C_{eq}$ را می‌توانیم بنویسیم.
 که در آن W عرض کانال ترانزیستورها است.
 این رابطه را می‌توانیم به صورت $W = \frac{C_{eq}}{(C_{g1} + C_{g2}) + \frac{C_{sw}}{W}}$ نیز بنویسیم.

Handwritten notes:
 مساحت کانال $W \times L$
 مساحت درخت $(\frac{1}{2} \times W \times L)$




Table 3.4 - Average distribution of channel capacitance of MOS transistor for different operation regions

operation Region	C_{gs}	C_{gd}	C_{sw}	C_{eq}	Page: 17/183
cut-off	$C_{gs} \approx 0$	$C_{gd} \approx 0$	$C_{sw} \approx 0$	$C_{eq} \approx 2C_{gs}$	
resistive	$C_{gs} \approx \frac{1}{2}C_{gs}$	$C_{gd} \approx \frac{1}{2}C_{gd}$	$C_{sw} \approx \frac{1}{2}C_{sw}$	$C_{eq} \approx C_{gs} + C_{gd} + C_{sw}$	
saturation	$C_{gs} \approx C_{gs}$	$C_{gd} \approx 0$	$C_{sw} \approx C_{sw}$	$C_{eq} \approx C_{gs} + C_{sw}$	

RqPCO

Subject: _____
 Year: _____ Month: _____ Date: _____

Table 5.2 Components of C_T (for high-to-low and low-to-high transition).


PAGE: 187/573

Capacitor	Expression	value (FF) (H → L)	value (FF) (L → H)
C_{J1}	$2C_{ADOP} P_n$	0.23	0.23
C_{J2}	$2C_{ADOP} P_p$	0.61	0.61
C_{db1}	$K_{effn} A_{Dn} C_J + K_{effsn} P_{Dn} C_{JSW}$	0.66	0.90
C_{db2}	$K_{effp} A_{Dp} C_J + K_{effsp} P_{Dp} C_{JSW}$	1.5	1.15
C_{3}	$(C_{ADON} + C_{ASON}) W_n + C_{ox} W_n L_n$	0.76	0.76
C_{4}	$(C_{ADOP} + C_{ASOP}) W_p + C_{ox} W_p L_p$	2.28	2.28
C_D	From Extraction	0.12	0.12
C_T	Σ	6.1	6.0

این جدول را می توانیم برای استخراج پارامترهای مختلف استفاده کنیم و می توانیم از آن برای استخراج پارامترهای مختلف استفاده کنیم.

مثلاً برای استخراج C_{J1} و C_{J2} می توانیم از این جدول استفاده کنیم. C_{J1} برابر با 0.23 و C_{J2} برابر با 0.61 است.

همچنین می توانیم از این جدول برای استخراج پارامترهای دیگر استفاده کنیم. C_{db1} برابر با 0.66 و C_{db2} برابر با 1.5 است.



Subject: 53
 Year: Month: Date: ()

ex: (Page: 233/215) Pdf *فایل PDF*




Figure 6.12 Layout a four-input NAND gate in complementary CMOS.

چهار ورودی با یک خروجی

$$P_{ave} = 14\lambda = 14 \times 0.125 = 0.0625$$

$$C_{in} = 2\lambda^2 \times C_{in}^{PMOS} \left(\frac{2}{\lambda}\right)$$


$$P_{ave} = C_{sw} \times P_{ave}^{in} \left(\frac{2\lambda}{\lambda}\right)$$

side wall
 $14\lambda + 2\lambda + \dots$

$$S_{PMOS} = S_{NMOS} = 2\lambda^2$$

$$S_{D1} = 4\lambda^2 \quad S_{D2} = 4\lambda^2$$

$$S_{D3} = 2\lambda^2$$



PAFCO

Subject: _____

Year: _____ Month: _____ Date: _____ ()

54

Table 6.1 Area and perimeter of transistors in 4 input NAND gate.

Transistor	W (μm)	AS (μm ²)	AD (μm ²)	PS (μm)	PD(μm)
1	0.5	0.3125	0.0625	1.75	0.25
2	0.5	0.0625	0.0625	0.25	0.25
3	0.5	0.0625	0.0625	0.25	0.25
4	0.5	0.0625	0.3125	0.25	1.75
5	0.375	0.296875	0.171875	1.875	0.875
6	0.375	0.171875	0.171875	0.875	0.875
7	0.375	0.171875	0.171875	0.875	0.875
8	0.375	0.296875	0.171875	1.875	0.875

It is assumed that the output connects to a single, minimum-size inverter. The effect of intra-cell routing, which is small, is ignored. The various contributions are summarized in Table 6.2. For the NMOS and PMOS junctions, we use $K_{adj} = 0.57$, $K_{gate} = 0.61$, and $K_{ov} = 0.79$, $K_{app} = 0.86$, respectively. Notice that the gate-to-drain capacitance is multiplied by a factor of two for all internal nodes and the output node to account for the Miller effect (this ignores the fact that the internal nodes have a slightly smaller swing due to the threshold drop).

Table 6.2 Computation of capacitances for high-to-low transition at the output. The table shows the intrinsic delay of the gate without extra loading. Any fan-out capacitance would simply be added to the C_L term.


Capacitor	Contributions (H→L)	Value (fF) (H→L)
C_1	$C_{d1} + C_{d2} + 2 * C_{pd1} + 2 * C_{pd2}$	$(0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85fF$
C_2	$C_{d3} + C_{d4} + 2 * C_{pd3} + 2 * C_{pd4}$	$(0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85fF$
C_3	$C_{d5} + C_{d6} + 2 * C_{pd5} + 2 * C_{pd6}$	$(0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + (0.57 * 0.0625 * 2 + 0.61 * 0.25 * 0.28) + 2 * (0.31 * 0.5) + 2 * (0.31 * 0.5) = 0.85fF$
C_L	$C_{d8} + 2 * C_{pd8} + C_{d7} + C_{d9} + C_{d10} + C_{d11} + 2 * C_{pd12} + C_{pd1} + 2 * C_{pd2} + 2 * C_{pd3} + C_{pd4} + C_{pd5} + 4 * C_{pd6} + 4 * C_{pd7} + 2 * C_{pd8}$	$(0.57 * 0.3125 * 2 + 0.61 * 1.75 * 0.28) + 2 * (0.31 * 0.5) + 4 * (0.79 * 0.171875 * 1.9) + 0.86 * 0.875 * 0.22 + 4 * 2 * (0.27 * 0.375) = 3.47fF$

Using Eq. (6.4), we can compute the propagation delay as:

$$t_{pHL} = 0.69 \left(\frac{13K\Omega}{2} \right) (0.85/f + 2 \cdot 0.85/f + 3 \cdot 0.85/f + 4 \cdot 3.47/f) = 85ps$$

The simulated delay for this particular transition was found to be 86 psec! The hand analysis gives a fairly accurate estimate given all assumptions and linearizations made. For example, we assume that the gate-source (or gate-drain) capacitance only consists of the overlap component. This is not entirely the case, as during the transition some other contributions come in place depending upon the operating region.

Subject: 576
 Year: _____ Month: _____ Date: _____




ہر PMOS ٹرانزیسٹر کے بائیں اور بائیں طرف سے ایک نیا ٹرانزیسٹر ملے گا۔

حاجت فرد

Chapter 6. Digital Integrated Circuits - A Design Perspective

دو یا زیادہ گیتوں کے ساتھ ساتھ ایک یا دو گیتوں کے ساتھ

Static Complementary CMOS



PAPCO: PMOS and NMOS are dual logic networks


Subject: _____
 Year: _____ Month: _____ Date: _____

58

Example Gate: NAND

20/11/2014

A	B	out
0	0	1
0	1	1
1	0	1
1	1	0



Truth Table of a 2 input NAND Gate

PDN: $A \cdot B \rightarrow$ conduction to GND

PU N: $F = \bar{A} + \bar{B} = \bar{A} \bar{B} \rightarrow$ conduction to V_{DD}


(Conduction: $\bar{A} \bar{B}$ is 1 only if both A and B are 0)

$$G(I_{n1}, I_{n2}, I_{n3}, \dots) \equiv F(\bar{I}_{n1}, \bar{I}_{n2}, \bar{I}_{n3}, \dots) \quad \alpha ? \text{ of } \dots$$

Example Gate: NOR

12/11/2014

A	B	out
0	0	1
0	1	0
1	0	0
1	1	0



Truth Table of a 2 input NOR Gate


P4PCO

Subject: 52
 Year: _____ Month: _____ Date: _____


Complex CMOS Gate

11 of 119 (11)

(Complex is not a basic case (gate))



$$\text{out} = \overline{D + A \cdot (B + C)}$$




Constructing a complex Gate

12 of 119 (11)

(a) Pull-Down Network

(b) Deriving the pull-up network hierarchically



Subject: _____
Year: _____ Month: _____ Date: ()

92. 2. 12

✓
مجلس
مجلس
مجلس


مجلس CMOS (pull down, pull up) :

مجلس
مجلس
مجلس

مجلس
مجلس

مجلس load

مجلس



Subject _____
Year _____ Month _____ Date _____

Parasitic



بتعداد ورودی های یک دروازه دیجیتال پاراسیت
الکترونیک بار ورودی آن زیاد داشته باشد، آنقدر بار


زیادتر شود.

بیشتر حالت این است که نسبت از ۲ ورودی هر یک تقسیم

t_{PHL}

تغییرات از low to high به صورت خطی تغییر می کند اما تغییرات از high to low

توانی آن را از این می یابیم پس با افزایش تعداد ورودی low to high تغییر می کند.



فاز در دسترس این می بینیم چون در خروجی ما باید جریان تمام ما زیاد داشته باشد پس باید ابعاد آل سی ترکتور

تقسیم باشد $M_1 > M_2 > M_3$

Subject _____

Year _____ Month _____ Date _____

67

در این معادله K_p بزرگ باشد ابعاد و زمان ترانزیستور کوچک و زمان ترانزیستورهای بزرگتر باید کوچک باشد
 که یک عیب موجود در این مدل است زمان ترانزیستور شود و t_{PH} زیاد می شود

$$V_{OL} = (V_{DD} - V_{TN}) \left[1 - \sqrt{\frac{K_p}{K_n}} \right]$$

ابعاد ترانزیستور P
 هر چه K_p کوچکتر باشد V_{OL} کمتر می شود

در t_{PH} مناسب است برای کاهش آن می توان از دروازه ترانزیستور در اینجا pull up استفاده کرد
 استفاده کرد M_2 در زمان دستاورد یک clock M_1 به واسطه معادله زیر می توان آن را مشخص کرد

: Derive

ترانزیستور دستی Pull Down است در زمانیکه به سمت بالا می رود و در آنجا می ماند
 که معادله زیر می توان از آنجا استخراج کرد
 زیرا این بار ابعاد ترانزیستور M_1 و M_2 به هم وابسته است

A	B	out	$\overline{\text{out}}$
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

P4PCO

Subject: 65
 Year. Month. Date. ()


(تین) کے لیے درج ذیل گیت

: Pass-transistor

AND گیت کی ساخت

A	B	out
0	0	0
0	1	0
1	0	0
1	1	1

: AND



دیا گیا

