


لچ (Latch) و رجیستر (Register)


### Latch versus Register

- Latch stores data when clock is low



© Digital Integrated Circuits™

- Register stores data when clock rises



© Digital Integrated Circuits™



### Digital Integrated Circuits A Design Perspective

Jan M. Rabaey  
Anantha Chandrakasan  
Borivoje Nikolic

### Designing Sequential Logic Circuits


November 2002

Sequential Circuits

لچ ها در مدارهای تابعی رکن دارند.  
آنچه که هر آنها ممکن نباشد، لجیست.


### Latches

#### Positive Latch




© Digital Integrated Circuits™

#### Negative Latch



© Digital Integrated Circuits™

### Sequential Logic



- 2 storage mechanisms
  - positive feedback
  - charge-based

© Digital Integrated Circuits™

Sequential Circuits

در مدار ترتیبی بالا اینکه قیمت یعنی در پردازش


### N-Latch, P-Latch

کوچک نسخه ای از لچ های منطقی که فقط چند جزو های اصلی دارند.

کوچک نسخه ای از لچ های منطقی که فقط چند جزو های اصلی دارند.

### Latch-Based Design

- N latch is transparent when  $\phi = 0$
- P latch is transparent when  $\phi = 1$



© Digital Integrated Circuits™


### Naming Conventions

- In our text:
  - a latch is level sensitive
  - a register is edge-triggered
- There are many different naming conventions
  - For instance, many books call edge-triggered elements flip-flops
  - This leads to confusion however!

© Digital Integrated Circuits™


Sequential Circuits

- دقت ABT که مطابق با مراد است.  $V_{Q1} = 1$
- مذکور شده این دستگاه در سیستم های ریاضی که از متریالیتی برخاسته است نهایت مطمئن است.

**Positive Feedback: Bi-Stability**

© Digital Integrated Circuits™


Sequential Circuits

**Timing Definitions**

© Digital Integrated Circuits™

Sequential Circuits


لذت این دستگاه این است که تا زمانی که  $t_{C2Q}$  بگذرد، دستگاه حالت پایدار است.

**Meta-Stability**


© Digital Integrated Circuits™

Sequential Circuits

این دستگاه می تواند CLK صفر باشد هر دو حالت پایدار را در همان زمان داشته باشد. این دستگاه می تواند در هر دو حالت پایداری خود خود را تغیر داده و این روش معمولیست.

**Characterizing Timing**

© Digital Integrated Circuits™



Sequential Circuits


این دستگاه می تواند دستگاهی باشد که تا زمانی که  $t_{C2Q}$  بگذرد، دستگاه حالت پایدار است.

© Digital Integrated Circuits™

Sequential Circuits

**Writing into a Static Latch**


Use the clock as a decoupling signal, that distinguishes between the transparent and opaque states.



© Digital Integrated Circuits™

Sequential Circuits


آن قسمت متوجهه خود را درین دستگاه  
نخواهد داشت. و متعاقباً درین دستگاه را نباید ببرند.

**Maximum Clock Frequency**

© Digital Integrated Circuits™


Sequential Circuits

Scanned by CamScanner



هر دو لچ از هم جدا نباشند و هر دویها همان طوری که در شکل نشان شده، در همان زمان فعال باشند. این دو لچ را به عنوان یک جفت لچ خودگردان می‌شناسیم.



### Mux-Based Latches



© Digital Integrated Circuits™ Sequential Circuits

دستوراتی که از این دو لچ برای ایجاد یک رکوردر استفاده می‌شوند، معمولاً دو دستور مجزاً هستند که در هر دو لچ از آنها استفاده می‌شوند. این دستورات معمولاً دو دستور مجزاً هستند که در هر دو لچ از آنها استفاده می‌شوند. این دستورات معمولاً دو دستور مجزاً هستند که در هر دو لچ از آنها استفاده می‌شوند. این دستورات معمولاً دو دستور مجزاً هستند که در هر دو لچ از آنها استفاده می‌شوند.

### Master-Slave Register




© Digital Integrated Circuits™ Sequential Circuits

Sequential Circuits


clk-Q داریم  
TC2Q

NMOS register latch



Sequential Circuits

### Mux-Based Latch



NMOS only

© Digital Integrated Circuits™ Sequential Circuits

Sequential Circuits

تایپ داپ و R است. S یعنی راست یا نهاد فرودی باشد  $\rightarrow$  Reset

### Overpowering the Feedback Loop – Cross-Coupled Pairs

NOR-based set-reset



Set



Reset

S	R	Q	$\bar{Q}$
0	0	0	1
1	0	1	0
0	1	0	1
1	1	0	1

حالت غیر مجاز

متوجه می شویم که D میان زمانهای بین  
لذتگیری تغییر ایجاد - D میان میان  
وقتی که این ایجاد در مداری داریم تغییر ایجاد

### Setup Time




clk	S	R	Q	$\bar{Q}$
0	x	x	x	x
1	0	0	0	1
1	*	1	1	0
1	0	1	0	1

ترمیم: جمله هایت و ریست

بین ایجاد و تغییر دهنده  
بین مداری که در روت نجات دارد

### Cross-Coupled NAND



© Digital Integrated Circuits™

Sequential Circuits


ایجاد: با این حالت همچند خروجی تغییر نکند  
دست بالا برگزار است که تغییر نکند  
حال نباشد - هر کجا دویں و پیشین حالت و هر کجا نکند

چون آنست برای داده های اولیه  
درست ایجاد کرد و تغییر دهنده  
و مدار نهادی (دست بالا) خود را می خواهد  
که تغییر نداشت پس این داده های خواهد بود که

### Reduced Clock Load

#### Master-Slave Register

لذا این ایجاد نمی شود: زیرا هیچ راس ایجاد نمی شود  
درست راست را که ایجاد نمی شود و دست بالا که خود را خروجی می کند




© Digital Integrated Circuits™

Sequential Circuits

درجه کار را که نیاز است CLK و CLK2 را تغیر دهیم را می خواهیم (نیاز)  
ایجاد نمی شود:  $\rightarrow$  دست بالا که خود را خروجی می کند  
حال نباشد - هر کجا دویں و پیشین حالت و هر کجا نکند  
هسته ریزی که در این دستگاه برویم مستقیماً خود را درین دستگاه  
نه ایجاد نمایند و حالات نداریم و سلسله کل D و Q نمی شود


### Avoiding Clock Overlap




© Digital Integrated Circuits™

Sequential Circuits

### Sizing Issues



Output voltage dependence on transistor width




Transient response

(hold time)  $t_{\text{hold}}$   
 D پس از نزدیکی داده را در حالت خوبی می‌گذارد.  
 آنچه در برابر باشد اینکه اگر داده را در پیش از زمان خوبی می‌گذاریم.

## Setup/Hold Time Illustrations


Circuit before clock arrival (Setup-1 case)



Digital Integrated Circuits  
 Sequential Circuits  
 داده در زمانی که کلکت ایندیکاتور را تغیر نمایند، باید داده را در زمان خوبی قرار داده و داده را در زمان خوبی می‌گذارد.  
 اول داده باید در زمانی که کلکت ایندیکاتور را تغیر نماید، داده را در زمان خوبی قرار داده.  
 داده را در زمان خوبی می‌گذارد و داده را در زمان خوبی قرار داده.

## Setup/Hold Time Illustrations


Circuit before clock arrival (Setup-1 case)



Digital Integrated Circuits  
 Sequential Circuits  
 این دو زمانی که داده را در زمان خوبی قرار داده و داده را در زمان خوبی می‌گذارد، طبقه نیز در دسترس هستند تا می‌توانند مقدار زمان برای استقرار کنند.  
 برای تأثیر داده، دسترسی دسترسی به داده را در زمان خوبی می‌گذارد و داده را در زمان خوبی قرار داده.  
 برای تأثیر داده، دسترسی دسترسی به داده را در زمان خوبی می‌گذارد و داده را در زمان خوبی قرار داده.


## Setup/Hold Time Illustrations

Circuit before clock arrival (Setup-1 case)




## Storage Mechanisms

Static



Dynamic (charge-based)



Digital Integrated Circuits

Sequential Circuits


سیستمی که داده را در زمان خوبی می‌گذارد و داده را در زمان خوبی قرار داده.  
 ناچار انتظار کرد که داده را در زمان خوبی می‌گذارد و داده را در زمان خوبی قرار داده.



## Making a Dynamic Latch Pseudo-Static


Digital Integrated Circuits

Sequential Circuits



جیت دیجیتال زمان خوبی است:  
 اگر در D مدار را تغییر نماید و D نوشتار کنید،  
 ایجاد می‌گردد تا داده را در زمان خوبی می‌گذارد.  
 در وقت زمانی که داده را در زمان خوبی می‌گذارد،  
 برای این خروج را کنترل کرد.


## More Precise Setup Time



Digital Integrated Circuits


Sequential Circuits

## Setup/Hold Time Illustrations




توضیحات:  $T_{Setup}$  زمانی است که آندها کار می‌کنند - تین (زمانی که مولفه داده باید نباشد) - زمانی که از نزدیکی مولفه داده باید باشند

## Setup/Hold Time Illustrations




آن دو مورد هم با همی دارند و تفاوت را در اینجا بخواهید  
من ترتیب مولفه داده را در اینجا بخواهید  
در این مسیری داده مولفه داده می‌شود. ۱

## Setup/Hold Time Illustrations




## Setup/Hold Time Illustrations





این دو مورد هم با همی دارند، فاین را قرائت کنید که زمانی که وقت دارد  
وقتی که مولفه داده باشد، وقتی که مولفه داده باشد  
دارد، همان وقتی که مولفه داده باشد همان وقتی که مولفه داده باشد

## Setup/Hold Time Illustrations




## Setup/Hold Time Illustrations








for latches  
for Registers

## Setup/Hold Time Illustrations



## Other Latches/Registers: TSPC

Other Latches/Registers: C<sup>2</sup>MOS

“Keepers” can be added to make circuit pseudo-static

