

شناخت و برآورد کارائی مدار

فهرست

2.....	مقدمه.....
2.....	6-1 عملکرد یک مدار MOS.....
4.....	6-2 ارزیابی ظرفیت اتصالات میانی.....
4.....	6-2-1 تخمین ظرفیت.....
10.....	6-2-2 خازن گیت :.....
11.....	6-2-3 فرمول محاسبه ظرفیت :.....
13.....	6-3 برآورد مقاومت.....
15.....	6-3-1 مقاومت ورقه ای (Sheet Resistance).....
17.....	6-3-2 مقاومت ترانزیستورهای MOS.....
18.....	6-3-3 محاسبه مقاومت.....
22.....	6-3-4 مقاومت قطعات غیر متناظر:.....
23.....	6-4 تخمین تأخیر اتصالات میانی
29.....	6-4-1 تأخیر المور (Elmore Delay).....
34.....	6-5 مصرف توان در مدارهای CMOS.....
35.....	6-5-1 نوان مصرفی جریان اتصال کوتاه:.....
36.....	6-5-2 نوان مصرفی سولیجینگ یک معکوس کننده CMOS.....
41.....	6-6 حاصلضرب توان - تأخیر (Power-Delay-Product, PDP).....
42.....	6-7 مقیاس بندی.....
42.....	6-7-1 توری مقیاس بندی:.....
44.....	6-7-2 تأثیرات پر معادلات ترانزیستور:.....
56.....	6-7-3 مقیاس بندی اتصالات.....
57.....	6-8 روش ساده برای محاسبه تأخیر مدارهای منطقی.....
58.....	6-8-1 مدل خطی تأخیر:.....
65.....	6-8-2 محاسبه تأخیر در گیت‌های منطقی:.....
66.....	6-8-3 تأخیر در مدارات منطقی چند طبقه:.....
68.....	6-8-4 بهینه سازی مسیرهای مدار:.....


مقدمه

در طراحی یک مدار منطقی **CMOS** معمولاً لازم است که درون آی سی، ترانزیستورها را بهم متصل نموده تا عملکرد مورد نیاز حاصل شود. نحوه اتصال این قطعات به کمک سیمهایی است که درون آی سی طراحی و نقش اتصال ها را (موسوم به **اتصال های میانی**) ایفا می کند. وجود این اتصالات میانی از چند دیدگاه اهمیت داشته و لازم است مورد بررسی قرار گیرند؛ دیدگاه استاتیک و دیدگاه دینامیک. در این فصل هر دو دیدگاه را مطالعه خواهیم نمود.

6-1 عملکرد یک مدار MOS

عملکرد یک مدار MOS از دو دیدگاه استاتیک و دینامیک توسط پارامترهای هر حالت قابل بررسی است. پارامترهایی که در عملکرد استاتیک مطرح می شوند عبارتند از مقاومت موجود بین اتصالات و نحوه محاسبه آن همراه با میزان توان مصرفی آنها که منجر به افزایش توان مصرفی آی سی نیز خواهد شد. بهمین ترتیب،

پارامترهایی که در عملکرد دینامیک دخیل هستند عمدتاً رفتار خازنی اتصالات است که میتوانند عوامل ایجاد تأخیر در عملکرد آی سی باشند. لذا در این مرحله، لازم است این موارد شناخته و تخمینی از آنها بدست آید که طبیعتاً در درگ عملکرد آی سی بسیار نیز تعیین کننده هستند. بعنوان مثال به شکل 6-1 که نشانگر دو سیم مجاور یکدیگر است توجه کنید.



شکل 6-1 ترسیمی از اتصالات میانی

ابعاد سیمهای و فاصله بین آنها مشخص شده اند و فضای اطراف آنها نیز دی الکتریک است. در این رابطه میتوان تعاریف زیر را بیان نمود:

گام سیم (Pitch): مجموع پهنای و فاصله را یک گام سیم می نامیم.

نسبت هندسی (Aspect Ratio): نسبت ضخامت به پهنای سیم، W/t را نسبت هندسی نامیم.

هم شنوایی (Crosstalk): دی الکتریک بین سیمهای معمولاً از جنس SiO_2 بوده که قادر است جایگزینی با موادی با خریب دی الکتریک کم را نیز دارد. در تکنولوژیهای گذشته سیمهای اتصالات میانی نسبتاً پهن و ضخیم و دارای مقاومت کم و البته مدار حاصل نسبتاً کند بود، بطوریکه امکان شبیه سازی اتصالات با یک خازن فشرده (Lumped) وجود داشت. حال آنکه در تکنولوژی

امروزه سیمها بسیار باریکتر و جهت افزایش حجم و کاهش ابعاد بسیار بهم نزدیکترند و این خود آثار خازنهای پارازیتی را به دنبال دارد. در عملکرد سویچ، این خازنهای میتوانند عوامل تولید آثار انتقالی از یک سیم به سیم دیگر شوند که این پدیده هم شناوری نام دارد.


با پیشرفت تکنولوژی تعداد سیمها و حتی تعداد لایه‌ها افزایش یافته و لذا این اتصالات میانی بودند که عملکرد بسیار پیچیده تری نسبت به خود ترانزیستور از خود نشان می‌دادند. مثلاً در فرآیند $0.18\mu\text{m}$ بین 6 تا 8 لایه فلزی موجود است که تعداد لایه‌ها نیز به تناوب رو به افزایش است و این خود بر میزان پیچیدگی محاسبات خازنهای پارازیتی و حتی مقاومت‌های نظریه به این اتصالات خواهد افزود.

6-2 ارزیابی ظرفیت اتصالات میانی

همانطوریکه ذکر شد خازنهای پارازیتی از عوامل مهم ایجاد القاء، بین دو سیم یا حتی دو **Via** هستند. البته اثر این خازنهای معمولاً خیلی زیاد نیست اما در یک آی سی میتواند باعث بازنمود نامناسبی از عملکرد آن شود. محاسبه دقیق آنها معمولاً پیچیده است لیکن تخمین از میزان آنها حائز اهمیت است.

6-2-1 تخمین ظرفیت

در این روش میتوان هر سیم مجزا را که بر روی زیر لایه واقع شده است بعنوان یک هادی نسبت به سطح زمین در نظر گرفت و در واقع با زیر لایه بشکل زمین برخورد نمود. با این ایده، ظرفیت سیم دارای دو جزء است یکی ظرفیت سطح موازی، از قسمت پایین تا زمین، و دیگری ظرفیت ناشی از میدانهای اطراف هادی (میدانهای حشوی) که در طول لبه یک هادی با ضخامت محدود قابل ارزیابی است. ضمن اینکه مجاورت دو سیم موجود در یک لایه معین نیز آثار پارازیتی را ایجاد می‌نماید. به حال این توصیف در **شکل 6-2** نشان داده شده است.



شکل ۶-۲ اثر میدانهای جانبی (حسوی) در ظرفیت خازن

ظرفیت خازنهای مربوط به سطوح موازی عبارت است از:

$$C = \frac{\epsilon_{\text{air}}}{h} WL \quad ; \quad \epsilon_{\text{air}} = \epsilon_0 \cdot \epsilon_r \quad (1)$$

که در آن ϵ_{air} ضریب نفوذ پذیری عایق و ϵ_r ضریب نفوذ پذیری نسبی آن است. در جدول ۶-۱ میتوان تعدادی از این ضرایب نفوذ پذیری را مشاهده نمود.

جدول ۶-۱ ضریب نفوذ پذیری نسبی مواد

ϵ_r	ماده
1	خلا
≈ 1.5	آبروزل
3-4	پلی میدها
3.9	دی اکسید سیلیکون

3.1	فلورید سیلیکون (SiOF)
2.6	پلی مر (SiLK)
7.5	نیترید سیلیکون (Si ₃ N ₄)
9.5	آلومینیوم
11.7	سیلیکون

در مورد خازنهای جانشی یا حشوی معمولاً مدل دقیقی وجود ندارد و عمدتاً ارزیابی آنها کمک روشهای عددی مختلف صورت میگیرد. مثلاً در **جدول 6-2** بعضی از میزان ظرفیتهای مربوط به خازنهای مرسوم در تکنولوژی TSMC CMOS با میزان $0.18\mu m$ دیده می شود.

جدول 6-2 ظرفیت خازنهای نمونه در تکنولوژی **TSMC** $0.18\mu m$

$$(1aF [Ato-Farad] = 10^{-18}F)$$

									n ⁺	n ⁺	پارامترهای ظرفیت
aF/ μm^2	69	3	8	8	13	18	37	104	1196	962	سطحی (زبرایده)
aF/ μm^2		8	9	11	13	19	50	8522			سطحی

									(n ⁺)
aF/μm ²							8229		سطحی (p ⁺)
aF/μm ²	4	5	7	10	17	59			سطحی (بلی)
aF/μm ²	5	6	9	14	37				سطحی (فاز 1)
aF/μm ²	6	9	14	38					سطحی (فاز 2)
aF/μm ²	9	14	36						سطحی (فاز 3)
aF/μm ²	14	36							سطحی (فاز 4)
aF/μm ²	35								سطحی (فاز 5)
aF/μm		23	40	53	58		218	257	جانبه (زیر لایه)

$aF/\mu m$		17	19	23	29	38	62				جانبی (پلی)
$aF/\mu m$		19	22		35	58					جانبی (فلز 1)
$aF/\mu m$		22	26	34	51						جانبی (فلز 2)
$aF/\mu m$		27	34	52							جانبی (فلز 3)
$aF/\mu m$		35	56								جانبی (فلز 4)
$aF/\mu m$		56									جانبی (فلز 5)
$aF/\mu m$								774			هم یوشان (n ⁺)
$aF/\mu m$								675			هم یوشان (p ⁺)

مثال : اگر سیگنالهای موجود باشند که در طولهای نسبتاً بلند اعمال می گردند (مثلاً سیگنال کلک)،

میتوانند ظرفیتهای تا حدود چند ده پیکوفاراد ایجاد کنند و لذا طول این گونه از سیمهها میتواند

بسیار مهم باشد. مثلاً فرض کنید برای اندازه های die 1 و 2 سانتیمتر سیمهای آلومنینیومی مورد استفاده طولی حدود 10 سانتیمتر داشته باشند . اگر پهنای آنها $1\mu m$ و در تکنولوژی $0.18\mu m$ در دومین لایه مسیر دهی شوند ظرفیت خازن کل چقدر است؟ فرض کنید مقدار ظرفیت خازن موازی در واحد سطح فلز $18 \frac{aF}{\mu m}$ و ظرفیت خازن محیطی با حشیوه $58 \frac{aF}{\mu m}$ باشد.

$$\text{ظرفیت خازن موازی} = (0.1 \times 10^6 \mu m^2) \times 18 \frac{aF}{\mu m^2} = 1.8 pF$$

$$\text{ظرفیت خازن محیطی} = 2 \times (0.1 \times 10^6 \mu m^2) \times 58 \frac{aF}{\mu m^2} = 11.6 pF$$

$$\text{ظرفیت کل} = 1.8 + 11.6 = 13.4 pF$$

عامل تنزل کارایی دیگری که میتواند محاسبه شود، خازن تزویجی یا پارازیتی بین دو سیم مجاور است. در جدول

6-3 بطور تقریبی ظرفیت بین دو سیم موازی در پک لایه، با فرض حداقل فاصله بین آنها برای تکنولوژی $0.25\mu m$ را میتوان مشاهده نمود.

جدول 6-3 ظرفیت خازن بین دو سیم موازی

آلومینیومی در واحد طول برای تکنولوژی $0.25\mu m$

لایه	پلی	فلز 1	فلز 2	فلز 3	فلز 4	فلز 5
ظرفیت ($aF/\mu m$)	40	95	5	85	85	115

مثلاً "برای دو سیم بطول 10 سانتیمتر از جنس آلمونیوم در این تکنولوژی، اگر ظرفیت بین آنها $95 \frac{aF}{\mu m}$ باشد


$$C_{int} = 100mm \times 95 \frac{aF}{\mu m} = 9.5 \text{ fF}$$

6-2-2 خازن گیت :

برای هر ترانزیستور می‌توان یک خازن گیت با عنوان خازن گیت استاندارد و با نماد C_g تعریف نمود. این خازن به سبب وجود گیت پلی و زیر لایه تولید می‌شود. مثلاً برای ترانزیستورهای نوع n و p در تکنولوژی $0.18\mu m$ ظرفیت کل خازن گیت $C_g \approx 8.42 \frac{fF}{\mu m^2}$ است. در عمل می‌توان کل خازن گیت برای هر ترانزیستور **MOS** را با ضرب کردن مساحت ناحیه فعال WXL در C_g نیز تعیین نمود. برخی از ویژگیهای ظرفیتی برای تکنولوژی $0.18\mu m$ در جدول زیر دیده می‌شود:

جدول 6-4 برخی ویژگیهای ظرفیتی تکنولوژی $0.18\mu m$

ظرفیت ($\frac{aF}{\mu m^2}$)	ساختار
962	ظرفیت تحتانی سیمهای نفوذ n
257	ظرفیت کناری سیمهای نفوذ n
1196	ظرفیت تحتانی سیمهای نفوذ p
218	ظرفیت کناری سیمهای نفوذ p
37	ظرفیت خازنهای سطحی فلز 1
104	ظرفیت خازنهای سطحی پلی



تذکر : با توجه به جدول، دیده می شود که ظرفیت خازنهای نفوذی از ظرفیت خازنهای فلز یا پلی بسیار

بزرگتر هستند و لذا میتوان نتیجه گرفت که از نواحی با نفوذ بزرگ اجتناب کنیم.

6-2-3 فرمول محاسبه ظرفیت :

اگر فرمول محاسبه ظرفیت را بتوان وابسته به فاصله دو هادی، سطوح مقابل آنها و جنس محیط داشت میتوان

برای محاسبه ظرفیت ناحیه نفوذ و همچنین ظرفیت پلی / فلز به شکل زیر عمل نمود :

الف) ناحیه نفوذ

ظرفیت کل برابر با جمع ظرفیت تحتانی و جانبی است که در آن:

1- ظرفیت نفوذ تحتانی مناسب با مساحت است و میزان آن بر واحد سطح از روی تکنولوژی مورد

بحث تعیین شده و با C_{bot} نشان داده می شود.

2- ظرفیت نفوذی کناری که مناسب با جنس محیط است و مجدداً نیز ظرفیت نظیر به جنس

محیط بسته به نوع تکنولوژی با C_{side} نشان داده می شود. توجه کنید که عمق نفوذ

مورد استفاده در تکنولوژی را شامل می گردد.

با تفکیک بند 1 و 2 برای دو ظرفیت نفوذی سطحی و جانبی، ظرفیت کل برابر است با:

$$C = [C_{bot}(fF/\mu m^2)X_{مساحت}] + [C_{side}(fF/\mu m)X_{محیط}] \quad (2)$$

ب) پلی / فلز

در این حالت ظرفیت کل جمع ظرفیت سطحی و ظرفیت محیطی است و در آن:

-1- ظرفیت سطحی مناسب با مساحت است و میزان آن در واحد سطح نیز بسته به تکنولوژی

مورد استفاده با C_{plate} بیان می‌گردد.


-2- ظرفیت محیطی نیز که در این حالت باز هم وابسته به جنس محیط اطراف است و از روی

تکنولوژی مورد استفاده پكمک مقدار طولی آن به میزان C_{fringe} محاسبه می‌گردد.

با نفکیک بند 1 و 2 برای این حالت نیز ظرفیت کل برابر است با:

$$C = [C_{plate}(fF/\mu m^2)X_{مساحت}] + [C_{fringe}(fF/\mu m)X_{محیط}] \quad (3)$$

مثال: ظرفیت خازنی ساختار شکل 6-3 را بدست آورید اگر از مساحت حفره تماسی صرف نظر گردد.




شکل 6-3

$$\text{پلی: } (12\lambda \times 4\lambda) \times C_{ploy} \text{ (plate)} + 2 \times (12\lambda + 4\lambda) \times C_{ploy} \text{ (fringe)}$$

$$\text{فلز: } (12\lambda \times 4\lambda) \times C_{metall} \text{ (plate)} + 2 \times (12\lambda + 4\lambda) \times C_{metall} \text{ (fringe)}$$

مثال: در شکل ۶-۴ ظرفیت خازن ورودی گیت ترانزیستور MOS را تعیین کرده اگر در تکنولوژی $0.25\mu m$ بوده، $W=0.36\mu m$ اختیار شده و ضخامت لایه اکسید $E_{r,SiO_2} \cong 3.9$ باشد.

ظرفیت خازن سطحی پلی برای با میدان $88 aF/\mu m^2$ و ظرفیت جانشی آن $54 aF/\mu m^2$ است.



شکل ۶-۴

ظرفیت خازن گیت برابر است با:

$$C_g = A \times C_{ox} = 2 \times 4\lambda^2 \times \frac{8.85 \times 10^{-12} \times 3.9}{6 \times 10^{-9}} \approx 0.72 pF \quad (\lambda \approx 0.125)$$

$$C_{ploy} = (2\lambda + 2\lambda) \times 2\lambda \times C_{poly}(\text{plate}) + (6\lambda + 6\lambda) \times C_{poly}(\text{fringe}) =$$


$$8(0.125)^2 \times 88 + 12(0.125) \times 54 = 92 aF$$

برآورد مقاومت ۶-۳

پارامتر قابل محاسبه دیگر در طرح مدارات **VLSI** می تواند میزان مقاومت باشد که فاکتور تعیین کننده در مقدار تأخیر بهنگام انتشار سیگنال است. بسته به جنس سیم و ابعاد آن مقاومت یک سیم تغییر می کند که با فرمول زیر برای مقاومتی به شکل ۶-۵ میتوان آن را محاسبه کرد:

طول × مقاومت ویژه

$$\text{ مقاومت} = \frac{\text{ ارتفاع} \times \text{ بهنا}}{\text{ طول}}$$



شکل ۶-۵ توصیف ابعاد یک قطعه سیم در تعیین مقاومت آن

در جدول ۶-۵ نیز مقاومت ویژه بعضی از مواد ثبت شده است. دیده می شود که مثلاً مس مقاومت ویژه کمتری دارد ولی آلومینیوم به دلیل هزینه کمتر و سازگاری با مدارات مجتمع، اهمیت خاصی را دارد بطوریکه قبل از نسل $0.18\mu m$ از آلومینیوم استفاده می شده است.


در رابطه با آلومینیوم و مس عمدتاً هرگاه مقطع سیم مورد نظر تنزل پاید، در هر دو مورد مقاومت، کمی افزایش می پاید. لیکن جهت بهبود مشخصه مربوط به مهاجرت الکتریکی، از مس بیشتر استفاده می گردد. با این حال مس را باید توسط یک سد نفوذی با هدایت کم محصور کرد که خود منجر به کاهش مقطع معادل آن و لذا مقاومتش خواهد شد. اما برای آلومینیومی به چنین سدی نیاز نمی باشد.

جدول ۶-۵ مقاومتهای ویژه بعضی از فلزات در دمای 22°

ρ ($\Omega \cdot m$)	ماده
1.6×10^{-8}	نقره (Ag)
1.7×10^{-8}	من (Cu)
2.2×10^{-8}	طللا (Au)
2.7×10^{-8}	آلومینیوم (Al)
5.5×10^{-8}	تنگستن (W)
5.3×10^{-8}	مولیبدنیوم (Mo)
43×10^{-8}	تیتانیوم (Ti)

: (Sheet Resistance) 6-3-1

فرض کنید که برای یک قطعه مطابق آنچه در شکل 6-6 می شود، بخواهیم مقاومت آنرا تعیین نماییم.



شکل 6-6 یک هادی با ابعاد معین

مقاومت این قطعه برابر است با :

$$R = \rho \frac{L}{tW} = \left(\frac{\rho}{t}\right) \frac{L}{W} \equiv R_{Sheet} \frac{L}{W} \quad (4)$$

در این رابطه مقاومت ویژه و R_{Sheet} بعنوان مقاومت ورقه ای تعریف می شود که واحد آنرا بشکل اهم بر مربع (Ω/\square) بیان کرده و میتوان برای لایه های مختلف، مقدار آن را بدست آورد. نمونه ای از این مقاومت برای تکنولوژی $0.18\mu m$ TSMC CMOS گردآوری شده است.

جدول 6-6 مقاومت ورقه ای نمونه ای در تکنولوژی $0.18\mu m$ TSMC

		پلی (سیلیسیید)	p^+ نفوذ (سیلیسیید)	n^+ نفوذ (سیلیسیید)	پارامترهای فرآیند
واحد	فلز 1				
Ω/\square	0.08	7.9	7.6	6.8	مقاومت ورقه ای
Ω		10.2	11.7	11.1	مقاومت تماس

پارامترهای فرآیند	فلز 2	فلز 2	فلز 2	چاه n-	واحد
مقاومت ورقه ای	0.08	0.08	0.08	933	Ω/\square
مقاومت via	5.20	10.65	15.59		Ω

لایه های فلزی بالاتر دارای مقاومت و بزرگتری هستند چرا که سطح مقطع بزرگتری دارند. لذا مقاومت لایه های بالاتر فلزی کمتر است. مقاومتها بسته به فلز بودن با نبودن متفاوتند. مثلاً مقاومت فلزی ایکه از جنس آلمینیوم یا مس است کاملاً مشخص می باشد. مقاومت پلی سیلیکون، لایه های نفوذی یا چاه ها بسته به میزان دوپینگ دارد. در اباعله با لایه های پلی و نفوذی عمدتاً میتوان جهت کاهش مقاومت، از ترکیب سیلیکون و تیتانیوم استفاده نمود که خود مولد ماده ای موسوم به سیلیسید است. مقاومتها اصولاً دارای ضریب دمایی مثبت اند و این ضریب برای نواحی نفوذی و چاهها قابل ملاحظه است.

6-3-2 MOS مقاومت ترانزیستورهای

قبل ادیدیم که مشخصه ولتاژ - جریان ترانزیستور **MOS** غیر خطی است لیکن در نواحی خاص میتوان رفتار این قطعه را بشكل یک مقاومت (تغییر به مقاومت درون کانال) مطالعه نمود. در ناحیه خطی یا تربویدی، برای این ترانزیستور میتوان مقاومتی را منتصور شد که برابر است با:


$$R_{on} = K \frac{L}{W} \Omega \quad (5)$$

$$K = \frac{1}{\mu C_{ox} (V_{GS} - V_{Th})} \quad (6)$$

ضریب K همان مقاومت ورقه ای محاسبه می شود که برای ترانزیستور نوع n و p در محدوده ای بین 1000 تا 30000 اهم برابر مربع واقع می شود و این خود تابعیت نسبت به موبیلیتی حاملهای اکثربت را دارد و البته در یک تکنولوژی مشخص دارای مقدار معین است.

6-3-3 محاسبه مقاومت:

توسط اندازه گیری ابعاد قطعات سیمها در چنیش یک مدار میتوان میزان \square/Ω قطعه را بدست آورد. اگر میزان مقاومت یک مربع معلوم باشد میتوان برای هر شکل دلخواهی که ترکیبی از این مربعات باشد، مقاومت را تعیین کرد. ترکیبات، مشابه با ترکیبات سری و موازی در مقاومتها هستند. مثلاً فرض کنید که مقاومت یک مربع معین 1Ω باشد. مقاومت ترکیبی از چهار مربع به این فرم که در **شکل 6-7** ترسیم شده است عبارت است از ترکیب سری دو مقاومت 1 اهمی که با ترکیب سری دو مقاومت 1 اهمی دیگر، موازی شده و نهایتاً مقاومت 1 اهمی کل را به دست می دهد.




شکل 6-7 توصیف مقاومت بشکل مربعی دلخواه با میزان ثابت و به هر بعد

لذا میتوان دریافت که مقاومت یک ماده بشکل مربع ربطی به ابعاد مربع نداشته و همواره ثابت است و این چیزی است که آن را بنام R_{Sheet} یا مقاومت ورقه ای تعریف نمودیم. با چنین ایده ای میتوان مقاومت هر سیم را با اندازه گیری نسبت ظاهری آن تعیین کرد.

در رابطه با اتصالات و نیز **Via**ها، میتوان مقاومت آنها را بسته به جنس ماده تماس و اندازه آن مشابه با آنچه که در

شکل 6-8 دیده می شود، بدست آورد، مقادیر نوعی بین 2 تا 20 اهم هستند.



شکل 6-8 نمایش **Via** در اتصال دو لایه

بدلیل تراکم جریان در اطراف تماسها میتوان جهت تشكیل اتصالات با مقاومت کم از چندین تماس استفاده نمود.

لذا در عمل معمولاً "استفاده از چندین تماس کوچک بجای یک تماس بزرگ شبیه به شکل 6-9" ارجاعت دارد.




شکل 6-9 استفاده از چندین **Via** برای اتصالاتی با مقاومت کم

بهر حال با توجه به آنچه ذکر شد میتوان توسط یک دید ساده، مقاومت چینشی را با تقسیم شکل موردنظر به

قطعات مستطیلی ساده، که مقاومت آنها براحتی بدست می آیند، تعیین و محاسبه نمود. مثلاً اگر در **شکل 6-10**


الف مقاومت ورقه ای R_{Sheet} باشد، میتوان دریافت که مقاومت قطعه شکل ۱۰-۶ ب با شکل ۱۰-۶ الف بکسان است چرا که طول و پهنای هر دو، دوبرابر شده اند.



شکل ۱۰-۶ الف) یک قطعه دلخواه با ابعاد معین و مقاومت ورقه ای R_{Sheet}


ب) قطعه "الف" که دارای ابعاد بزرگتری است

مثال: مقاومت فلزی شکل ۱۱-۶ را بر حسب R_{Sheet} نمایید.



شکل ۱۱-۶ یک قطعه فلزی دلخواه


میتوان شکل فوق را بدو قسمت، مطابق آنچه در شکل ۱۲-۶ دیده می شود تقسیم نمود.



شکل 6-12 تقسیم قطعه فلزی شکل 6-11 به دو جزء

مقاومت قسمت سمت چپ معادل با $\frac{4}{4} \times R_{Sheet}$ و مقاومت قطعه سمت راست است که از سری کردن این دو، مقاومت کل $3R_{Sheet}$ خواهد شد.

مثال: مقاومت ترکیبی بالی افزایش در شکل 6-13 چیست؟



شکل 6-13 نمایش یک قطعه پلی به فلز

در این حالت میتوان مطابق با آنچه دیدیم مقاومت کل را بشكل $\frac{12}{4} \times R_{Sheet}^{Poly}$ سری شده با مقاومت $R_{Sheet}^{Contact}$


و سپس سری با مقاومت ورقه ای بصورت زیر تعیین کرد:

$$R_{Sheet}^{Total} = 3R_{Sheet}^{Poly} + R_{Sheet}^{Contact} + 3R_{Sheet}^{Metal}$$

6-3-4 مقاومت قطعات غیر مستقیم:

در بعضی موارد و در چینش قطعات روی سطح آی سی، معمولاً همیشه مسیرهای مستقیم وجود ندارند و در بعضی موارد یک مسیر دارای قطعات سبیم عمود بر هم است. مثلًا فرض کنید بخواهیم مقاومت قطعه ترسیم شده در

شکل 6-14 را تعیین کنیم اگر R_{Sheet} معلوم باشد.



شکل 6-14 مسیر غیرمستقیم یک سبیم

طبیعی است که عبور جریان در قطع $3\lambda \times 9\lambda$ ، سپس چرخش آن از درون مربع جانبی $3\lambda \times 3\lambda$ و ورود آن به مقطع $6\lambda \times 3\lambda$ میتواند پیشنهاد تجزیه شکل را به سه ناحیه ایجاد کند. اما ناحیه مربعی $3\lambda \times 3\lambda$ که خود دارای مقاومت ورقه ای R_{Sheet} است (ناحیه مربع شکل)، نمی تواند کل مقاومت ورقه ای R_{Sheet} را نشان دهد چرا که این مقاومت نظری به مسیر عبوری جریان بشكل عمودی است. در این حالت معمولاً یک تقریب قابل قبول چنین است که:


«هر گوشه را معادل نصف یک مربع احتیار کنیم»

با این توصیف می‌توان مقاومت ورقه‌ای کل را نظیر به سه مقاومت ورقه‌ای معادل با قطعه $3\lambda \times 9\lambda$ (۳+۰.۵+۲) و مقاومت قطعه $(\frac{1}{2} \times R_{Sheet})$ یعنی کلا $(\frac{9}{3} \times R_{Sheet})$ در نظر گرفت.


6-4 تخمین تأخیر اتصالات میانی

میتوان با توجه به مدلسازی سیم با یک خط انتقال، مدل تأخیری آنرا بدست آورد. مدل مداری یک خط انتقال میتواند از ترکیب مقاومتها و خازنهایی باشد که برای طول معینی می‌توانند مطابق شکل 6-15 بیان شوند.

اگر زمان عبور در طول این خط اتصال میانی از زمانهای افت و خیز کمتر باشد (چیزی که معمولاً در مدارات رخ می‌دهند) تقریب ساده شده خط انتقالی برای یک خط اتصال میانی بصورت شبکه فشرده نشان داده شده در شکل 6-16، قابل استفاده خواهد بود.



شکل 6-15 مدل خط انتقالی یک سیم جهت تعیین تأخیر در آن



شکل 6-16 مدل فشرده RC برای یک خط اتصال میانی

به کمک این مدل میتوان تأخیر شبکه را نیز بدست آورد. بدین معنی که فرض کنید در ابتداء خازن موجود در

شکل 6-16 تخلیه بوده و در $t=0$ سیگнал ورودی V_{in} پاس پله بالا رونده باشد. ولتاژ خروجی این مدار

برابر است با :

$$V_{out} = V_{DD} (1 - e^{-t/RC}) \quad (7)$$


از تعریف t_{PLH} ، که ولتاژ خروجی بالارونده در آن به نقطه 50% می‌رسد:

$$t_{PLH} \approx 0.69RC \quad (8)$$

در عمل این مدل، مدل مناسبی نیست و نمی‌تواند بعنوان مدل پاسخگوی رفتار عملی بکار گرفته شود. لذا مدل

دیگری مثل **شکل 6-17** استفاده می‌شود که در آن مقاومت کل خط به دو بخش تقسیم می‌شود و آن را مدل T

نمایم:




شکل 6-17 مدل فشرده T برای یک خط اتصال میانی

تعمیم این مدل براساس تکرار شبکه T و با توجه به این نکته که هر نقطه حاوی یک مدار T باشد، می‌تواند

بصورت **شکل 6-18**، موسوم به مدل نردنیانی ارائه گردد.


بدپهی است دقت مدل با کاربرد و تعداد قطعه بیشتر، با N بالاتر، افزایش یافته لیکن در قبال آن آنالیز پیچیده تر خواهد شد.



شکل 6-18 مدل نردبانی شامل N قطعه مشابه از خط اتصال

مدل دیگری که میتوان در عمل بکار گرفت و از پاسخ آن تا حدودی اظهار رضایت نمود، مدل Π است که در شکل

6-19 دیده می شود.

شکل 6-19 مدل Π که در محاسبه تأخیر اتصالات قابل استفاده است

میتوان نشان داد که میزان تأخیر در این مدل از رابطه زیر بدست می آید:

$$\text{تأخير} = R_{Driver} \frac{C_W}{2} + (R_{Driver} + R_W) \times \left(\frac{C_W}{2} + C_{load} \right) \quad (9)$$

به حال در هر یک از مدل‌های مورد استفاده برای یک اتصال میانی، یکسری نکات کلی وجود دارند که میتوان آنها به

شکل زیر دسته بندی کرد:

۱- تأخیرها با RC (حاصلضرب مقاومت در خازن) متناسب هستند.

۲- برای سیم‌های اتصال هیچگاه از قطعات نفوذی استفاده نمی‌شود و این نوع از عمل تنها

برای اتصالات با طولهای بسیار کوتاه قابل قبول است چرا که استفاده از قطعات نفوذی

تاخیر را شدیداً در طولهای بالا افزایش خواهد داد.

۳- برای اتصالات کوتاه قطعات پلی تنها کاندید مناسب هستند.


۴- افزایش طول سیم به معنی تاخیر زیادتر در آن است که میتوان این تاخیر را تقریباً با L^2

مناسب دانست.

مثال: معکوس کننده ای مطابق شکل ۶-۲۰ به قطعه سیم آلومینیومی متصل شده است. برای سیم


فرض کنید که ظرفیت کل آن $R_{Shunt} = 0.08\Omega$, 13.4pf طول کل ۱۰ سانتیمتر و پهنای

مفروض است. اگر مقاومت راه انداز (دراپور) $10k\Omega$ باشد، $T_{50\%} = 1\mu\text{m}$ و $t_{90\%}$ چقدر است؟



شکل ۶-۲۰ اتصال یک راه انداز به یک سیم آلومینیومی

اگر فرض کنیم که بتوان مدل فشرده این مطابق شکل ۶-۲۱ برای این اتصال استفاده نمود:



شکل 6-21 مدل فشرده RC جهت محاسبه تأخیر شکل 6-20

در این صورت مقاومت سیم بشکل زیر است:

$$R = \left(R_{Shunt} \times \frac{L}{W} \right) + R_{Driver} = 0.08 \times \frac{10^5}{1} + 10 = 18k\Omega$$

با توجه به رابطه (8)، زمان $T_{50\%}$ برابر است با:

$$\tau_{PLH} \approx 0.69RC \approx 166 \text{ nsec}$$

و زمان رسیدن به $t_{90\%}$ نیز:

$$T_{90\%} = \ln(10) RC \approx 555 \text{ nsec}$$

خواهد بود.

مثال: فرض کنید معکوس کننده ای با مقاومت موتور $3k\Omega$ یک بار F04 با

ظرفیت $25fF$ راه اندازی می کند. بار F04 یک بار حاصل از 4 معکوس کننده است که با خود

راه انداز مشابه اند. (Fun-out of four)

(الف) تأخیر کلی جقدر است؟


ب) فرض کنید یک فلز M1 از جنس آلومنیوم را به خروجی این معکوس کننده متصل کرده ایم، این

فلز دارای مقاومت ورقه ای $0.08 \Omega/\square$ ، طول $1mm$ و پهنای $0.25\mu m$ است. مشروط بر

آنکه ظرفیت خازن سیم در واحد طول $160fF/mm$ باشد، R_{HF} و C_{HF} را در یک مدل Π تعیین

کنید اگر مقاومت Via برای M1 با ناحیه نفوذ 11 اهم باشد.

ج) برای مجموعه حاصل از ترکیب «ب» تأخیر کل چقدر است؟



شکل 6-22 معکوس کننده ایکه راه اندازی یک بار F04 را انجام می دهد

الف) تأخیر کل در این مرحله از مقاومت خروجی و همچنین ظرفیت کل، بصورت زیر بدست می آید:

$$\text{تأخیر کل} = R \times C = 3k\Omega \times 25fF = 75 \text{ psec}$$

ب) از ترکیب دو مقاومت بدست می آید؛ مقاومت تطییر به Via ها و مقاومت سیم. مقاومت در

ابندا و انتهای سیم اتصال موجود است و برای هر یک 11 اهم، لذا کل مقاومت Via برابر با 22

اهم بدست می آید.

مقاومت سیم نیز برابر است با:

$$R_{\text{سیم}} \Omega/\square = R_{\text{Sheet}} \times \frac{L}{W} = 0.08 \times \frac{10^3}{0.25} = 320 \Omega$$

و لذا مقاومت R_W برابر است با:

$$R = 22 + 320 = 342 \Omega$$

و بالاخره ظرفیت سیم یعنی C_W برای سیم به طول 1mm برابر است با:

$$C_W = 160 \frac{fF}{mm} \times 1mm = 160 fF$$


ج) تأخیر حاصل از ورود سیم به اتصال میان دو معکوس کننده چپ و مجموعه چهار معکوس کننده

راست با توجه به فرمول (9) برابر است با:

$$\text{تأخير كل} = 3k\Omega \times \frac{160}{2} fF + (3k\Omega + 342\Omega) \times \left(\frac{160}{2} fF + 25fF \right) = 591 \text{sec}$$

6-4-1 ناخیر المور (Elmore Delay)

مدل دیگری که میتوان در محاسبه یک خط اتصال میانی از آن استفاده نمود می توانید به شکل 6-23 نمایش داده شود.



شکل 6-23 شبکه درختی RC با چندین شاخه

در این شبکه درختی چند ویزگی به شرح زیر موجود است:

۱. هیچ حلقه ترانزیستوری در این مدار وجود ندارد.
۲. همه خازنها در این مدار درختی بین یک گره و زمین واقعند.
۳. یک گره ورودی برای کل مدار موجود است.
۴. از گره ورودی بهرگاه دیگر مدار تنها یک مسیر منحصر بفرد وجود دارد.

بمنظور تعیین تأخیر کل، لازم است که برای این شبکه درختی تعاریف زیر را انجام دهیم:

- الف) یک مسیر منحصر بفرد از گره ورودی به گره آم است ($i=1,2,3,\dots,N$).
- ب) $P_i = P_j \cap P_{ij}$ حاوی بخشی از مسیر قرار گرفته بین ورودی و گره آم است که برای مسیر بین ورودی و گره آم، مشترک است.
- ج) با فرض اینکه سیگнал ورودی یک پالس پله در $t=0$ باشد، تأخیر در گره آم این درخت RC که به تأخیر المور معروف است برابر خواهد بود با:

$$\tau_{DN} = \sum_{j=1}^N C_j \sum_{K \in P_j} R_K = \sum_{k=1}^N C_k \cdot R_{ik} \quad (10)$$

مثالاً در گره آم از مدار درختی شکل 6-23، تأخیر المور برابر است با:


$$\tau_{DN} = \sum_{k=1}^5 C_k R_{ik} = C_1 R_{i1} + C_2 R_{i2} + C_3 R_{i3} + C_4 R_{i4} + C_5 R_{i5}$$

$$\begin{aligned} R_{ik} &= \sum R_i, \quad \forall R_i [path(in \rightarrow i) \cap path(in \rightarrow k)] \\ R_{i1} &= (R_1 + R_3 + R_i) \cap R_i = R_i \\ R_{i2} &= (R_1 + R_3 + R_i) \cap (R_1 + R_2) = R_i \\ R_{i3} &= (R_1 + R_3 + R_i) \cap (R_1 + R_2) = (R_1 + R_2) \\ R_{i4} &= (R_1 + R_3 + R_i) \cap (R_1 + R_2 + R_4) = (R_1 + R_2) \\ R_{i5} &= (R_1 + R_3 + R_i) \cap (R_1 + R_2 + R_4) = (R_1 + R_2 + R_i) \end{aligned}$$

و لذا:

$$\tau_{DN} = R_1 C_1 + R_1 C_2 + R_1 C_3 + R_1 C_4 + R_1 C_5 + R_1 C_6 + (R_1 + R_2 + R_3) C_i$$

توجه کنید که اگر در حالت خاص برای مقاومتهای R_j با میزان زیوچ، مقدار ∞ ، آنگاه همان شبکه نردبانی بصورت شکل 6-24 بدست می‌آید. برای شبکه نردبانی می‌توان فرض کرد که کل شبکه، حاوی یک شاخه واحد است.



شکل 6-24 شبکه نردبانی RC شامل یک شاخه

برای این شبکه تأخیر المور از ورودی به خروجی یعنی تا گره N برابر است با:

$$\tau_{DN} = \sum_{j=1}^N C_j \sum_{k=1}^j R_k \quad (11)$$

و برای حالتی که همه مقاومتها $\frac{C}{N}$ و همه خازنها $\frac{R}{N}$ باشند (شبیه به شکل 6-18) تأخیر المور از ورودی به خروجی برابر است با :

$$\tau_{DN} = \sum_{j=1}^N \left(\frac{C}{N} \right) \sum_{k=1}^j \left(\frac{R}{N} \right) = \left(\frac{C}{N} \right) \left(\frac{R}{N} \right) \sum_{j=1}^N \sum_{k=1}^j 1 = \left(\frac{C}{N} \right) \left(\frac{R}{N} \right) \frac{N(N+1)}{2} = RC \frac{N+1}{2N} \quad (12)$$

که برای N بسیار بزرگ، $\frac{RC}{2}$ است. این تأخیر با آنچه که در رابطه (8) بدست اوردیم قابل مقایسه است و دیده می‌شود که کمتر از آن می‌باشد. در واقع اگر طول خط انتقال میانی به قدر کافی بزرگ بوده و زمانهای خیز و افت

موجهای سیگنال با زمان عبور در طول خط، قابل مقایسه باشد آنگاه خط اتصال میانی را باید به شکل پک خط انتقال مدل کرد. برای سیمی به مقاومت در واحد طول $c = \frac{R}{L}$ و خازن در واحد طول $r = \frac{C}{L}$ با توجه به رابطه (12) تأخیری به شکل زیر را داریم:

$$\tau = \frac{rcl^2}{2} \quad (13)$$

قبل از خاتمه بحث در ارتباط با تأخیر، میتوان به نکات زیر اشاره نمود:

۱- تأخیر اصولاً با ظرفیت خازن بار نسبت مستقیم دارد و لذا در مدارات سریعتر لازم است

خازن موجود در بارگذشت را به حداقل رسانید.

۲- تأخیر بصورت معکوس با ولتاژ منبع تغذیه متناسب است، بدین معنی که افزایش ولتاژ

تغذیه سبب کاهش تأخیر می‌گردد.

۳- تأخیر با ضریب K در ترانزیستور عکس دارد، بدین معنی که افزایش پهنای یا کاهش طول

ترانزیستور موجب کاهش تأخیر آن خواهد شد.

مثال: یک سیم یکنواخت الومینومی به طول $1000\mu\text{m}$ و پهنای $4\mu\text{m}$ موجود است. مقدار مقاومت

ورقه ای آن $0.08\Omega/\square$ است. ظرفیت خازن سطحی بین این لایه از الومینیوم و زیر لایه،

$30\frac{aF}{\mu\text{m}}$ و ظرفیت خازن جانی آن در تکنولوژی $0.18\mu\text{m}$ نیز $30\frac{aF}{\mu\text{m}^2}$ می‌باشد.

الف) مقاومت کل سیم چقدر است؟

ب) ظرفیت کل مربوط به این سیم چقدر است؟

ج) تأخیر انتشار در مدل شبکه RC چه میزان است؟

۵) فرض کنید این سیم را با شبکه RC قطعه‌ای توزیع شده مدل نمائیم برای این حالت

تأخیر چقدر خواهد شد؟

$$R = 0.08 \Omega / \square \times (1000 \mu m / 4 \mu m) = 20 \Omega \quad (\text{الف})$$

$$C_{pp} = 30 \frac{aF}{\mu m^2} \times 1000 \mu m \times 4 \mu m = 120 fF \quad (\text{ب})$$

$$C_{fring} = 30 \frac{aF}{\mu m} \times 2 \times (1000 + 4) \mu m = 60.24 fF$$

$$\Rightarrow C_{Total} = C_{pp} + C_{fring} = 180.24 fF$$

$$\tau_p = \tau_{PHL} = \tau_{PLH} = 0.69 RC = 2.49 Psec \quad (\text{ج})$$

$$\tau = RC \frac{N+1}{2N} = RC(0.55) = 1.98 psec \quad (\text{د})$$

مثال: فرض کنید مطابق شکل ۶-۲۵ اتصالی از جنس الومینیوم از دو قطعه، هریک بطول $500 \mu m$

تشکیل شده است، بطوریکه پهنای یکی $2 \mu m$ و دیگر $6 \mu m$ باشد. مشخصات فلز شبیه به مثال

قبل است.

(الف) مقاومت کل را تعیین کنید.

(ب) ظرفیت کل را بدست آورید.

(ج) تأخیر انتشار شبکه RC را با استفاده از مدل فشرده بدست آورید.

$$R_A = 0.08 \times \frac{500}{2} = 20 \Omega \quad (\text{الف})$$

$$R_B = 0.08 \times \frac{500}{6} = 6.67 \Rightarrow R_{Total} = 26.67 = R_A + R_B$$

$$C_{PPA} = 30 \frac{aF}{\mu m^2} \times (500 \times 2) = 30 fF \quad (\text{ب})$$

$$C_{PPB} = 30 \frac{aF}{\mu m^2} \times (500 \times 6) = 90 fF$$

$$C_{fringe,A} = 30 \times ((2 \times 500) + 2) = 30.06 fF$$

$$C_{fringe,B} = 30 \times ((2 \times 500) + 6 + 4) = 30.3 fF$$

$$C_{Total} = 210.36 fF$$

$$\tau = 0.69RC \cong 3.87 p\text{sec.} \quad (\text{ج})$$

6-5 مصرف توان در مدارهای CMOS

مدارهای **CMOS** همانطوریکه در فصول قبل دیده بودیم عموماً مصرف توان کمی دارند. اما همین مصرف کم می‌تواند در دو حالت استاتیک و دینامیک بیان شود در حالت استاتیک توان مصرفی واپسیه به جریان نشی ترانزیستورهاست چرا که تنها عوامل کشندۀ جریان از منبع تغذیه، ترانزیستورهای نوع **N** و **P** (که دوگان یکدیگر نیز می‌باشند) بوده و میزان جریان نشی آنها با افزایش ابعاد ترانزیستور، زیاد می‌شود. لذا می‌توان تقریبی از توان استاتیک را بصورت زیر نوشت:

$$P_{Static} = \sum_{i=1}^n \text{ ولتاژ تغذیه} \times (\text{جریان نشی ترانزیستور}_i) \quad (14)$$

که در آن **N** تعداد ترانزیستورهای مدار **CMOS** است.

در حالت دینامیک، توان مصرفی متناظر با توانی است که در اثر تغییر حالت ورودی، در خروجی ایجاد می‌شود. این توان خود نظیر به شارژ خازنهای بار بوده و تخمینی از آن بشکل زیر است:

$$P_{Dynamic} = V_{DD}^2 \times C_{load} \times f \quad (15)$$

در این رابطه، C_{load} کل حاوی خازنهای ترانزیستورها و سیم هاست و f تعداد دفعات سوئیچینگ گیت در واحد زمان است. طبیعی است که اگر به ازاء هر پریود کلاک، مدار تغییر حالت دهد، f همان فرکانس کلاک خواهد بود.

مثال: توان مصرفی دینامیک یا پویا را در یک بافر با کلاک 50MHz که خازن بار 100fF را روی آی

سی راه اندازی می‌کند تعیین کرده اگر $V_{DD} = 3.3$ ولت باشد.

$$P_{Dynamic} = C_{load} \times V_{DD}^2 \times f$$

$$= 100 \times 10^{-15} \times (3.3)^2 \times 50 \times 10^9$$

$$\approx 54.45 \mu\text{Watt.}$$

6-5-1 توان مصرفی جریان اتصال کوتاه:

در عمل برای گیتهای **CMOS** میتوان بدلیل پله ای نبودن پالسهای درون مدار و وجود زمانهای خیز و افت غیر صفر، توان مصرفی دیگری را موسوم به **توان مصرفی جریان اتصال کوتاه** محاسبه نمود. این توان، با توجه به نام آن، توانی است که در هنگام تغییر وضعیت پالس نظیر به روش بودن ترانزیستورهای **N** و **P** بشکل همزمان تولید شده و صرفاً در شرایط سوئیچینگ وجود دارد. البته در عمل، این توان مقدار بسیار کوچکی دارد و در بیشتر موارد قابل صرف نظر کردن است. مشروط برآنکه I_{peak} جریان اشباع شبکه های **N** و **P** بوده (که خود با ابعاد ترانزیستور

ارتباط مستقیم دارد) و t_{sc} مدت زمانی باشد که تغییر حالت در شبکه رخ داده یا هر دو شبکه روشن هستند، توان

صرفی اتصال کوتاه برابر است با:


$$P_{sc} = V_{DD} \times I_{peak} \times t_{sc} \times f \quad (16)$$

که برای یک معکوس کننده **CMOS** میتوان t_{sc} را به شکل زیر تعریف کرد:

$$t_{sc} = \frac{V_{DD} - 2V_{Th}}{V_{DD}} \left(t_r + t_f \right) \quad (17)$$


6-5-2 توان صرفی سوئیچینگ یک معکوس کننده **CMOS**

رابطه (15) که بیانگر توان دینامیک است را میتوان برای یک معکوس کننده **CMOS** اثبات نمود. بدین منظور یک معکوس کننده را به شکل زیر در نظر بگیرید:



شکل 6-25 معکوس کننده **CMOS** در تعیین توان صرفی پویا

فرض کنید که برای ولتاژ ورودی، i_r و i_f قابل اغماض باشد. در شکل 6-26 شکل موج ورودی، خروجی و جریان خازن دیده می شود.



شکل 6-26- شکل موجهای ورودی، خروجی و جریان خازن

در طول فرآیند سوئیچینگ CMOS

با تغییر وضعیت ولتاژ ورودی از "0" به "1" ترانزیستور **pMOS** خاموش شده و **nMOS** شروع به هدایت کرده تا C_{load} از طریق آن دشلر شود. در این حالت جریان خازن همان جریان لحظه‌ای مربوط به درین نیز **nMOS** می‌باشد. در حالی که ولتاژ ورودی از "0" به "1" تغییر وضعیت دهد، ترانزیستور **nMOS** خاموش و **pMOS** هدایت را آغاز می‌نماید بطوریکه C_{load} از طریق آن شارژ می‌گردد و لذا جریان خازن و جریان لحظه‌ای درین پیکان خواهند بود.

مشروط بر پریودیک بودن سیگنال ورودی و خروجی متوسط توان تلف شده در یک پریود برابر است با:

$$P_{avg} = \frac{1}{T} \int_0^T v(t)i(t)dt \quad (18)$$

و با توجه به هدایت هریک از ترانزیستورهای **P** و **N** در طول نصف پریود، این توان برابر است با:

$$P_{avg} = \frac{1}{T} \left\{ \int_0^{T/2} v_{out}(t)i_{Dn}(t)dt + \int_{T/2}^T [V_{DD} - v_{out}(t)]i_{Dp}(t)dt \right\} \quad (19)$$

و از طرفی جریان درین هریک از ترانزیستورها برابر است با:

$$i_{Dn}(t) = -C_{load} \frac{dv_{out}}{dt} \quad (20)$$

$$i_{Dp}(t) = C_{load} \frac{dv_{out}}{dt} \quad (21)$$

با جایگذاری روابط (20) و (21) در رابطه (19) و استفاده از روابط:

$$i_{Dn}(t)dt = -C_{load}dv_{out} \quad \& \quad i_{Dp}(t)dt = C_{load}dv_{out}$$

و سپس گرفتن انتگرال، میتوان توان متوسط مصرفی در یک پریود را به شکل زیر بدست آورد:

$$P_{ave} = V_{DD}^2 C_{load} f \quad (22)$$

که همان رابطه (15) است.

تذکر 1: با توجه به رابطه (22) یا (15) دیده می شود که در یک معکوس کننده **CMOS** افزایش فرکانس معادل

با افزایش توان مصرفی گیت است و لذا در شرایط سوئیچینگ با سرعت بالا دیگر نمی توان یک معکوس

کننده **CMOS** را گیت با اتفاف کم در نظر گرفت.

تذکر 2: توان مصرفی یک معکوس کننده **CMOS** مستقل از مشخصات و اندازه های ترانزیستورهاست لذا زمانهای

تأخیر سوئیچینگ در مقدار توان مصرفی، طی فرآیند سوئیچینگ، تأثیر نداشته چرا که توان دینامیک تنها


برای شارژ و دشارژ کردن خازن خروجی از V_{OL} یا عکس آن مصرف میگردد.

تذکر 3 بدلیل آنکه توان دینامیک محاسبه شده در رابطه (22) مستقل از ویژگیهای خود گیت بوده و تنها جهت

شارژ و دشارژ خازن بار ایجاد می‌گردد، رابطه (22) بمنظور تخمینی از توان دینامیک، قابل استفاده در

تمامی مدارهای **CMOS** دخواه است. با یک توصیف کلی از مدار **CMOS** دخواه صورت آنچه در شکل

6-27 دیده می‌شود، می‌توان علت این نکته دریافت.



شکل 6-27 طرح یک مدار منطقی **CMOS** دخواه در بیان توان مصرفی

تذکر 4 فرکانس f در رابطه (22) مشروط بر آنکه در هر ہریود یک تغییر حالت از "0" به "1" و بالعکس داشته

باشیم، همان فرکانس کلاک است. اما در حالت کلی ممکن است چنین وضعی برقرار نباشد و لذا بسته به

نوع گیت و تعداد دفعات تغییر در ورودی که تغییر خروجی را به دنبال داشته باشد، لازم است این فرکانس


تصحیح شود. این عمل توسط ضرب آن در فاکتوری بنام **فعالیت سونجینگ** صورت می‌گیرد. مثلاً در یک

گیت **NAND** در سه حالت، خروجی "0"، و در یک حالت "1" است. لذا باید در طول عملکرد مدار

منطقی **CMOS** از یکسری ضرائب و رفتارهای آماری استفاده نمود تا فاکتور **فعالیت سونجینگ** تعیین

گردد بدیهی است این فاکتور در هر مدار، تابع آن مدار است و حتی اگر همه ورودیها با فرکانس کلک عوض شوند، لزوماً خروجی با همان فرکانس کلک عوض نخواهد شد.

مثال: فرض کنید رفتار سوئیچینگ خروجی یک گیت بصورت شکل 6-28 باشد. میانگین توان مصرفی دینامیک را برای تناوب تعیین شده بددست آورید اگر $V_{DD} = 2.5V$ و $C = 108fF$ باشد. از مولفه های توان مربوط به جریان اتصال کوتاه و نشستی، همچنین از ظرفینهای حافظن هم بواسطه پیوندی صرف نظر کنید.



شکل 6-28 شکل موج خروجی یک مدار دلخواه CMOS

با توجه به شکل فرکانس سوئیچینگ برابر است با :

$$f = \frac{1}{(60.5)} \cong 83.3\text{MHz}$$

$$P = CV_{DD}^2 f \cong 56.3\mu\text{W}$$

6-6 حاصلضرب توان - تأخیر (Power-Delay-Product, PDP)

یکی از معیارهای انتخاب یک گیت، که خود حاوی تأخیر آن گیت و توان مصرفی است، فاکتوری است بنام PDP که به نوعی متوسط انرژی لازم برای گیت نیز می‌باشد. این فاکتور در اصل بیانی است از متوسط انرژی مصرفی گیت وقتی گیت از "0" به "1" یا بالعکس سوئیچ می‌کند. صرف نظر از توان نشستی و اتصال کوتاه میتوان این فاکتور را بصورت زیر در نظر گرفت:

$$PDP = C_{load} \cdot V_{DD}^2 \quad (23)$$

این انرژی بصورت گرمای در گیت تلف شده و در عمل حداقل سازی آن می‌تواند بعنوان هدف طراحی باشد. عبارت دیگر، در یک طراحی مناسب لازم است که C_{load} یا V_{DD} یا هر دو، در حداقل مقدار ممکن طرح شوند.

در توصیف رابطه (23) معمولاً فرض می‌شود که از تعريف، میتوان PDP را بشکل زیر نوشت:

$$PDP = 2P_{ave}^* \tau_p \quad (24)$$

که در آن P_{ave}^* متوسط توان مصرفی سوئیچینگ در حداقل فرکانس عملکرد گیت و نیز τ_p متوسط تأخیر در انتشار است. فاکتور 2 به جهت تعیین توان مصرفی کل در دو وضعیت سوئیچینگ "0" به "1" و بالعکس است. با این بیان می‌توان رابطه (24) را بشکل زیر نیز نوشت:

$$PDP = 2(C_{load} V_{DD}^2 f_{max}) \tau_p = C_{load} V_{DD}^2 \frac{\tau_p}{\frac{\tau_{PLH} + \tau_{PHL}}{2}} \quad (25)$$

که همان رابطه (23) است.

6-7 مقیاس بندی

در تکنولوژی **MOS VLSI**، آنچه که عملآ دنبال می شود افزایش ظرفیت تعداد گیتها یا ترانزیستورهای **MOS**، موجود درون یک آی سی در ازاء حجم معینی از آن است. این نکته بدین معنی است که میتوان ابعاد و همچنین اتصالات درونی قطعات را تا حد زیادی کوچک و کوچکتر نمود. البته کوچک کردن فاکتورهای فوق نمی تواند بصورت نامتناهی باشد، چرا که محدودیتهای مشخصه ای و فیزیکی ترانزیستورهای با ابعاد کوچکتر از حد معین، رفتار قطعه را عوض خواهد نمود. لذا در عمل، میتوان ترانزیستورها را طوری تنزل ابعاد داد که اولاً مشخصات قابل انتظار آنها تغییر نکرده و ثانیاً تکنولوژی مورد استفاده بتواند چنین قطعه ای را تولید کند. این کاهش سیستماتیک ابعاد کلی قطعات در یک آی سی بر طبق قدرت تکنولوژی مورد استفاده بنام **مقیاس بندی (Scaling)** قطعات تعريف و شناخته می شود. بسته به نوع اثر منحصر به فردی که مقیاس بندی روی مشخصه ترانزیستور (یا مدار) و همچنین محدودیت آن می گذارد، می توان مقیاس بندی را به سه گروه کلی تقسیم نمود:

1- مقیاس بندی کامل یا میدان ثابت (*Full or Constant Field Scaling*)

2- مقیاس بندی ولتاژ ثابت (*Constant Voltage Scaling*)

3- مقیاس بندی افقی یا جانبی (*Lateral Scaling*)

مقیاس بندی همه طبقات یک مدار با یک میزان معین، منتج به کاهش مساحت اشغالی و لذا افزایش چگالی آی سی (که منظور همان تراکم قطعات درون آی سی است) می گردد. در توصیف مقیاس بندی، از ضریب ثابتی بنام ضریب مقیاس بندی (S یا a)، که عددی بزرگتر از 1 نیز می باشد، استفاده می گردد. پس از آن کلیه ابعاد ترانزیستورهای با اندازه بزرگتر به این ضریب تقسیم شده تا مقیاس بندی صورت گیرد.

6-7-1 تئوری مقیاس بندی:

میتوان آنچه را که بعنوان مقیاس بندی ذکر شده در شکل 6-29 در رابطه با ابعاد و غلظت نواحی مختلف مشاهده نمود.



این نوع مقیاس بندی، بنام مقیاس بندی سه بعدی همانگرد (Isotropic 3-D Scaling) نیز مشخص می شود

که با توجه به ورود محور X در این عمل، میتوان کمیتهای مقیاس بندی شده را به شکل زیر نوشتند:

$$L \equiv \frac{L}{S} \quad , \quad W \equiv \frac{W}{S} \quad , \quad t_{os} \equiv \frac{t_{os}}{S} \quad , \quad x_j \equiv \frac{x_j}{S} \quad (26)$$

توجه کنید که در این روابط اولاً $L > S$ است و ثانیاً مسافتها با فاکتور S کوچک می شوند، بعبارت دیگر ابعاد سطح

بشكل $\frac{1}{S}$ تنزل خواهد یافت. جدول 6-7 خلاصه ای از این مقیاس بندی را نشان می دهد.



شکل 6-29- مقیاس بندی یک ترانزیستور MOS با فاکتور S

(الف) ترانزیستور اصلی، (ب) ترانزیستور مقیاس بندی شده

جدول 6-7 مقیاس بندی یک ترانزیستور MOS

پس از مقیاس بندی	پیش از مقیاس بندی	کمیت
$L' = L/S$	L	طول کانال
$W' = W/S$	W	پهنای کانال
$t_{ox}' = t_{ox}/S$	t_{ox}	ضخامت اکسید گیت
$x_j' = x_j/S$	x_j	عمق نفوذ
$V_{DD}' = V_{DD}/S$	V_{DD}	ولتاژ منبع تغذیه
$V_{Th}' = V_{Th}/S$	V_{Th}	ولتاژ آستانه
$N_A' = S N_A \quad \& \quad N_D' = S N_D$	$N_A \text{ و } N_D$	چگالیهای آلایش

نحوه: توجه کنید که کلیه فاکتورهای ابعادی و ولتاژها در ضرب ۱/S ضرب شده اند در حالیکه غلظت

ناخالصی یا دویینگ نواحی مختلف در ضرب S ضرب میشود.

6-7-2 تأثیرات بر معادلات ترانزیستور:

در بررسی معادلات، لازم است از ابتدا اثر تغییرات غلظت را بررسی نمود. با توجه به شکل 6-29، دیده می شود که مقیاس بندی، لزوماً به منزله تغییر در میزان ناخالصی نواحی مختلف، بگونه ای است که بتواند جبران کاهش ابعاد ترانزیستورها را به دنبال داشته باشد. معادله اصلی که در آن میتوان اثر چنین تغییراتی را دخیل نمود، معادله پواسن است. اگر در فضای سه بعدی فرض کنیم که:

$$x' \equiv \frac{x}{S} , \quad , \quad y' \equiv \frac{y}{S} , \quad , \quad z' \equiv \frac{z}{S} \quad (27)$$

آنگاه معادله پواسن به شکل زیر است:

$$\frac{1}{S^2} \nabla'^2 \phi(x', y', z') = -\frac{\rho(x', y', z')}{\epsilon} \quad (28)$$

که در آن ρ و ϕ بصورت مقیاس بندی شده ارائه می شوند اما S بدلیل خصلت خود نیمه هادی، تغییر نمی کند.
علاوه بر بصورت زیر تعریف می گردد:

$$\nabla' \equiv \frac{\partial}{\partial x'} \hat{a}_x + \frac{\partial}{\partial y'} \hat{a}_y + \frac{\partial}{\partial z'} \hat{a}_z \quad (29)$$

نهایتاً با فرض:

$$\rho'(x', y', z') = S^2 \rho(x', y', z')$$

میتوان معادله جدید پواسن را بشکل زیر نوشت:

$$\nabla'^2 \phi(x', y', z') = -\frac{\rho'(x', y', z')}{\epsilon} \quad (30)$$

اکنون می توان هر یک از گروههای مقیاس بندی را به شکل مجزا بررسی نمود.

الف) مقیاس بندی کامل یا میدان ثابت (مرتبه اول):

در این نوع مقیاس بندی، معمولاً سعی برآن است که اندازه میدان های الکتریکی درونی یک ترانزیستور همچنان با مقیاس بندی اعمال شده، ثابت باقی بماند. براین اساس، میتوان اثر مقیاس بندی کامل را بر روی مشخصه های ولتاژ - جریان مطالعه نمود. در مرحله اول، ظرفیت خازن اکسید گیت در واحد سطح بصورت زیر خواهد شد.

$$C_{ox}^t = \frac{E_{ox}}{I'_{ox}} = S \frac{E_{ox}}{V_{DS}} = SC_{ox} \quad (31)$$

توجه کنید که نسبت ظاهری W'/L' با K_n یکی است و لذا فاکتور S مقیاس بندی می‌شود. با توجه به تقسیم شدن ولتاژها به فاکتور S جریان درین برابر است با:

$$\begin{aligned} I'_D(\text{linear}) &= \frac{K'}{2} [2(V'_{GS} - V'_{Th})V'_{DS} - V'^2_{DS}] \\ &= \frac{SK_n}{2} \cdot \frac{1}{S^2} [2(V_{GS} - V_{Th})V_{DS} - V^2_{DS}] = \frac{I_D(\text{linear})}{S} \end{aligned} \quad (32)$$

و همچنین جریان درین در ناحیه اشباع نیز برابر است با:

$$I'_D(\text{Saturation}) = \frac{K_s}{2} (V'_{GS} - V'_{Th})^2 = \frac{SK_n}{2} \frac{1}{S^2} (V_{GS} - V_{Th})^2 = \frac{I_D(\text{Saturation})}{S} \quad (33)$$

اکنون از روابط (32) و (33) می‌توان دریافت که جریان یک **MOS** نیز در هنگام مقیاس بندی رفتاری شبیه به ولتاژ داشته، یعنی بر S تقسیم می‌گردد. با این توصیف در رابطه با توان مصرفی می‌توان فاکتور مقیاس بندی را

$\frac{1}{S^2}$ در نظر گرفت. عبارت دیگر:

$$P' = I'_D V'_{DS} = \frac{I_D}{S} \cdot \frac{V_{DS}}{S} = \frac{1}{S^2} P \quad (34)$$

تذکر ۱: با توجه به نتیجه حاصل از رابطه (34)، دیده می‌شود که مقیاس بندی کامل باعث کاهش توان

مصرفی با فاکتور $\frac{1}{S^2}$ خواهد شد. اما، همزمان اگر چگالی توان مصرفی در واحد سطح مد نظر باشد، میتوان دریافت که تغییری در این پارامتر بوجود نمی‌آید چرا که سطح نیز با همین ضریب تنزل خواهد داشت.

تذکر 2: با توجه به اینکه ظرفیت خازن گیت، $C_g = WLC_{ox}$ است و نظر به آنچه که در مورد تأخیر آی سی و نقش خازن گیت دیده بودیم، پس خازن گیت با فاکتور $\frac{1}{S}$ تنزل خواهد یافت.

بطوریکه انتظار می رود که ترانزیستور مقیاس بندی شده، دارای عملکرد بهتری است. بعلاوه، تنزل ابعاد

آی سی معادل با کاهش ظرفیت خازنها و مقاومتهای پارازیتی مختلف، مدار می گردد که خود

به منزله کارآئی مناسبتر آی سی خواهد بود.

شبیه به آنچه که در جدول 6-6 دیدیم، در جدول 6-8 میتوان آثار مربوط به مقیاس بندی را در مشخصه های

اصلی ترانزیستورها جمع آوری نمود.

ب) مقیاس بندی با ولتاژ ثابت:

دیدیم که در مقیاس بندی کامل، ولتاژها با ضریب $\frac{1}{S}$ تنزل کردند. لیکن در مقیاس بندی با ولتاژ ثابت، ایده

چنین است که با پیشرفت تکنولوژی که خود منجر به کاهش ابعاد نیز می گردد، ولتاژها ثابت باشند. براین اساس،

نوری مقیاس بندی با ولتاژ ثابت شکل می گیرد. در این حالت تعییر اندازه ها از 6 به 1 میکرون امکان پذیر است

و با تثبیت ولتاژ منبع تغذیه روی 5 ولت، تأخیرها با فاکتور $\frac{1}{S^2}$ کاهش می یابند.

جدول 6-8 آثار مقیاس بندی در مشخصات اصلی ترانزیستورها

پس از مقیاس بندی	پیش از مقیاس بندی	کمیت
$C_{ox}' = SC_{ox}$	C_{ox}	ظرفیت خازن اکسید در سطح
$C_g' = \frac{C_g}{S}$	C_g	ظرفیت خازن گیت

$I_D' = I_D / S$	I_D	جواب درین
$P' = P / S^2$	P	توان مصرفی
$P' = P / \text{مساحت}$	$P / \text{مساحت}$	چگالی توان
$R' = R$	$R = V_{DD} / I_D$	مقاومت
$\tau' = \tau / S$	$\tau \propto RC$	تاخیر
$f' = Sf$	$f = 1 / \tau$	فرکانس کلای
$A' = A / S^2$	A	مساحت تراشه

اما در مقایسه با مقیاس بندی کامل ذکر این نکته ضروریست که در مقیاس بندی کامل، تنزل ولتاژ و ابعاد با فاکتور

$\frac{1}{S}$ اثری بر میدان درون قطعه ندارد. در حالیکه در مقیاس بندی با ولتاژ ثابت اگر ابعاد، تنزل به شکل $\frac{1}{S}$ داشته باشند میدان درون ساختار S برابر می شود. چنین افزایش در میدان الکتریکی درون ساختار، میتواند منجر به ایجاد سرعت اشباع رانش برای حاملهای رخداد آثار میدانهای الکتریکی شدید و حتی مسئله شکست در قطعه نیمه هادی شود. لذا، به نظر می رسد که مقیاس بندی ولتاژها همیشه عملی نیست و لازم می شود که مقیاس بندی کامل هم انجام شود. مثلاً، فرض کنید که می خواهیم مدارهای مختلف را (مثل **TTL** و **CMOS**) به یکدیگر متصل کنیم و در میان آنها به مدارهای واسط سومی نیاز داریم که در یک سطح معین ولتاژ، باید تغذیه شوند. معمولاً از **TTL** دو قطبی میتوان برای ارتباط با آی سی **CMOS** استفاده نمود و البته در تحریک آی سی **TTL** ولتاژ 5 ولت و **CMOS** ولتاژی در ناحیه 2.5 تا 3.3 ولت نیاز می باشد. از انجا که استفاده از دو منبع تغذیه

باشکل همزمان و درون یک آی سی، منطبقی به نظر نمی رسد، میتوان با استفاده از مقیاس بندی ولتاژ ثابت، ولتاژهای **MOSFET** را بشکل زیر تثبیت کرد:

$$V'_{GS} = V_{GS} \quad \& \quad V'_{DS} = V_{DS} \quad (35)$$

که با اعمال این روابط به معادلات ترانزیستورهای **MOS** خواهیم داشت:

$$I'_D = SI_D \quad \text{و} \quad I'_{D,Sat} = SI_{D,sat} \quad (36)$$

تلقیق روابط (35) و (36) در رابطه با توان مصرفی، معادل با افزایش توان با فاکتور S است چرا که:

$$P = I'_D V'_{DS} = SP \quad (37)$$

بعبارت دیگر: استفاده از مقیاس بندی ولتاژ ثابت، عامل افزایش توان مصرفی است.

بهر حال، آنچه در مقیاس بندی تحت ولتاژ ثابت، قابل پیش بینی است، تغییر در مشخصه های ترانزیستورها نسبت به مقیاس بندی کامل است. ظرفیت خازن اکسید گیت در واحد سطح، C_{ox} ، با ضریب S زیاد می شود (ارابطه (31)). این نکته معادل با افزایش پارامتر هدایت انتقالی با همان ضریب S خواهد بود. بدلیل ثابت بودن ولتاژهای ترمینالها، جریان خطی و انسیاع درین برابر است با:

$$\begin{aligned} I'_D(lin) &= \frac{K_n'}{2} [2(V'_{GS} - V'_{Th})V'_{DS} - V'^2_{DS}] \\ &= S \frac{K_n}{2} [2(V_{GS} - V_{Th})V_{DS} - V^2_{DS}] = SI_D(lin) \end{aligned} \quad (38)$$

$$I'_D(sat) = \frac{K_n'}{2} [V'_{GS} - V'_{Th}]^2 = S \frac{K_n}{2} [V_{GS} - V_{Th}]^2 = SI_D(sat) \quad (39)$$

تذکر : یکی از نتایج روابط (38) و (39) در رابطه با چگالی جریان درین، که نسبت جریان درین به

سطح مقطع آن است، رشد چگالی جریان درین با فاکتور S^2 است. چرا که جریان درین با ضریب

و سطح مقطع با ضریب $\frac{1}{S^2}$ مقیاس بندی می شوند. این نکته می تواند عامل مشکلات غیر

قابل پیش بینی در یک ترانزیستور **MOS** باشد.

در رابطه با توان مصرفی نیز می توان دریافت که توان مصرفی نیز S برابر می شود. در واقع از آنجا که جریان درین

S برابر می شود در حالیکه ولتاژ درین به سورس ثابت است، پس باید رابطه زیر برقرار باشد:

$$P' = I_D' V_{DS}' = (SI_D) V_{DS} = SP \quad (40)$$

بطوریکه چگالی سطحی توان نیز S برابر می شود. خلاصه آنچه که در این نوع مقیاس بندی ذکر گردید، در جدول

6-9 و 6-10 (صفحة بعد) گردآوری شده است.

جدول 6-9 مقیاس بندی ولتاژ برای پارامترهای ترانزیستور **MOS**

کمیت	بیش از مقیاس بندی	پس از مقیاس بندی
طول کاتال	L	$L' = L/S$
بهمنای کاتال	W	$W' = W/S$
ضخامت اکسید گیت	t_{ox}	$t_{ox}' = t_{ox}/S$
عمق نفوذ	x_j	$x_j' = x_j/S$
ولتاژ منبع تغذیه	V_{DD}	بدون تغییر

بدون تغییر	V_{Th}	ولتاژ آستانه
$N_A' = S^2 N_A \& N_D' = S^2 N_D$	$N_A \neq N_D$	چگالندهای آلاپش

تذکرہ: با توجه به ردیف آخر جدول 6-9، دیده می شود که غلطت دوپینگ در فرآیند مقیاس بندی با

ولتاژ ثابت، با فاکتور S افزایش می یابد. دلیل این مطلب توسط برقراری روابط بار-میدان قابل توصیف و اثبات است.

ج) مقیاس بندی افقی:

در این روش تنها طول گیت مقیاس بندی شده، طول جدید گیت بشکل $L' = \frac{1}{S}$ بیان می گردد و این معادل با تنزل اندازه گیت است. لذا گاهی این روش را روش کاهش گیت با انقباض گیت (**Gate Shrink**) نیز می نامیم. معمولاً وقتی در یک نسل از تکنولوژی، مراحل پیشرفت دنبال میشود، اندازه کانال با کاهش اندازی در طول گیت، طوری تغییر می یابد که سرعت ترانزیستورها کمی زیادتر شود. با مراجعه به تدوین نتایج اثر این نوع مقیاس بندی که در جدول 6-11 گزارش شده است، میتوان مشاهده نمود که اگر بعنوان مثال تغییر در میزان تأخیر مد نظر باشد، تنها با کاهش 5٪ طول گیت، تأخیر به میزان 0.91 تنزل خواهد یافت.

جدول 6-10 آثار مقیاس بندی و لFTA ثابت در مشخصات ترانزیستور MOS

پس از مقیاس بندی	بیش از مقیاس بندی	کمیت

$C_{ox}' = SC_{ox}$	C_{ox}	ظرفیت خازن اکسید در سطح
$C_g' = C_g / S$	C_g	ظرفیت خازن گیت
$I_D' = I_D / S$	I_D	جریان درین
$P' = P / S^2$	P	توان مصرفی
مساحت / مساحت	P / S	چگالی توان
$R' = R$	$R = V_{DD} / I_D$	مقاومت
$\tau' = \tau / S$	$\tau \propto RC$	تأخیر
$f' = Sf$	$f = 1 / \tau$	فرکانس کلاغ
$A' = A / S^2$	A	مساحت تراشه

جدول 11-6 آثار مقیاس بندی افقی بر مشخصات یک ترانزیستور MOS

(ادامه در صفحه بعد)

پس از مقیاس بندی	بیش از مقیاس بندی	کمیت
$C_{ox}' = C_{ox}$	C_{ox}	ظرفیت خازن اکسید در سطح

$I_D' = S I_D$	I_D	جریان درین
$P' = S P$	P	توان مصرفی بoya
$P'/\text{مساحت} = S'/P/\text{مساحت}$	$P/\text{مساحت}$	چگالی توان
$L' = L/S$	L	طول کانال
$W' = W$	W	بهمنای کانال
$t_{ox}' = t_{ox}$	t_{ox}	ضخامت اکسید گیت
$x_j' = x_j$	x_j	عمق نفوذ
$N_A' = N_A \ \& \ N_D' = N_D$	$N_A \ \& \ N_D$	چگالیهای آلایش
$V_{DD}' = V_{DD} \ \& \ V_{Th}' = V_{Th}$	$V_{DD} \ \& \ V_{Th}$	ولناظها
$I'/\text{مساحت} = S I/\text{مساحت}$	$I/\text{مساحت}$	چگالی جریان
$R' = (V_S)R$	$R = V_{DD}/I_D$	مقاومت
$\tau' = \tau/S^2$	$\tau \propto RC$	تأخير
$f' = S^2 f$	$f = 1/\tau$	فرکانس کلاک
$A' = A/S$	A	مساحت تراشه

مثال: میکروپروسور سوپر اسکای سوپر پایپ لاین (**JMR II**) یک پردازشگر با تکنیک پردازش موازی

و کامل‌سازگار با سری **X86** می‌باشد که در تکنولوژی $0.25\mu\text{m}$ ساخته شده و منبع 2.5

ولت میتواند این میکرو را فرکانس 100MHz و توان مصرفی 10W راه اندازی کند.

(الف) اگر مقیاس بندی به تکنولوژی $0.13\mu\text{m}$ تنزل باید سرعت و توان مصرفی در مقیاس بندی با

ولتاژ ثابت چه تغییری خواهد کرد؟

(ب) اگر ولتاژ منبع تغذیه در تکنولوژی 0.13V به $0.13\mu\text{m}$ مقیاس بندی کامل شود، سرعت و

توان مصرفی چه می‌شوند؟

(ج) فرض کنید بخواهیم توان مصرفی را با تکنولوژی $0.13\mu\text{m}$ در 10Watt ثابت نگهداشیم، اولاً از

چه ولتاژی باید استفاده نمود و ثانیاً سرعت عمل میکرو چقدر میشود؟

(الف) اگر تبدیل از مقیاس بندی $0.25\mu\text{m}$ به $0.13\mu\text{m}$ صورت گیرد پس:

$$S = \frac{0.25}{0.13} = 1.9$$

با توجه به اینکه زمان با $\frac{1}{S^2}$ مقیاس بندی می‌شود پس سرعت با فاکتور S^2 افزایش می‌باید. لذا فرکانس

برابر است با:

$$f = (1.9)^2 \times 100 = 361\text{MHz} \quad (41)$$

و توان نیز با فاکتور S بزرگتر خواهد شد.

$$P = 1.9 \times 10 = 19\text{Watt}$$

ب) در مقیاس بندی کامل، سرعت با ضرب S و توان با ضرب $\frac{1}{S^2}$ مقیاس بندی می شوند و لذا با همان

در مرحله "الف": **S**

$$f = 1.9 \times 100 = 190 \text{ MHZ}$$

$$P = \frac{1}{(1.9)^2} \times 10 = 2.7 \text{ Watt}$$

ج) با توجه به تغییر در نوع تکنولوژی، مجدداً $S = 1/9$ است و به دلیل تغییر در ولتاژ به جهت کاهش

ابعاد، مقیاس بندی با ولتاژ ثابت و همچنین مقیاس بندی افقی نمیتواند استفاده شود. لذا مجدداً

مقیاس بندی کامل صورت گرفته که در آن ابعاد با ضرب $\frac{1}{S}$ تنزل می یابند (به جداول 6-7)

نا 6-11 توجه کنید). اگر ولتاژ با ضرب $\frac{1}{u}$ تنزل یابد پس:

$$V'_{DS} = \frac{V_{DS}}{u} \quad \& \quad I'_D = \frac{S}{u^2} I_D$$

که با وجود توان ثابت، باید رابطه زیر برقرار باشد:

$$\begin{aligned} V'_{DS} I'_D &= V_{DS} I_P \Rightarrow S = u^3 \\ \Rightarrow u &= \sqrt[3]{S} = 1.24 \quad \therefore \quad \underline{\underline{V = 2 \text{ Volt}}} \end{aligned}$$

سرعت نیز با فاکتور $\frac{S^2}{u} = 2.91$ مقیاس بندی می شود و لذا :

$$f = 2/91 \times 100 = 29 / \text{MHZ}$$

6-7-3 مقیاس بندی اتصالات:

در مقیاس بندی اتصالات، لازم است که آثار خازنی با توجه به کوچکتر شدن قطعات بطور جدی مطالعه و لحاظ شود. بدین معنی که اگر در تکنولوژی های قدیمی تر دقت شود، می توان ملاحظه نمود که پهنا و فاصله بین سیمها کوچک می شدند در حالیکه ضخامت آنها ثابت باقی ماده با حداقل با ضربی کمتری مقیاس بندی می شدند. علت این مطلب، جلوگیری از بزرگ شدن مقاومت سیمها با ضربی S^2 است. لیکن در تکنولوژیهای جدیدتر، بدلیل کوچک تر شدن قطعات فلزی، خازنهای جانبی یا حشوی بزرگ شده و حتی قابل مقایسه با خازنهای سطحی و گاهآ بزرگتر از آنها نیز می شوند. با این توصیف بزرگ نگهداشت ضخامت سیمها از ایجاد تأخیر بیشتر جلوگیری نمی کند. بعلاوه، خازن بین سیمهای مجاور نیز با کاهش فاصله و عدم کاهش ضخامت، بزرگتر می شود. با توجه به موارد فوق می توان نتیجه گرفت که برای مقیاس بندی اتصالات دو روش، یکی با مقیاس بندی ضخامت و دیگری بدون آن، قابل ارائه است که خلاصه ای از آنرا می توان در **جدول 6-12** مشاهده نمود.

جدول 6-12 آثار مقیاس بندی اتصالات بر مشخصه های مهم

پس از مقیاس بندی ابعاد (بدون مقیاس بندی ضخامت)	پس از مقیاس بندی ابعاد (با مقیاس بندی ضخامت)	پیش از مقیاس بندی	کیفیت
$W' = \left(\frac{1}{S}\right)W$	$W' = \left(\frac{1}{S}\right)W$	W	پهنا و سیم
$D' = \left(\frac{1}{S}\right)D$	$D' = \left(\frac{1}{S}\right)D$	D	فاصله بین دو سیم
$T' = T$	$T' = \left(\frac{1}{S}\right)T$	T	ضخامت سیم
$H' = \left(\frac{1}{S}\right)H$	$H' = \left(\frac{1}{S}\right)H$	H	ضخامت اکسید بین دو لایه

$R' = (S)R$	$R' = (S^2)R$	$R \propto (\sqrt{W/T})$	مقاومت سیم در واحد طول
$C' = (S)C$	$C' = C$	$C \propto (T/D)$	ظرفیت خازن جانی سیم در واحد طول
$C' = C$	$C' = C$	$C \propto (W/H)$	ظرفیت خازن سطحی سیم در واحد طول
$S\tau < \tau' < S^2\tau$	$\tau' = (S^2)\tau$	$\tau \propto RC$	تأخیر سیم در واحد طول

6-8 روشی ساده برای محاسبه تأخیر مدارهای منطقی

با توجه به مقیاس بندی ذکر شده در قسمت قبل، دیده می شود که بسته به نوع مقیاس بندی میزان تأخیر می تواند کاهش یا افزایش یابد. براساس یک طراحی مناسب می توان ابعاد ترانزیستورها را بگونه ای طراحی نمود که این میزان تأخیر به صورت بهینه ایجاد شود. بخصوص این طراحی در اتصالاتی که نقش مهمی در تعیین میزان تأخیر گیت دارند، از اهمیت ویژه ای برخوردار است. بهمین دلیل در این قسمت از بحث، هدف، ارائه روشی است که بتوان بکمک آن برای یک مدار، تأخیر حاصل را با دقت مناسبی تخمین زد. این روش موسوم به تلاش منطقی (Logical Effort) است.

ایده اصلی این روش چنین است که در ابتدا منشاً تأخیر معین می شود. می دانیم که برای یک گیت، بسته به ساختار آن، تأخیر حاصل ناشی از ظرفیت خازن ورودی و خروجی گیت و همچنین تکنولوژی ساخت می باشد. بنابراین تأخیر مستقل از نوع تکنولوژی بکار رفته در ساخت گیت، می توان تأخیر را از ضرب دو پارامتر بدست آورد، پارامتر اول بنام پارامتر مستقل از تکنولوژی بوده و آنرا با d نشان می دهیم و پارامتر دوم فاکتور

مقیاس بندی حاصل از نوع تکنولوژی بکار گرفته شده است، بطوریکه تأخیر کل گیت از حاصل ضرب ایندو پارامتر بدست می‌آید. به این ترتیب می‌توان فاکتور d را بشكل زیر تعریف کرد:

$$d \equiv \frac{\tau_{real}}{\alpha} \quad (41)$$

که در آن α ضریب مربوط به نوع تکنولوژی و τ_{real} تأخیر واقعی گیت است. پارامتر α در هر نوع تکنولوژی معین بوده و برای تأخیر واقعی کافی است که بتوان به نوعی d را تعیین نمود. مثلاً α در تکنولوژی $0.18\mu\text{m}$ حدود ۱۵ psec است.

6-8-1 مدل خطی تأخیر:

تأخیر انتشار برای هر گیت دلخواه را می‌توان بصورت زیر نوشت:

$$d = f + P \quad (42)$$

که در آن P تأخیر پارازیتی گیت در حالت بدون بار و f تأخیر تلاش (**Effort Delay**) بوده و وابسته به میزان پیچیدگی و حجم تعداد خروجی (**Fun-Out**) گیت است. فاکتور f را میتوان از ضرب دو عامل تلاش منطقی g و تلاش الکترونی h بدست آورد:


$$f = gh \quad (43)$$

ضریب g را بنا به تعریف ۱ فرض کرده و خاطر نشان می‌کنیم که در یک گیت پیچیده تر مقدار آن از ۱ بیشتر شده تا بیانگر افزایش f و d یا معادل آنها، تأخیر کلی گیت باشد (بدین معنی که گیتهای پیچیده تر دارای تلاش منطقی بزرگتر از ۱ هستند). بهمین ترتیب در توصیف تلاش الکترونی میتوان گفت که این ضریب بیانگر بار خازنی خارجی مدار بوده که قرار است گیت مورد نظر آنرا راه اندازی نماید. در تعیین تأخیر کلی یک گیت می‌توان از

ترکیبی از ضرائب d مربوط به گیتهاي اصلی **NOR**, **NAND**, **NOT** استفاده کرد در شکل 6-30 این ضریب d بشكل نرماییزه برای گیتهاي فوق ترسیم شده است.

اگر بخواهیم میزان تأخیر گیت وقتی هیچگونه باری راه اندازی نمی کند بدست آوریم، کافی است تأخیر حاصل موسوم به تأخیر پارازیتی را از برخورد منحنی ها با محور عمودی بدست آوریم، بعلاوه، شبی خطا، توصیف کننده

میزان تلاش منطقی است که مثلاً برای **NOT** طبق تعریف معادل ۱ برای **NAND** با دو ورودی، $\frac{4}{3}$ و برای یک با دو ورودی $\frac{5}{3}$ است.



شکل 6-30- ترسیمی از تأخیر نرماییزه شده گیتهاي اصلی بر حسب میزان **Fun-out** آنها

با توجه به مطالب فوق، در تعیین d (یا معادل آن تأخیر گیت) سه عامل دخالت دارند:

تلاش منطقی

تلاش الکترونیکی

تلاش پارازیتی

هر یک از آنها بصورت مجزا بررسی می‌کنیم.

(الف) تلاش منطقی:


تعريف: تلاش منطقی می‌تواند برای یک گیت بشکل توانایی نسبی آن از لحاظ ساختار درونی خاصی که دارد در میزان جریان دهی گیت بیان شود. میتوان مقدار آنرا بر حسب تلاش منطقی یک معکوس کننده تعریف کرد و در مقام مقایسه با معکوس کننده، بشکل مقدار تلاشی خواهد بود که گیت ملزم به اجرا است تا بتواند جریانی معادل با معکوس کننده را بدست دهد. البته این توصیف بر حسب خازنها می‌تواند به بیان زیر نیز ارائه شود:

مقدار تلاش منطقی هر گیت ، نسبت خازن ورودی آن به خازن
ورودی معکوس کننده ایست که توانایی تولید همان جریان خروجی
را دارا است و به این ترتیب تلاش منطقی گیت معکوس کننده برابر
واحد تعریف می‌گردد.

محاسبة تلاش منطقی یک گیت دلخواه نیز می‌تواند به دو روش صورت گیرد. در یک روش، شبیه سازی گیت و ترسیم منحنی تأخیر بر حسب میزان **Fan-Out** یا گنجایش خروجی صورت می‌گیرد. برای منحنی تأخیر حاصل، خط نظری ترسیم شده و شبیه آن بدست می‌آید. نهایتاً تلاش منطقی گیت مورد نظر، از نسبت شبیه خط حاصل به شبیه خط گیت معکوس کننده محاسبه خواهد شد.

در روش دوم محاسبة تلاش منطقی، که البته بدون شبیه سازی است، محاسبة این فاکتور بر حسب پهنهای ترانزیستورها و با فرض حداقل بودن طول آنها صورت می‌گیرد. در **شکل 6-31** گیتهای معکوس کننده **NOR** و **NAND** با پهنهای ترانزیستورها جهت کسب مقاومت واحد، ترسیم شده اند. در این شکل پهنهای ترانزیستورها مشخص شده و طول آنها برابر با ۱ است. با توجه به موبیلیتی حدود دو برابر برای الکترونها نسبت به حفره ها،

میتوان مقاومت **pMOS** را دو برابر **nMOS** فرض کرد. به حال در حالت کلی و برای داشتن یک دبد از میزان تأخیر بشکل دقیقتر لازم است از یک شبیه ساز یا تحلیل گزمانی ایستا استفاده نمود.



شکل 6-31 تلاش منطقی گیتهای **NOT**, **NAND**, **NOR**

استدلال فوق در تعیین تلاش منطقی برای **NOT**, **NOR** و **NAND** قابلیت تعمیم به گیتهای مثل **XOR** و حتی مالتی پلکسرها را دارد. چنین تعمیمی می تواند بصورت تدوین شده در جدول 6-13 باشد.

با توجه به جدول فوق نتایج زیر عاید می گردد:

- با افزایش تعداد ورودیها، تلاش منطقی افزایش می یابد.

- با توجه به اینکه در گیتهای **NAND** ترانزیستورهای سری **nMOS** به جای استفاده شده اند، گیتهای **NAND** بپرداز **NOR** عمل می کنند.


- **XOR** هزینه بر و دارای تلاش منطقی متفاوتی برای ورودیهای مختلف است.

جدول 6-13 تلاش منطقی گیتهای **CMOS** ایستا

نوع گیت	تعداد ورودیها					
	1	2	3	4	5	n
وارونگر	1					
NAND		4/3	5/3	6/3	7/3	(n+2)/3
NOR		5/3	7/3	9/3	11/3	(2n+1)/3
مالتی پلکس		2	2	2	2	2
, XNOR XOR		4,4	6,12,6	8,16,16,8		

تذکرہ: در رابطه با تلاش منطقی مالتی پلکس‌هایی که با گیت‌های سه حالتی مطابق شکل 6-32 ساخته

می‌شوند، صرف نظر از تعداد ورودیها، همواره تلاش منطقی آنها برابر با 2 است.




شکل 6-32 مالتی پلکسرهای ساخته شده با گیت‌های سه حالت

توجه کنید که یک نتیجه خام از این موضوع، چنین است که سرعت مالتی پلکسرهای بزرگ و کوچک باید بسان باشد. اما در عمل چنین نیست، چرا که تأخیر پارازیتی مالتی پلکس با افزایش ابعاد آن نیز زیاد می‌شود. لذا معمولاً جهت ساخت مالتی پلکسرهای بزرگ و سریع معمول است که از ساختار درختی مالتی پلکسرهای 4 ورودی استفاده شود.

ب) تلاش الکتریکی:

تعریف تلاش الکتریکی نیز بصورت نسبت ظرفیت خازن خروجی گیت به ظرفیت خازن وزودی آن است. لذا به ازاء هر ورودی گیت، یک مقدار تلاش الکتریکی تعریف می‌گردد که بیان کننده تأخیر از آن ورودی به خروجی است. این نکته در شکل 6-33 به تصویر آمده است.



شکل 6-33 تلاش الکتریکی یک گیت منطقی برای ورودی آم

بدپی است که با افزایش خازن خروجی گیت، تأخیر نیز با همان نسبت زیاد می‌گردد. بعلاوه توجه کنید که تلاش الکترونیکی به گنجایش خروجی گیت وابسته است.

ج) تأخیر پارازیتی:

تعريف تأخیر پارازیتی نیز بشكل تأخیر گیت، به نسبت تأخیر گیت در حالت بدون باری صورت می‌گیرد. اگر فاکتوری مثل P_{inv} بشكّل نسبت خازن نفوذی يك گیت معکوس کشته با حداقل اندازه خازن گیت آن تعريف شده باشد (که معمولاً خيلي نزديک به واحد نیز می باشد) آنگاه تأخیر پارازیتی برای گیت n با n **NOR** و **NAND** و n ورودی برابر با $1nP_{inv}$ برای گیتهای **XNOR** و **XOR** با n ورودی 2^n و برای **MUX** با n ورودی و يك خروجي $2nP_{inv}$ خواهد بود. در جدول 6-14 تأخیر پارازیتی گیتهای متداول جمع آوری شده است.


توجه کنید که افزایش اندازه های ترانزیستور، باعث کاهش مقاومت و البته افزایش ظرفیت خازنها میشود، بطوریکه در يك ديد اوپله می توان فرض کرد که تأخیر پارازیتی مستقل از اندازه گیت است.

جدول 6-14 تأخیر پارازیتی گیتهای متداول

تعداد ورودی ها					نوع گیت
n	4	3	2	1	
				1	وارونگر
n	4	3	2		NAND
n	4	3	2		NOR
2n	8	6	4	2	سه حالته و مالتي بلکسبر

6-8-2 محاسبه تأخیر در گیتهای منطقی:

میتوان براساس انتشار گیت منطقی (البته بسته به پیچیدگی یا همان تلاش منطقی)، گنجایش خروجی یا معادل آن میزان حافظه خروجی و همچنین تأخیر پارازیتی، یک مدل خطی پیشنهاد نمود. مثلاً فرض کنید که می خواهیم تأخیر **NAND** با گنجایش خروجی چهار **NAND** مشابه را شبیه به شکل 6-34 تعیین کرده اگر معکوس کننده در تکنولوژی $0.18\mu\text{m}$ با $t = 15\text{psec}$ ساخته شده باشد.



شکل 6-34 یک معکوس کننده F04

تلاش منطقی **NAND** همانطوریکه دیدیم $g=4/3$ است. در این شکل تلاش الکتریکی 4 است چرا که بار، 4 گیت با اندازه های یکسان است. برای یک **NAND** دو ورودی، $P_{NAND} \approx 2$ بوده و لذا تأخیر کل نرمالبزه شده یا همان ضرب d برابر است با:

$$d = gh + p = (4/3) \times 4 + 2 = 7.3$$

$$t_{real} = 7.3 \times 15 = 110\text{psec}$$

و بهمین ترتیب میتوان تأخیر معکوس کننده F04 را بدست آورد:

$$d = gh + p = 1 \times 4 + 1 = 5$$

$$\tau_{real} = 5 \times 15 = 75 \text{ psec}$$

تأخیرهای مسیر، عمدتاً بر حسب تأخیرهای معکوس کننده F04 بیان شده که در عمل مقدار مشخصی است و مثلاً ۲ را می‌توان با تأخیرهای معکوس کننده F04 ۰.۲ نزدیکی داشت. حتی اگر نسبت ظرفیت خازن نفوذ به خازن گیت تغییر کرده بطوریکه $P_{inv}=0.8$ باشد، تأخیر نرمالیزه d معکوس کننده F04 تنها از ۴.۸ تا ۵.۲ تغییر خواهد کرد. لذا می‌توان دریافت که تأخیر بلوک منطقی گیت حاکم که بر حسب معکوس کننده F04 بیان شده، تقریباً از یک فرآیند به فرآیند دیگر، حتی اگر ظرفیت خازن نفوذی تغییر یابد، باز هم ثابت باقی می‌ماند.

تذکر: در عمل می‌توان تأخیر F04 برای یک تکنولوژی را بر حسب پیکو ثانیه $\frac{1}{2}$ طول کاتال بر

حسب نانومتر در نظر گرفت. مثلاً در تکنولوژی $0.18\mu\text{m}$ تأخیر F04 برابر ۶۰ تا ۹۰ پیکو

ثانیه است. بعلاوه توجه کنید که تأخیر، وابسته به نوع تکنولوژی ولتاژ و دماس است.

6-8-3 تأخیر در مدارات منطقی چند طبقه:

آنچه را که تاکنون در رابطه با تلاش منطقی بحث نمودیم می‌توان به مدارهای منطقی چند طبقه نیز تعمیم داد.

در تعیین تأخیر مدار، می‌توان میزان تأخیر را بصورت زیر بدست آورد:


حداکثر تأخیر مربوط به کلیه مسیرهای ممکن از همه ورودیها به خروجیها.

توجه کنید، مسیری که این حداکثر تأخیر را پدید می‌آورد بنام **مسیر بحرانی** می‌شناسیم. برای تعیین تأخیر در

یک مسیر باید d را برای همگی گیتهای موجود در آن مسیر محاسبه کرده و با هم جمع کنیم. مثلاً در شکل

6-35، تلاشهای الکتریکی هر طبقه را در مسیر چند طبقه ای بر حسب تابعی از اندازه‌های هر طبقه مشاهده می-

کنید.




شکل 6-35 یک شبکه ترکیبی چند طبقه

مسیری که تأخیر آن مد نظر بوده، و در این مثال تنها مسیر نیز هست، با خط چین ترسیم گردیده است. توجه کنید که تلاش منطقی مستقل از اندازه، در حالیکه تلاش الکتریکی وابسته به اندازه است. در حالت کلی نیز می‌توان رابطه تأخیر را بشكل زیر نوشت:

$$D = \sum h_i g_i + \sum P_i \quad (45)$$

مثال: بكمک مفهوم تلاش منطقی، برای یک اسیلاتور حلقوی شامل N معکوس کننده مطابق شکل

6-36، فرکانس آنرا بدست آورید.



شکل 6-36 یک اسیلاتور حلقوی N طبقه

تلاش منطقی یک معکوس کننده I است و تلاش الکتریکی آن نیز 1 می‌باشد چرا که بار مشابه خود را راه اندازی می‌کند. بعلاوه تأخیر پارازیتی نیز 1 بوده و لذا تأخیر هر طبقه برابر است با:

$$d = gh + p = I \times I + I = 2$$

این اسیلاتور حلقوی N طبقه دارای پریود $2N$ طبقه تأخیر است چرا که هر مقدار باید برای رسیدن

به پلاریته اصلی خود دوبار در حلقه دوران کند لذا:

$$T=2 \times N \quad \longrightarrow \quad f=1/T=1/(4N)$$

مثالاً برای یک اسیلاتور حلقوی 31 طبقه با $\alpha \approx 15 psec$ در تکنولوژی $0.18\mu m$ فرکانس برابر

است با:

$$f = \frac{1}{4 \times 31 \times 15} = 540 MHz$$

6-8-4 بهینه سازی مسیرهای مدار:

می‌توان تأخیر در یک مدار را در هر یک از مسیرهای آن توسط یک الگوریتم بهینه سازی، و البته بكمک اندازه مناسبی از ترانزیستورها، به حداقل رساند. بمنظور ارائه روش، تلاش منطقی و الکتریکی را به شکل زیر تعریف می‌کنیم:

$$G = \prod g_i \quad (46)$$

تلاش منطقی مسیر:

$$H = \prod h_i \quad (47)$$

تلاش الکتریکی مسیر:


$$F = \prod g_i h_i = \prod f_i \quad (48)$$

تلاش مسیر:

$$P = \prod p_i \quad (49)$$

نذکر: توجه کنید که مقدار H لزوماً برابر با نسبت ظرفیت خازن خروجی مسیر به ظرفیت خازن ورودی آن نیست.

این نکته را میتوان با مراجعه به شکل 6-37 درک نمود چرا که در بین مسیر، امکان وجود شاخه وجود دارد.



شکل 6-37 وجود شاخه در مدارهای چند طبقه

می‌توان ثابت کرد که تأخیر مسیر N طبقه‌ای وقتی حداقل است که هر طبقه h_i بیکسانی معادل با f داشته باشد لذا:

$$F = \prod_{i=1}^N g_i h_i = \prod_{i=1}^N f_i = \prod_{i=1}^N f = f^N \quad (50)$$

لذا براساس رابطه (45) تأخیر مسیر برابر است با:


$$D = \sum_{i=1}^N g_i h_i + \sum_{i=1}^N p_i = \sum_{i=1}^N f + P = Nf + P = NF^{\frac{1}{N}} + P \quad (51)$$

برای تعیین اندازه گیت‌های موجود در مسیر باید از خروجی مسیر به سمت ورودی حرکت کرده و در هر مرحله از

ارتباط زیر استفاده کنیم چرا که $g_i h_i = g_i h_i$ و نیز

$$C_{in_i} = \frac{C_{out_i}}{f} g_i \quad (52)$$

مثالاً فرض کنید که بخواهیم تأخیر بهینه مسیر A نا خروجی را در مدار شکل 6-38 بدست آوریم.



شکل 6-38 یک مدار دلخواه و تعیین تأخیر ان

برای هر گیت $G = (4/3)^3$ لذا $g_i = 4/3$ است. بنابراین:

$$h_1 = \frac{2C_2}{C_{in}}, \quad h_2 = \frac{3C_3}{C_2}, \quad h_3 = \frac{4.5C_{in}}{C_3}$$

$$\Rightarrow H = h_1 h_2 h_3 = 2 \times 3 \times 4.5 = 27$$

$$F = GH = \frac{64}{27} \times 27 = 64$$

$$f = F^{\frac{1}{3}} = (64)^{\frac{1}{3}} = 4$$

$$f = \frac{4.5C_{in}}{C_3} g_3 \Rightarrow C_3 = 1.5C_{in}$$


$$f = \frac{3C_3}{C_2} g_2 \Rightarrow C_3 = \frac{3 \times 1.5C_{in}}{4} \times \frac{4}{3} = 1.5C_{in}$$

$$f = \frac{2C_2}{C_{in}} g_1 \Rightarrow C_2 = \frac{4C_{in}}{\frac{4}{3} \times 2} = 1.5C_{in}$$

$$\Rightarrow D = 3 \times 4 + 3 \times 2 = 18$$

به این ترتیب میتوان اندازه ترانزیستورها را برای طبقه اول و برای طبقه دوم و سوم

مطابق با طرحی ترسیم شده در شکل 6-39، فرض کرد



شکل 6-39 طرح یک **NAND** دو ورودی

علاوه توجه کنید که:

$$C_{in} = 4 = 2\left(\frac{W}{L}\right)_{n_1} \quad C_2 = 1.5C_{in} = 6 = 2\left(\frac{W}{L}\right)_{n_2}$$

$$C_3 = 1.5C_{in} = 6 = 2\left(\frac{W}{L}\right)_{n_2}$$

تذکرہ: آنچہ کہ تا کنون دیدیم بررسی نلاش منطقی براساس مدل خطی و قضیہ ساده ای بود که در آن تأخیر نلاش هر طبقہ برابر حداقل تأخیر مسیر باشد. لیکن این روند ساده دارای اشکالات و محدودیتهای زیاد نیز می باشد:

- مدل تأخیر خطی تحت اثر شبب ورودی است،
- مدل تأخیر **RC**، حاوی آثار سرعت اشباع نیست و پک تخمین حد بالا و بیشتر از واقعیت برای نلاش منطقی ساختارهای **NAND** است که همچنین از اثر بدنه ای نیز اغماض می نماید.
- روش دقیقتر تعیین نلاش منطقی استفاده از شبیه سازهای مشکلات فوق را ندارند،
- نلاش منطقی تأخیر در اتصالات میانی را نادیده میگیرد،
- نلاش منطقی مشخص می کند که چگونه می توان مسیری را با حداقل سرعت طراحی کرد،
اما مشخص نمی نماید که چگونه می توان مداری را با هدف حداقل ساختن مساحت با توان مصرفی طراحی نمود.