

## مقدمه

پارسه تاکنون سعی کرده است با ارائه جزوات و برگزاری کلاس‌های حضوری و آزمون‌های آمادگی کنکور راهکار مناسب را برای کسب بهترین نتیجه، در اختیار خانواده خود قرار دهد تا همانند سال‌های قبل، این اعضای خانواده بزرگ پارسه باشند که اکثریت جایگاه‌های کارشناسی ارشد را در دانشگاه‌های سراسری به خود اختصاص دهد. این جزوه به منظور کمک افزایش آمار قبولی دانشجویان و رسیدن به هدف اصلی پارسه به معنی کسب ۹۰ درصد قبولی در سال ۹۰ طراحی شده است.

این جزوه در ۵ فصل تنظیم شده است: جبر بول و ساده‌سازی توابع - مدارهای منطقی ترکیبی - مدارهای ترتیبی - نمایش اعداد و حافظه‌ای مطالب اصلی درس منطقی در آزمون سراسری را تشکیل می‌دهند. در سال‌های اخیر سوالات مطرح شده از سه فصل اول اکثریت تست‌ها را تشکیل داده است. در پایان هر فصل تعدادی تست به همراه حل تشریحی آورده شده است.

با آروزی موفقیت

سیما سینایی

در جدول ذیل دروس به سرفصلهای مهم آن طبقه بندی شده و مشخص شده است که در هر سال از هر مبحث چند تست سوال شده است و دانشجوی محترم می تواند زمان باقیمانده تا کنکور را با توجه به اهمیت مباحث مدیریت نماید.

		رشته: مهندسی کامپیوتر					درس: مدار منطقی	
نسبت از کل	مجموع ۵ سال	۱۳۸۹	۱۳۸۸	۱۳۸۷	۱۳۸۶	۱۳۸۵	مبحث	ردیف
		تعداد تست	تعداد تست	تعداد تست	تعداد تست	تعداد تست		
12%	4	1	1	1	0	1	جبرپول و ساده سازی توابع بولی	1
15%	5	1	0	1	2	1	مخاطرات (هزارد)	2
18%	6	2	1	1	1	1	مدارهای ترکیبی	3
38%	13	2	2	5	2	2	مدارهای ترتیبی و تحلیل آنها	4
12%	4	1	2	0	0	1	طراحی مدارهای ترتیبی	5
0%	0	0	0	0	0	0	شیوه نمایش اطلاعات	6
6%	2	0	1	0	1	0	حافظه ها	7
<b>100%</b>	<b>34</b>	<b>7</b>	<b>7</b>	<b>8</b>	<b>6</b>	<b>6</b>	<b>جمع</b>	

# فصل اول

## جبر بول و ساده‌سازی توابع بولی

### جبر بول

یک شبکه مکمل‌پذیر و توزیع‌پذیر را جبر بول گویند.

### اصول جبر بول:

$$a.1 = a \quad \& \quad a + 0 = a$$

عضو همانی

$$a.b = b.a \quad \& \quad a + b = b + a$$

جابجا پذیری

$$a.(b.c) = (a.b).c \quad \& \quad a + (b + c) = (a + b) + c$$

شرکت پذیری

$$a + (b.c) = (a + b).(a + c) \quad \& \quad a.(b + c) = a.b + a.c$$

توزیع پذیری

**اصل همزادی (Duality):** اگر یک عبارت بولی درست باشد همزاد یا دوگان آن نیز درست است. باید به جای هر + و . به ترتیب . و + بگذاریم و به جای هر یک و صفر، صفر و یک قرار دهیم. در به دست آوردن همزاد باید مراقب باشیم جای پرانتزها را تغییر ندهیم.

### قضایای اساسی جبر بول:

$$a + a = a \quad \& \quad a.a = a$$

خودتوانی

$$a + 0 = a \quad \& \quad a.1 = a$$

عناصر بی‌اثر

$$=$$

$$a = a$$

متمم متمم

$$a.(a + b) = a \quad \& \quad a + ab = a$$

جذب

یادداشت:

.....

.....

.....

.....

$$\overline{a+b} = \bar{a} \cdot \bar{b} \quad \& \quad \overline{a \cdot b} = \bar{a} + \bar{b}$$

$$(a+b)(\bar{a}+c)(b+c) = (a+b)(\bar{a}+c) \quad \& \quad ab + \bar{a}c + bc = ab + \bar{a}c$$

دمورگان  
تراضی

### بسط شانون:

اگر تابع  $f$  را حول  $n$  متغیر آن بسط دهیم، تابع به صورت مجموع جملات حاصل ضرب  $n$  متغیری یا به صورت ضرب جملات حاصل جمع، بیان خواهد شد. در نتیجه مدار آن به صورت دو سطحی AND-OR قابل پیاده سازی است که سریع ترین مدار ترکیبی است.

$$f(x_1, x_2, \dots, x_n) = [x_1 \cdot f(1, x_2, \dots, x_n)] + [\bar{x}_1 \cdot f(0, x_2, \dots, x_n)] \quad (I)$$

$$f(x_1, x_2, \dots, x_n) = [x_1 + f(0, x_2, \dots, x_n)] \cdot [\bar{x}_1 + f(1, x_2, \dots, x_n)] \quad (II)$$

### فرم SOP و POS:

تابع  $f$  به فرم SOP (sum of product) می باشد، هرگاه جملات آن همگی به صورت جمع تعدادی جمله‌ی ضرب باشند.

تابع  $f$  به فرم POS (product of sum) می باشد، هرگاه جملات آن همگی به صورت ضرب تعدادی جمله‌ی جمع باشند.

مینترم (Minterm) جمله‌ای است به صورت حاصل ضرب، که در آن همه‌ی متغیرها یا مکمل آنها دقیقاً یکبار ظاهر باشند. ( $m_i$ )


ماکسترم (Maxterm) جمله‌ای است به صورت حاصل جمع، که در آن همه‌ی متغیرها یا مکمل آنها دقیقاً یکبار ظاهر باشند. ( $M_i$ )

به طور کلی برای  $n$  متغیر  $2^n$  مینترم و  $2^n$  ماکسترم وجود دارد.

$$\sum(3,5,6,7) = \pi(0,1,2,4)$$

**نکته:** مینترم‌ها و ماکسترم‌ها مکمل یکدیگرند.

### گیت‌های منطقی



با استفاده از گیت NAND می توان هر سه عملگر AND و OR و NOT را ساخت. گیت NAND به تنهایی یک گیت کامل است.

$$\text{NOT} \quad a \rightarrow \bar{a} \quad \equiv \quad a \rightarrow \bar{a} \cdot a = \bar{a} \quad \equiv \quad a \rightarrow \bar{a}$$

$$\text{AND} \quad a, b \rightarrow a \cdot b \quad \equiv \quad a, b \rightarrow \bar{\bar{a} \cdot \bar{b}}$$

$$\text{OR} \quad a, b \rightarrow a + b \quad \equiv \quad \bar{\bar{a} \cdot \bar{b}} = a + b$$

یادداشت:


.....

.....

.....

.....

با استفاده از گیت NOR می‌توان هر سه عملگر AND و OR و NOT را ساخت. گیت NOR نیز یک گیت کامل است.



**نکته:** مجموعه‌های  $\{OR, NOT\}$ ,  $\{AND, NOT\}$ ,  $\{NOR\}$ ,  $\{NAND\}$  کامل هستند.

### پیاده‌سازی با گیت NAND

باید ابتدا تابع را به صورت SOP ساده کرده و سپس مدار را با استفاده از گیت‌های AND-OR بسازیم و مدار را با کمک تساوی زیر به NAND-NAND تبدیل کنیم.




### پیاده‌سازی با گیت NOR

در این روش باید تابع را به صورت POS ساده کنیم و سپس آن را با گیت‌های OR-AND بسازیم. سپس خروجی گیت‌های OR و ورودی گیت‌های AND را مکمل رابطه‌ی زیر همه‌ی گیت‌ها را به NOR تبدیل کنیم.



### مخاطره (Hazard)

تاخیر جابجایی (Delary) در گیت‌ها باعث بروز تغییرات ناخواسته‌ای در مدارات منطقی می‌گردد که این تغییرات ناخواسته Hazard نام دارد.



**مخاطره استاتیک سطح یک:** اینگونه مخاطرات اغلب در مدارهای AND-OR یعنی فرم مینترم (SOP) تابع رخ می‌دهد. اینگونه مدارها دارای خروجی یک هستند اما در یک لحظه (مدت زما بسیار کوتاه) خروجی صفر شده و سپس به حالت 1 برمی‌گردد.



**مخاطره استاتیک سطح صفر:** اینگونه مخاطرات اغلب در مدارهای OR-AND یعنی فرم ماکسترم (POS) تابع رخ می‌دهد. اینگونه مدارها دارای خروجی صفر هستند اما در یک لحظه خروجی مدار یک شده و سپس به حالت صفر برمی‌گردد.



**هازارد دینامیک:** اغلب در مدارهای ترتیبی رخ می‌دهد و به این معنی است که خروجی از صفر به یک یا از یک به صفر می‌خواهد تغییر کند ولی تغییرات ناخواسته‌ای دارد مثلاً به جای  $0 \rightarrow 1$  تغییرات  $0 \rightarrow 1 \rightarrow 0 \rightarrow 1$  خواهد داشت یعنی خروجی به صورت تغییر می‌کند یا به جای اینکه خروجی  $1 \rightarrow 0$  تغییر کند به صورت  $1 \rightarrow 0 \rightarrow 1 \rightarrow 0$  یعنی می‌شود.

**یادداشت:**

.....

.....

.....

.....

**نکته:** اگر در جدول کارنو دو مینترم یا ماکسترم مجاور هم در یک دسته نباشند آنگاه مدار قطعاً دارای مخاطره است.

**نکته:** زمان Hazard برابر با اختلاف زمان دو مسیر متفاوتی است که از یک متغیر روی خروجی گذاشته می‌شود.

**نکته:** در روش کوئین مک‌کلاسیکی اگر PI‌های تابع را پیدا کنید، برای آنکه تابع مخاطره نداشته باشد باید شامل همه‌ی PI‌ها باشد یعنی نیازی به کشیدن جدول پوشش و انتخاب حداقل PI‌ها نیست.

### ساده‌سازی توابع

توابع بولی را می‌توان به یکی از سه روش جبری، جدول کارنو و رویه‌ی کوئین مک‌کلاسیک ساده نمود.

#### روش جبری:

با استفاده از قوانینی جبر بول می‌توان توابع ترکیبی را ساده نمود. هدف ایجاد مدارهای دو سطحی است که از جنبه‌هایی بهینه باشد. ضوابط متعددی برای بهینگی وجود دارد که ما دو ضابطه‌ی زیر را در نظر می‌گیریم.

۱. مدار دو سطحی که در آن تعداد کل ورودی به Gate‌ها حداقل باشد.
۲. مدار دو سطحی که در آن تعداد کل گیت‌ها حداقل باشد و بین تمام مدارهایی که از نظر تعداد گیت‌ها مینیمم باشند آن یکی که دارای کم‌ترین ورودی باشد.

#### روش جدول کارنو:

جدولی کارنو همان جدول درستی است ولی خانه‌ها طوری کنار هم قرار می‌گیرند که فقط در یک بیت اختلاف داشته باشند. در واقع خانه‌ها طبق کدگری چیده می‌شوند. جدول کارنو برای 2,3,4 متغیر در زیر آمده است. هر تابع برنولی را می‌توان با درج نقاط 1 و نامشخص تابع در جدول کارنو نمایش داد.

		$x_1$	
		0	1
$x_2$	0	$m_0$	$m_2$
	1	$m_1$	$m_3$

		$x_1, x_2$			
		00	01	11	10
$x_3$	0	$m_0$	$m_2$	$m_6$	$m_4$
	1	$m_1$	$m_3$	$m_7$	$m_5$

		$x_1, x_2$			
		00	01	11	10
$x_3, x_4$	00	$m_0$	$m_4$	$m_{12}$	$m_8$
	01	$m_1$	$m_5$	$m_{13}$	$m_9$
	11	$m_3$	$m_7$	$m_{15}$	$m_{11}$
	10	$m_2$	$m_6$	$m_{14}$	$m_{10}$

برای ساده‌سازی تابع با جدول کارنو، مینترم‌های تابع را در جدول قرار می‌دهیم سپس یک‌های مجاور هم را دسته‌بندی می‌کنیم. تعداد یک‌های هر دسته باید توانی از 2 باشد.

باید تمام یک‌ها را دسته‌بندی کنیم طوری که تعداد دسته‌ها حداقل باشد و تعداد یک‌های داخل هر دسته حداکثر باشد. اگر بخواهیم تابع به‌صورت POS ساده کنیم، می‌توان صفرهای جدول را دسته‌بندی کرده، مکمل تابع یعنی  $\bar{f}$  را به دست آورد. سپس از مکمل تابع، مکمل بگیریم. مطابق قانون دمورگان تابع به‌صورت POS به دست می‌آید.

#### یادداشت:

.....

.....

.....

.....

حالات بی‌اهمیت: حالاتی هستند که برای ما مهم نیستند و در جدول کارنو هم می‌توان این حالات را یک فرض کرد و هم صفر. این حالات در جدول کارنو با علامت  $x$  یا  $d$  یا  $-$  مشخص می‌شوند.

### روش کوئین مک کلاسی:

۱. در جدولی که ستون‌های آن با متغیرهای تابع یعنی  $x_1, x_2, \dots, x_n$  نام‌گذاری شده‌اند، نقاط  $1-$  و نامشخص تابع را رده‌بندی می‌کنیم. به طوری که رده‌ی  $s_i$  شامل نقاط  $1-$  و نامشخص تابع باشد که در ترکیب آن،  $i$  تا یک و بقیه صفر می‌باشند.

۲. برای هر  $i = 1, 2, \dots, n-1$ ، هر عضو از رده‌ی  $s_i$  را با هر عضو از رده‌ی  $s_{i+1}$  مقایسه می‌کنیم. در صورتی که فقط در یک لفظ متفاوت باشند از ترکیب آنها جمله‌ی حاصلضربی می‌نویسیم که فاقد لفظ متفاوت و شامل لفظ‌های ثابت باشد. آن را در رده‌ی  $s'_i$  قرار می‌دهیم و نقاط ترکیب شده را با علامت  $\checkmark$  مشخص می‌کنیم تا معلوم شوند که  $\text{prime Implicant}$  نیستند.

۳. عضوی از رده‌ی  $s'_i$  با عضوی از رده‌ی  $s'_{i+1}$  به دو شرط قابل ترکیب خواهد بود.

اولاً: موضوع  $\text{don't care}$  آنها یکسان باشد (یعنی هر دو فاقد آن متغیر باشند).

ثانیاً: فقط در یک لفظ متفاوت باشد.

از ترکیب آنها جمله حاصلضربی می‌نویسیم که فاقد لفظ متفاوت و شامل لفظ‌های ثابت باشد. آن را در رده‌ی  $s''_i$  قرار داده و نقاط قابل ترکیب را با علامت  $\checkmark$  مشخص می‌کنیم. این عمل را تا جایی ادامه می‌دهیم که دیگر نتوان جمله‌ی حاصلضرب جدیدی به دست آورد. از مرحله‌ی اول تا پایان جملات حاصلضربی که علامت  $\checkmark$  ندارند مجموعه‌ی  $\text{prime Implicant}$  تابع را تشکیل می‌دهند.

یادداشت:

.....

.....

.....

.....

## تست‌های فصل اول

۱- تابع  $g$  را تا حد امکان ساده کنید.

$$g(a, b, c, d, e, f) = a'b'c'def' + a'b'c'def + ab'cde'f' + ab'cde'f + ab'cdef' + ab'cdef$$

$$ab'cd + a'b'c'de \quad (۲)$$

$$ab'cd + b'cdef' \quad (۱)$$

$$a'b'de + a'b'c'de + abc'd \quad (۴)$$

$$a'b'de + b'cdef' + a'b'c'de \quad (۳)$$

۲- در تابع  $f(a, b, c, d) = \prod M(2, 3, 6, 7, 8, 12) \cdot D(1, 5, 9, 13)$  به ترتیب چند Prime Implicate و Essential Prime Implicate وجود دارد؟

$$۳ \text{ و } ۴ \quad (۴)$$

$$۲ \text{ و } ۴ \quad (۳)$$

$$۳ \text{ و } ۳ \quad (۲)$$

$$۲ \text{ و } ۳ \quad (۱)$$

۳- کدام گزینه Prime Implicant های تابع  $f(a, b, c, d) = \sum m(1, 2, 3, 9, 13, 15) + d(5, 8, 10, 11, 12, 14)$  را نشان می‌دهد؟


$$a, \bar{c}d, \bar{b}c, \bar{b}d \quad (۴)$$

$$a, \bar{b}c, \bar{b}d \quad (۳)$$

$$a, \bar{c}d, \bar{b}c \quad (۲)$$

$$a, \bar{c}d, \bar{b}d \quad (۱)$$

۴- در شکل زیر ورودی‌های مدار به چه مقادیری متصل شوند که تابع  $f(a, b, c, d) = \sum m(10, 11, 12, 13)$  را پیاده‌سازی کند.



$$\text{In1} = a, \text{In2} = b, \text{In3} = a, \text{In4} = c \quad (۲)$$

$$\text{In1} = a, \text{In2} = b, \text{In3} = c, \text{In4} = d \quad (۱)$$

$$\text{In1} = a, \text{In2} = b, \text{In3} = a, \text{In4} = d \quad (۴)$$

$$\text{In1} = a, \text{In2} = c, \text{In3} = b, \text{In4} = c \quad (۳)$$

۵- در تابع  $f(a, b, c, d) = bd + \bar{a}\bar{b}\bar{c} + acd$  برای کدام تغییرات ورودی، پتانسیل بروز Hazard وجود دارد؟


$$1010 \leftrightarrow 1110 \quad (۴)$$

$$1111 \leftrightarrow 1101 \quad (۳)$$

$$0101 \leftrightarrow 1101 \quad (۲)$$

$$0001 \leftrightarrow 0101 \quad (۱)$$

۶- در مدار زیر در کدام حالت هازارد وجود دارد و نوع هازارد مورد نظر کدام است.



$$ABCD = 0111 \leftrightarrow 0101, 0110 \leftrightarrow 0100 \quad (۱) \text{ هازارد ایستای سطح صفر}$$

$$ABCD = 0111 \leftrightarrow 0101, 0110 \leftrightarrow 0100 \quad (۲) \text{ هازارد ایستای سطح یک}$$

$$ABCD = 0101 \leftrightarrow 0111, 1111 \leftrightarrow 1011 \quad (۳) \text{ هازارد ایستای سطح صفر}$$

$$ABCD = 0101 \leftrightarrow 0111, 1111 \leftrightarrow 1011 \quad (۴) \text{ هازارد ایستای سطح یک}$$

یادداشت:

.....

.....

.....

.....



۷- با اضافه کردن کدام گیت به تابع زیر هازارد مدار از بین می‌رود؟

$$F(a, b, c, d, e) = b\bar{c}\bar{e} + \bar{a}c\bar{d}e + bc\bar{d}e + \bar{a}\bar{b}\bar{c}d + ab\bar{d}e$$


$ab\bar{c}d$  (۴)

$\bar{b}cde$  (۳)

$\bar{b}\bar{c}de$  (۲)

$bcd\bar{e}$  (۱)

۸- مشخص کنید خروجی مدار زیر پس از چه زمانی 1 می‌شود؟ فرض کنید در زمان صفر ورودی‌های مدار از 0000 به 10000 تغییر می‌کند.




8nS (۱)

9nS (۲)

10nS (۳)

11nS (۴)

۹- خروجی مدار زیر برابر کدام تابع است؟



$\sum(0, 2, 4, 6)$  (۱)

$\sum(1, 2, 4, 6)$  (۲)

$\sum(0, 4, 6)$  (۳)

$\sum(1, 4, 6)$  (۴)

۱۰- ساده‌ترین شکل POS تابعی که اعداد اول بین 0 تا 9 را تشخیص می‌دهد کدام است؟

$\bar{a}(b+c)(\bar{b}+d)(c+d)$  (۲)

$\bar{a}(b+c)(\bar{b}+d)$  (۱)

$(b+c)(\bar{b}+d)(\bar{a}+d)(\bar{a}+\bar{b}+\bar{c})$  (۴)

$(b+c)(\bar{b}+d)$  (۳)

یادداشت:

.....

.....

.....

.....

### پاسخ‌ها

۱- گزینه ۲ درست است.

به نظر می‌رسد که باید از جدول کارنوی 6 متغیری استفاده نمود. ولی در کلیه جملات متغیر b به صورت مکمل و متغیر d به صورت واقعی ظاهر شده‌اند بنابراین:

$$g(a,b,c,d,e,f) = b'd(a'c'ef' + a'c'ef + ace'f' + ace'f + acef' + acef)$$

حال داخل پرانتز را بوسیله جدول کارنو 4 متغیری ساده می‌کنیم.

$$F = b'd(ac + a'ce') = ab'cd + a'b'c'de$$

		fe			
		00	01	11	10
i	00		1	1	
	01				
	11	1	1	1	1
	10				

۲- گزینه ۱ درست است.

جدول کارنوی زیر را در نظر می‌گیریم:

		ab			
		00	01	11	10
cd	00			0	0
	01	X	X	X	X
	11	0	0		
	10	0	0		

همانطور که دیده می‌شود، تابع دارای ۳ عدد Prime Implicate است. ولی از این تعداد، طبق تعریف گروه a'd از نوع Essential Prime Implicate نیست.

۳- گزینه ۴ درست است.

جدول کارنو را رسم می‌کنیم:

		ab			
		00	01	11	10
cd	00			X	X
	01	1	X	1	1
	11	1		1	X
	10	1		X	X

طبق تعریف، چهار گروه داریم که نشان‌دهنده‌ی Prime Implicant ها است. پس گزینه‌ی ۴ درست است.

یادداشت:

.....

.....

.....

.....

۴ - گزینه ۲ درست است.

با استفاده از جدول کارنو داریم:

ab \ cd	00	01	11	10
00			1	
01			1	
11				1
10				1

$$f(a,b,c,d) = \bar{a}\bar{b}c + ab\bar{c} = a(b \oplus c) = ab \oplus ac$$

۵ - گزینه ۱ درست است.

برای این منظور نخست باید جدول کارنو را رسم کنیم. هر جا که بتوان با تغییر یک ورودی از یک گروه به گروه دیگری تغییر وضعیت داد، به ازاء آن ترکیب ورودی پتانسیل بروز Hazard در مدار وجود دارد.

ab \ cd	00	01	11	10
00	1			
01	1	1	1	
11		1	1	
10			1	1

۶ - گزینه ۱ درست است.

$$F(A,B,C,D) = (A+C)(\bar{C}+\bar{B})(\bar{A}+\bar{C}+\bar{D})$$

CD \ AB	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

انتقال و انتقال 0111 ↔ 0101

باعث هازارد می شود.

در دو حالت مخاطره ایستای سطح صفر داریم.

۷ - گزینه ۲ درست است.

bc \ de	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

$a=0$

bc \ de	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

$a=1$

یادداشت:

.....

.....

.....


همانطور که در جدول مشخص است تنها 00011 و 10011 دو خانه مجاور از جدول هستند که در یک دسته‌بندی قرار نگرفته‌اند و بنابراین عامل ایجاد مخاطره هستند در نتیجه با اضافه کردن گیت  $\bar{b}cde$  به تابع مورد نظر مخاطره از بین می‌رود.

۸ - گزینه ۳ درست است.

از آنجا که فقط  $a$  تغییر کرده است و تمام ورودی‌ها به نحوی تنظیم شده‌اند که با 1 شدن  $a$  خروجی یک شود کافی است تأخیر تمام گیت‌ها را که در تغییر خروجی از صفر به 1 پس از تغییر  $a$  مؤثرند جمع کنیم. بنابراین پس از  $4 + 4 + 2 = 10nS$  خروجی 1 می‌شود.

۹ - گزینه ۴ درست است.

برای ایجاد  $A \oplus B \oplus C$  از مدار زیر استفاده می‌کنیم که با  $2 \times 1$  Mux طراحی شده است.



بنابراین به 4 عدد  $2 \times 1$  Mux نیاز داریم.

۱۰ - گزینه ۳ درست است.

این تابع به صورت  $f(a, b, c, d) = \sum m(2, 3, 5, 7) + d(10, 11, 12, 13, 14, 15)$  بیان می‌شود. با توجه به جدول کارنوی زیر پاسخ ۳ صحیح است.

ab \ cd	00	01	11	10
00	0	0	X	0
01	0		X	0
11			X	X
10		0	X	X

یادداشت:

.....

.....

.....


.....

# فصل دوم

## مدارهای منطقی ترکیبی

### تسهیم کننده (Multiplexer)

از بین چند منبع ورودی متمایز، یکی را انتخاب و اطلاعات آن را به یک خروجی منفرد و مشترک هدایت می‌کند. باید تساوی  $k = 2^p$  برقرار باشد.



**نکته:** هر تابع ترکیبی  $n$  متغیر را می‌توان به وسیله مالتی پلکسر ساخت.

**روش اول:** هر تابع ترکیبی  $n$  متغیری را می‌توان به وسیله یک  $2^n \times 1$  Mux انجام داد، مشروط به اینکه  $n$  متغیر تابع به عنوان  $n$  خط انتخاب Mux (select) به کار روند. این روش پیاده سازی را Mux نوع 0- می‌نامند، زیرا از صفر متغیر در منابع ورودی استفاده می‌شود.

**روش دوم:** هر تابع ترکیبی  $n$  متغیری را می‌توان به وسیله یک  $2^{n-1} \times 1$  Mux انجام داد، مشروط بر این  $(n-1)$  متغیر تابع به عنوان  $(n-1)$  خط انتخاب وصل شوند و از متغیر باقی‌مانده در ورودی Mux استفاده شود. این روش پیاده‌سازی را Mux نوع 1- می‌نامند. زیرا فقط از یک متغیر در منابع ورودی استفاده می‌شود.

یادداشت:

.....


.....

.....

.....

### رمزگشا (Decoder)


مدار ترکیبی است با  $n$  خط ورودی و  $2^n$  خط خروجی که در آن به ازای هریک از ترکیبات ورودی فقط یکی از خروجی‌ها فعال می‌باشد. می‌توان دیکدر را تولیدکننده مینترم نامید.



ورودی (E) اگر یک باشد مدار فعال است و کار عادی خود را انجام می‌دهد ولی اگر  $E = 0$  هیچ‌یک از خروجی‌ها فعال نیستند. هر مدار ترکیبی با  $n$  ورودی و  $m$  خروجی را می‌توان به وسیله یک Decoder و  $m$  عدد گیت OR طرح نمود.

### رمزگذار (Encoder)

مدار ترکیبی است با  $2^n$  خط ورودی و  $n$  خروجی که در آن ترکیبات 1,0 ظاهر شده در خروجی، آدرس خط ورودی فعال را تولید می‌کند. در واقع رمزگذار، عکس رمزگشا عمل می‌کند. در صورتی که بیش از یک خط ورودی به‌طور همزمان فعال باشند، مدار ممکن است آدرس نامعتبر تولید کند. برای رفع این مشکل می‌توان از رمزگذار با حق تقدم (Priority Encoder) استفاده نمود. می‌توان بالاترین اولویت را به آن ورودی نسبت داد که دارای اندیس بزرگ‌تر است.



### جمع‌کننده‌ها

#### نیم‌جمع‌کننده (Half Adder)

دو بیت ورودی را با هم جمع می‌کند و حاصل جمع (s) و رقم نقلی ( $c_{out}$ ) تولید می‌کند.



a	b	$c_{out}$	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$c_{out} = a \cdot b$$

$$s = \bar{a}b + a\bar{b}$$

#### تمام جمع‌کننده (Full Adder)

سه بیت ورودی را با هم جمع می‌کند و حاصل جمع (s) و رقم نقلی خروجی ( $c_{out}$ ) را تولید می‌کند.


یادداشت:

.....

.....

.....

.....



a	b	c <sub>in</sub>	s	c <sub>out</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$c_{out} = a \cdot b + b \cdot c_{in} + a \cdot c_{in}$$


$$s = \bar{a} \cdot \bar{b} \cdot c_{in} + a \cdot \bar{b} \cdot \bar{c}_{in} + a \bar{b} c_{in} + a \cdot b \cdot c_{in}$$

$$\rightarrow s = a \oplus b \oplus c_{in}$$

### جمع‌کننده سری (serial Adder)


با اتصال یک Full Adder و یک D-flip flop به وجود می‌آید.

در صورتی که تأخیر مدار در سطح جمع‌کننده برابر  $d$  و تأخیر فلیپ‌فلاپ مساوی  $D$  باشد آنگاه حاصل جمع دو عدد تک‌بیتی بعد از تأخیر  $(d+D)$  تولید خواهد شد.



### جمع‌کننده موازی (parallel Adder – Ripple Adder)

مدار ترکیبی است که قادر است حاصل جمع دو عدد  $n$  بیتی را تولید کند و از اتصال  $n$  عدد F.A به‌طور پشت سرهم به وجود می‌آید. به‌طوری که رقم نقلی خروجی از یک F.A رقم نقلی ورودی به F.A مجاور خواهد بود.



در بدترین حالت ممکن است رقم نقلی تولید شده از سمت راست‌ترین stage تا سمت چپ‌ترین stage به‌طور موجی پخش شود در این صورت مدار را n-Bit Carry Adder Ripple گویند که حاصل جمع پس از تأخیر  $nd$  تولید خواهد شد.

یادداشت:

.....

.....

.....

.....

## تست‌های فصل دوم


۱ - خروجی مدار را به دست آورید؟

$$z = (\bar{a} \oplus c) + bc \quad (۱)$$


$$z = \bar{a}b + (a \oplus b) \quad (۲)$$

$$z = ab + \bar{a}c + a\bar{c} \quad (۳)$$

$$z = \bar{a}\bar{c} + c(a + b + c) \quad (۴)$$



۲ - مدار زیر کدام یک از توابع منطقی زیر را پیاده‌سازی می‌کند؟




$$f(a, b, c) = b + ac \quad (۴)$$

$$f(a, b, c) = a(b + c) \quad (۳)$$


$$f(a, b, c) = a + bc \quad (۲)$$

$$f(a, b, c) = ab + bc \quad (۱)$$

۳ - کدام یک از مدارهای زیر تابع  $f(a, b, c) = \sum m(2, 3, 5, 6)$  را پیاده‌سازی می‌کند؟




(۲)



(۱)

(۴) هیچ کدام



(۳)

یادداشت:

.....


.....

.....

.....




۴ - در مدار زیر فرض کنید که خطوط پررنگ نشان‌دهنده‌ی گذرگاه (Bus) چهار بیتی هستند و نیز فرض کنید جمع‌کننده‌ها جمع‌کننده‌ی چهاربیتی باشد. مدار دارای یک ورودی پانزده بیتی  $a$  و یک خروجی چهاربیتی  $S$  است. این مدار چه عملیاتی را انجام می‌دهد؟



- (۱) خروجی  $S$  نشان‌دهنده‌ی تعداد یک‌های موجود بر روی ورودی پانزده‌بیتی  $a$  است.
- (۲) خروجی  $S$  نشان‌دهنده‌ی تعداد صفرهای موجود بر روی ورودی پانزده‌بیتی  $a$  است.
- (۳) خروجی  $S$  نشان‌دهنده‌ی تعداد یک‌های ابتدایی (Leading Ones) ورودی پانزده‌بیتی  $a$  است.
- (۴) خروجی  $S$  نشان‌دهنده‌ی تعداد صفرهای ابتدایی (Leading Zeros) ورودی پانزده‌بیتی  $a$  است.

۵ - واحد محاسباتی زیر را در نظر بگیرید که برای محاسبه‌ی تفریق  $A - B$  به صورت داخلی از عملیات  $+$  استفاده می‌کند. اگر مقادیر  $A$  و  $B$  به ترتیب برابر  $10110010$  و  $11001011$  باشند، پس از انجام عملیات تفریق مقادیر  $Y$  و  $CY$  به ترتیب برابر کدام گزینه خواهند بود؟



- (۱)  $0, 11100111$
- (۲)  $1, 11100111$
- (۳)  $0, 00111001$
- (۴)  $1, 00111001$


۶ - مدار زیر کدام تابع را پیاده‌سازی می‌کند؟

$$f(a,b,c) = \sum(1,4,6) \quad (۱)$$

$$f(a,b,c) = \sum(4,6,7) \quad (۲)$$

$$f(a,b,c) = \sum(1,4,6) + d(7) \quad (۳)$$

$$f(a,b,c) = \sum(1,4) + d(7) \quad (۴)$$



یادداشت:

.....

.....

.....

.....

### پاسخها


۱- گزینه ۱ درست است.

$$z = \bar{a}\bar{c} + c. \left[ (\overline{a + \bar{a}b}).0 + (a + \bar{a}b).c \right] = \bar{a}\bar{c} + c.(a + \bar{a}b).c = \bar{a}\bar{c} + c.(a + \bar{a}b)$$


$$= \bar{a}\bar{c} + c. \left[ (a + \bar{a}).(a + b) \right] = \bar{a}\bar{c} + ac + bc = (\bar{a}\bar{c} + ac) + bc = (\bar{a} \oplus c) + bc$$

۲- گزینه ۲ درست است.

برای پیاده‌سازی مدار با استفاده از مالتی‌پلکسر می‌توان از الگوهای زیر استفاده نمود.



بنابراین خواهیم داشت:



۳- گزینه ۳ درست است.

برای پیاده‌سازی یک مدار با استفاده از مالتی‌پلکسر جدولی مشابه جدول کارنو می‌سازیم که در آن ساده‌سازی فقط در ستون‌ها انجام می‌شود:

ab \ c	0	1	1	0
0		1	1	
1		1		1

$I_0 = 0, I_1 = 1, I_2 = c, I_3 = \bar{c}$

یادداشت:

.....

.....

.....

.....

۴ - گزینه ۴ درست است.

در این مدار به محض 1 شدن یکی از بیت‌های ورودی به دلیل استفاده از گیت‌های OR سیگنال‌های انتخاب تمام مالتی‌پلکسرها تا آخر 1 شده و در نتیجه خروجی مالتی‌پلکسر مرحله‌ی قبل را به مرحله‌ی بعدی ارسال می‌کند. در مرحله‌ی آغازین، در صورت 0 بودن بیت  $a_0$  مقدار 1 و در صورت 1 بودن آن، مقدار 0 به مرحله‌ی بعدی ارسال می‌شود که نشان‌دهنده‌ی تعداد 0 ها تا این مرحله است. این امر در مراحل بعدی با افزودن 1 واحد به خروجی مراحل قبلی انجام می‌شود. با مشاهده‌ی اولین 1 در یک بیت ورودی، خروجی مرحله‌ی قبل (تعداد صفرهای تا این مرحله) بدون تغییر به خروجی نهایی مدار ارسال می‌شود. بنابراین این مدار تعداد صفرهای ابتدایی (Leading Zeros) ورودی پانزده‌بیتی  $a$  را می‌شمارد.

۵ - گزینه ۲ درست است.

در حالت تفریق CY نشان‌دهنده‌ی رقم قرضی (Borrow) است. بنابراین باید A را با مکمل ۲ عدد B جمع کرده و سپس CY را NOT کنیم.

1	0	1	1	0	0	1	0	+
0	0	1	1	0	1	0	1	
CY=0	1	1	1	0	0	1	1	1
CY=1								

۶ - گزینه ۳ درست است.

برای پیاده‌سازی یک مدار با استفاده از مالتی‌پلکسر جدولی مشابه جدول کارنو می‌سازیم که در آن ساده‌سازی فقط در ستون‌ها انجام می‌شود:

ab	$l_0$	$l_1$	$l_3$	$l_2$
c	00	01	11	10
0			1	1
1	1		1	

$$I_0 = c, I_1 = 0, I_2 = 1, I_3 = \bar{c}$$

با توجه به این جدول گزینه‌ی ۳ صحیح است که در مین‌ترم شماره‌ی ۷ مقدار تابع Don't Care بوده که در گروه‌بندی شرکت کرده است.

یادداشت:

.....

.....


.....

.....

# فصل سوم

## مدارهای ترتیبی

مدارهای ترتیبی می‌توانند اطلاعات را در خود ذخیره سازند یعنی دارای حافظه می‌باشند بلاک دیاگرام این مدارها به صورت زیر است:





بردار  $x$  و  $z$  به ترتیب بردار ورودی و خروجی و بردار  $y$  و  $Y$  به ترتیب حالات فعلی و حالات بعدی هستند. در مدارهای ترتیبی خروجی‌ها علاوه بر ورودی به متغیرهای حالت نیز وابسته هستند.

عناصر حافظه بر دو نوعند: ۱. لچ ۲. فلیپ‌فلاپ

### لچ (latch) یا Asynchronous flip flop:

ساده‌ترین مداری که بتواند اطلاعات تک‌بیتی را به‌طور نامحدود از نظر زمان در خود ذخیره‌سازد، می‌توان با اتصال دو NAND یا دو NOR به دست آورد که آن را لچ یا فلیپ‌فلاپ غیرهمگام گویند.



SR				
Y	00	01	11	10
0	0	0	-	1
1	1	0	-	1

$y$  حالت درونی است.

یادداشت:

.....

.....

.....

.....

مدار لچ که به وسیله‌ی دو گیت NOR ایجاد شده دارای دو ورودی محرک R, S و دو خروجی  $\bar{Q}$ , Q می‌باشد که مکمل یکدیگرند.

- اگر  $S=1, R=0$  باشد، آنگاه خروجی Q مساوی با یک خواهد بود که در این صورت می‌گوییم مدار Set شده است و با قطع ورودی‌ها یعنی  $R=0, S=0$  خروجی Q تغییر نخواهد کرد.

- اگر  $S=0, R=1$  باشد، آنگاه خروجی Q مساوی با صفر خواهد بود که در این صورت می‌گوییم مدار Reset شده است و با قطع منابع ورودی، خروجی مدار تغییر نخواهد یافت.

- ورودی‌های  $R=1, S=1$  ترکیبات ورودی ممنوعه می‌باشند، زیرا خروجی‌های مدار در نوسان خواهند بود.



به علت ناهماهنگ بودن تأخیر گیت‌ها، ممکن است در خروجی مدارهای ترکیبی خطای گذرا یا هازارد ایجاد گردد و اگر خروجی این مدار ترکیبی به عنوان ورودی یک فلیپ‌فلاپ یا لچ باشد، گلیچ 1 نادرست ممکن است فلیپ‌فلاپ را اشتبهاً به‌طور دائمی set یا Reset کند و در نتیجه خطای ثابت و دائمی ایجاد می‌گردد.

راه حل استفاده از کلاک است. کلاک را می‌توان به نحوی به کار برد که تغییر در ورودی فلیپ‌فلاپ فقط در مدت  $clock=1$  اتفاق بیفتد و در نتیجه خطای گذرا در خروجی مدارهای ترکیبی در رفتارها مدار ترتیبی اثر منفی نگذارد و خطای دائمی تولید کند.

مدارهای ترتیبی که در آن از clock استفاده می‌شود و مدارهای سنکرون یا مدارهای ترتیبی همگام نامیده می‌شود. مدارهای ترتیبی که در آن از clock استفاده نمی‌شود و مدارهای آسنکرون یا مدارهای ترتیبی غیرهمگام نامیده می‌شود.

### انواع فلیپ‌فلاپ‌ها:

SR – FF: این فلیپ‌فلاپ را می‌توان با اضافه کردن clock به مدار لچ قبلی به وجود آورد.





	SR			
Y	00	01	11	10
0	1	0	-	1
1	1	0	-	1

$$Y = S + \bar{R}y$$

حالت فعلی با  $y$  و حالت بعدی با  $Y$  نشان داده شده است.

JK – FF: در این نوع فلیپ‌فلاپ برخلاف فلیپ‌فلاپ SR که در آن هر دو ورودی  $S=1$  و  $R=1$  مجاز نبودند، هر دو ورودی یک مجاز می‌باشند و باعث تغییر حالت فلیپ‌فلاپ از صفر به یک و بالعکس خواهد بود.



یادداشت:


.....  
 .....  
 .....

	jk			
y	00	01	11	10
0	0	0	1	1
1	1	0	0	1

$$Y = j\bar{y} + ky$$

y(t)	y(t+1)	j(t)	k(t)
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0

T-FF: مهم‌ترین ویژگی فلیپ‌فلاپ T در این است که اگر T=1 باشد آنگاه فلیپ‌فلاپ تغییر حالت خواهد داد و اگر T=0 باشد فلیپ‌فلاپ در همان حالت قبلی می‌ماند و تغییر حالت نخواهد داد.




	T	
y	0	1
0	0	1
1	1	0

$$y = \bar{T}.y + T.\bar{y} = T \oplus y$$

y(t)	y(t+1)	T(t)
0	0	0
0	1	1
1	0	1
1	1	0

D-FF: مهم‌ترین ویژگی فلیپ‌فلاپ D در این است که هر مقداری که به ورودی D نسبت دهیم بعد از یک پررود کلاک حالت بعدی آن را تشکیل خواهد داد.



	D	
y	0	1
0	0	1
1	0	1

$$y = D$$

y(t)	y(t+1)	D(t)
0	0	0
0	1	1
1	0	0
1	1	1

**نکته:** لچ با تغییر ورودی‌های تحریک‌ش تغییر حالت می‌دهد ولی فلیپ‌فلاپ قبل از تغییر حالت منتظر سیگنال ساعت می‌ماند.

**خلاصه‌ای از معادله‌ی مشخصه‌ی فلیپ‌فلاپ‌ها:**

$Y = S + \bar{R}y$  : SR-FF معادله مشخصه

$Y = j.\bar{y} + \bar{k}.y$  : jk-FF معادله مشخصه

$Y = D$  : D-FF معادله مشخصه

$Y = T \oplus y$  : T-FF معادله مشخصه

یادداشت:

.....

.....

.....

.....

**تأخیر در فلیپ فلاپ:**

$$T_{FF} = t_s + \max(t_n + t_p) \xrightarrow{t_p \gg t_n} T_{FF} = t_s + t_p$$

$t_{FF}$  = تأخیر فلیپ فلاپ

$t_h$  = (hold) زمان نگهداری

$t_h$ : مدت زمانی است که ورودی فلیپ فلاپ پس از اعمال پالس ساعت نباید تغییر کند.

$t_s$  = (setup) زمان راه اندازی



$t_s$ : مدت زمانی است که قبل از اعمال پالس ساعت ورودی باید تغییر کند.

$t_p$  = (propagate) تأخیر انتشار


$t_p$ : از لحظه‌ی اعمال پالس ساعت تا لحظه‌ی تغییر خروجی

**تبدیل فلیپ فلاپ‌ها:**


- تبدیل فلیپ فلاپ SR و JK به D:




- تبدیل فلیپ فلاپ JK به T:



- تبدیل فلیپ فلاپ T به D:




- تبدیل فلیپ فلاپ D به JK:



**یادداشت:**


.....  
 .....  
 .....

- تبدیل فلیپ فلاپ D به SR:




$$\begin{cases} D-FF: Q^* = D \\ SR-FF: Q^* = S + \bar{R}Q \\ \Rightarrow D = S + \bar{R}Q \end{cases}$$

- تبدیل فلیپ فلاپ T به jk:



$$\begin{cases} T-FF: Q^* = T \oplus Q \\ JK-FF: Q^* = \bar{K}Q + J\bar{Q} \\ \Rightarrow T + Q = \bar{K}Q + J\bar{Q} \Rightarrow \dots \Rightarrow T = KQ + J\bar{Q} \end{cases}$$

- تبدیل فلیپ فلاپ T به SR:




$$\begin{cases} T-FF: Q^* = T \oplus Q \\ SR-FF: Q^* = S + \bar{R}Q \\ \Rightarrow T \oplus Q = S + \bar{R}Q \Rightarrow \dots \Rightarrow T = S\bar{Q} + \bar{S}RQ \end{cases}$$

### ورودی‌های آسنکرون فلیپ فلاپ‌ها:

بعضی مواقع برای فلیپ فلاپ‌ها ورودی آسنکرون preset و clear را در نظر می‌گیرند. این ورودی‌ها برای این است که بتوان فلیپ فلاپ را به‌طور غیرهمگام set و Reset کرد.

### ثبات‌ها:

ثبات m بیتی مجموعه‌ی مرتبی است از m عدد فلیپ فلاپ که برای ذخیره کردن یک کلمه‌ی m بیتی به کار می‌رود که در آن هر بیت از کلمه در یک FF ذخیره می‌شود. سیگنال‌های clear و clock در همه‌ی فلیپ فلاپ‌ها مشترک خواهد بود.



ثبات‌ها دو نوعند:

۱. storage Register که فقط قادر به ذخیره کرده اطلاعات هستند.
۲. Functional Register که علاوه بر ذخیره نمودن اطلاعات، قادرند روی محتوای خود، محاسباتی نیز انجام دهند. با توجه به روش ورود و خروج اطلاعات به چهار دسته تقسیم می‌شوند:

یادداشت:

.....


.....

.....


.....




(۱) serial input – serial output: در این ثبات اطلاعات به صورت 1-bit در هر پریود کلاک از یک سو وارد و از سوی دیگر خارج می‌شود بنابراین باید از نوع عملیاتی باشند.




(۲) serial input-parallel output: در این ثباتها اطلاعات به صورت 1-bit در هر پریود کلاک وارد ولی کلیه بیت‌های کلمه‌ی m بیتی به صورت موازی و همزمان خارج می‌شوند. بنابراین از نوع عملیاتی هستند.



(۳) parallel input – serial output: در این ثباتها کلیه بیت‌های یک کلمه m بیتی به صورت همزمان در آن ذخیره می‌شوند ولی محتوی m بیتی آن باید بیت به بیت به خارج آن انتقال یابد. بنابراین از نوع عملیاتی هستند.



(۴) parallel input – parallel output: کلیه بیت‌ها یک کلمه m بیتی به صورت همزمان وارد و به طور همزمان از ثبات خارج می‌شوند بنابراین از نوع storage می‌باشند.



## طراحی مدارهای ترتیبی سنکرون:

### رویه‌ای برای طراحی مدارهای ترتیبی سنکرون:

۱. از توصیف لفظی مسأله جدول حالت (state table) را به دست می‌آوریم.
۲. به حالت جدول کد نسبت داده و در جدول درج می‌کنیم. در این مرحله جدول انتقال حالات (states transition) به دست می‌آید.
۳. نوع و تعداد فلیپ‌فلاپ‌ها را مشخص می‌کنیم. مثلاً اگر n حالت متمایز وجود داشته باشد آنگاه تعداد فلیپ‌فلاپ‌های لازم برابر  $\log_2^n$  می‌باشد.
۴. جدول تحریک یا Excitation table را بدست می‌آوریم.
۵. عبارت‌های بولی برای ورودی‌های محرک و هم‌چنین برای خروجی‌های مدار را به دست می‌آوریم.
۶. پیاده‌سازی مدار (طراحی مدار) را انجام می‌دهیم.

یادداشت:

.....

.....

.....

.....

در تجزیه و تحلیل مدارهای ترتیبی اصطلاحاتی وجود دارد که باید با آنها آشنا باشید:

**حالت درونی (Internal state):** هر مدار دارای تعدادی حالت درونی محدود است که منظور از تجزیه و تحلیل مدارهای ترتیبی پیدا کردن تعداد همین حالات درونی است.

**حالت فعلی (present state):** حالتی از مدار است که قبل از اعمال ورودی‌های خارجی (External input) مدار در آن حالت قرار داد.

**حالت بعدی (Next state):** حالتی از مدار است که تحت تأثیر ورودی‌های خارجی و حالت فعلی مدار به آن حالت انتقال خواهد یافت. بنابراین Next state تابعی از External Input و Present state است.

**جدول حالات (state table):** گرافی که در آن هر حالت (state) را با یک دایره نشان می‌دهند و هر انتقال از یک حالت به حالت دیگر را با یک یال نشان می‌دهند. و بیت‌های نوشته شده بر روی یال‌ها به ترتیب ورودی‌ها و خروجی‌ها را نشان می‌دهند.

**تخصیص حالت (state Assignment):** مرحله‌ای است که در آن حالت‌های یک وسیله‌ی فیزیکی مانند فلیپ‌فلاپ به حالت‌های درونی مدار اختصاص داده شده است.

**جدول انتقال حالات (Transition or state transition):** با استفاده از تخصیص حالات و نوع فلیپ‌فلاپ جدول انتقال به دست می‌آید که در آن درایه هر خانه فقط Next state را نشان می‌دهد.

**جدول تحریک (Excitation table):** با استفاده از جدول حالات و نوع فلیپ‌فلاپ می‌توان جدول تحریک را به دست آورد و در صورتی که نوع فلیپ‌فلاپ انتخاب شده D-FF باشد، آنگاه transition table همان Excitation table خواهد بود.

### کاهش حالات:


کاهش تعداد فلیپ‌فلاپ‌ها در مدارات ترتیبی به مساله کاهش حالات برمی‌گردد. برای این کار ابتدا باید جدول حالت را تشکیل دهیم. در حالت کلی دو حالت را هم‌ارز می‌نامیم که با اعمال ورودی و مشاهده خروجی نتوانیم تعیین کنیم که مدار در کدامیک از این دو حالت است. اگر این شرط به ازای تمام رشته‌های ورودی برقرار باشد، یکی از این دو حالت زائد است و می‌توان آن را حذف کرد، بدون اینکه رفتار مدار تغییر کند.

$s_j$  و  $s_i$  هم‌ارزند اگر و تنها اگر به ازای هر ورودی ممکن:

(۱) خروجی ناشی از حالت  $s_i$  با خروجی ناشی از حالت  $s_j$  برابر باشد.

(۲) حالت‌های بعدی  $s_i^*$  و  $s_j^*$  هم‌ارز باشند.

برای ساده کردن جدول حالات می‌توان از pair chart یا زوج‌نما استفاده نمود. برای جدول n حالتی فرم کلی pair chart به صورت زیر می‌باشد که در آن برای هر زوج از حالات مانند  $(q_i, q_j)$  اگر  $i < j$  باشد، آنگاه در pair chart یک خانه واقع در ستون i ام و سطر j ام وجود خواهد داشت. برای تشخیص حالات معادل در این جدول، همه‌ی حالات با هم مقایسه می‌شوند. ابتدا حالتی که خروجی متمایز دارند علامت  $\times$  می‌خورند به این معنی که با هم معادل نیستند. سپس خانه‌هایی که علامت  $\times$  نخورده‌اند، مقایسه می‌شوند و به همین ترتیب ادامه پیدا می‌کند.



یادداشت:

.....

.....


.....

.....


به طور کلی دو حالت هم‌ارز هستند، اگر ردیف‌های حالت بعدی آنها مشابه باشند و یا ردیف‌های بعدی‌شان تنها در برگشت به خود متفاوت باشند.

مدارهای ترتیبی همگام به دو گروه تقسیم می‌شوند:

(۱) مدل میلی (MEALY): خروجی‌ها تابعی از ورودی‌ها و حالت فعلی هستند.



(۲) مدل مور (MOORE): خروجی تنها به ازای حالت فعلی مدار بیان می‌شود.



در مدل مور خروجی‌ها به علت حالت فعلی مربوط می‌شوند، نه حالت بعدی.

نکته‌ای در خصوص تحلیل نمودار میلی: تغییر حالت با پالس ساعت (معمولاً Z) رخ می‌دهد، ولی خروجی می‌تواند هر موقعی که ورودی یا حالت تغییر می‌کند، چون تابعی از هر دو است.

نکته در خصوص تحلیل نمودار مور: خروجی فقط به حالت مدار بستگی دارد. با تغییر حالت، خروجی هم تغییر می‌کند یعنی خروجی فقط هنگام تغییر حالت تغییر می‌کند.

در مدل مور علی‌رغم تغییرات ورودی، خروجی پایدار می‌ماند، برخلاف آن چیزی که در مدل میلی رخ می‌دهد. لذا تغییرات ورودی باعث ایجاد گلیچ‌های ناخواسته در خروجی مدل مور نمی‌شود.

یادداشت:

.....


.....

.....


.....

### تست‌های فصل سوم

۱- با فرض حالت اولیه a، مدار در چند نقطه Glitch دارد؟



(۴) فاقد Glitch است.



(۳) سه

(۲) دو

(۱) یک


۲- در شروع بکار T-FF و شمارنده مقدار صفر دارند. خروجی شمارنده مطابق کدام گزینه تغییر می‌کند؟

(۱)  $0 \rightarrow 2 \rightarrow 3 \rightarrow 4$

(۲)  $0 \rightarrow 0 \rightarrow 1 \rightarrow 1 \rightarrow 2 \rightarrow 2 \rightarrow 3 \rightarrow 3 \rightarrow 4$

(۳)  $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow 4$

(۴)  $0 \rightarrow 0 \rightarrow 1 \rightarrow 1 \rightarrow 2 \rightarrow 2 \rightarrow 3 \rightarrow 3 \rightarrow 4$



۳- شمارنده زیر قبل از شروع به شمارش Clear شده است. با اعمال پالس ساعت، سیکل شمارش را به دست آورید (فرض کنید A بیت پائین‌ترین رتبه باشد)


پائین‌ترین رتبه باشد)

(۱)  $0 \rightarrow 2 \rightarrow 4 \rightarrow 6$


(۲)  $0 \rightarrow 4 \rightarrow 2 \rightarrow 6$

(۳)  $0 \rightarrow 6 \rightarrow 4 \rightarrow 2$

(۴)  $0 \rightarrow 2 \rightarrow 6 \rightarrow 4$



۴- با استفاده از مدار زیر می‌خواهیم یک JK-FF طرح کنیم. مقادیر منابع ورودی و خط انتخاب MUX را به دست آورید؟



(۱)  $S = \bar{Q}, I_0 = \bar{J}, I_1 = K$

(۲)  $S = Q, I_0 = J, I_1 = K$

(۳)  $S = Q, I_0 = J, I_1 = \bar{K}$

(۴)  $S = \bar{Q}, I_0 = \bar{J}, I_1 = \bar{K}$

یادداشت:



.....

.....

.....

.....

۵- با فرض State Diagram زیر، حالت شروع a و ورودی  $x = 0$  با توجه به ورودی موجی، خروجی مدار را در لحظات  $t_0, t_1, t_2$  مشخص نمائید. (ترتیب از چپ به راست)




010 (۴)

110 (۳)

111 (۲)


011 (۱)

۶- مدار زیر را در نظر بگیرید. با فرض این که خروجی مدار مقادیر ABC باشد، کدام یک از گزاره‌های زیر صحیح است؟



- (۱) مدار اعداد فرد سه بیتی را می‌شمارد
- (۲) مدار اعداد زوج سه بیتی را می‌شمارد
- (۳) مدار اعداد اول سه بیتی را می‌شمارد
- (۴) هیچ کدام

۷- شکل زیر یک شمارنده‌ی ۸ بیتی را نشان می‌دهد که از اتصال دو شمارنده‌ی ۴ بیتی ساخته شده است. این شمارنده چه اعدادی را می‌شمارد؟



74 تا 9 (۴)

74 تا 5 (۳)

69 تا 9 (۲)

69 تا 5 (۱)

یادداشت:

.....

.....

.....

.....

۸ - Flow Table زیر را در نظر بگیرید. کدام یک از معادلات زیر ساده‌ترین شکل پیاده‌سازی این جدول را نشان می‌دهد؟

		$x_1x_2$			
		00	01	11	10
$y_1y_2$	00 a	(a)/0	b/-	(a)/0	d/-
	01 b	a/-	(b)/1	(b)/1	c/-
11 c	d/-	(c)/0	(c)/0	(c)/1	
10 d	(d)/0	c/-	c/-	(d)/0	

$$Y_1 = x_1\bar{x}_2 + y_1$$

$$Y_2 = \bar{x}_1x_2\bar{y}_1 + \bar{x}_1y_2 + x_2y_1 \quad (۲)$$

$$Z = \bar{y}_1\bar{y}_2 + \bar{x}_2y_2$$

(۴) هیچ کدام

$$Y_1 = x_1\bar{x}_2 + y_1$$

$$Y_2 = \bar{x}_1x_2 + x_1y_2 + x_2y_1 \quad (۱)$$

$$Z = \bar{y}_1y_2 + \bar{x}_2y_2$$


$$Y_1 = x_1\bar{x}_2\bar{y}_1 + y_1$$

$$Y_2 = \bar{x}_1x_2 + x_1y_2 + x_2y_1 \quad (۳)$$

$$Z = \bar{y}_1y_2 + \bar{x}_2y_2$$

۹ - مدار زیر را که با استفاده از یک شمارنده‌ی چهار بیتی ساخته شده، در نظر بگیرید. فرض کنید این شمارنده از حالت 0000 شروع به

کار کند، در این صورت این شمارنده چه اعدادی را می‌شمارد؟




(۲) 0, 15, 7, 6, 5, 4, 3, 2, 1, 0, 15, 7, 6, ...

(۴) هیچ کدام

(۱) 0, 15, 0, 15, 0, 15, ...

(۳) 0, 15, 8, 9, 10, 11, 12, 13, 14, 15, 8, ...

۱۰ - مدار Pulse Mode زیر چه کاری را انجام می‌دهد؟



یادداشت:

.....

.....

.....

.....

- (۱) خروجی مدار با دیدن یک پالس روی  $x_1$  و یک پالس روی  $x_2$  برابر 1 خواهد شد.  
 (۲) خروجی مدار با دیدن یک پالس روی  $x_1$  و دو پالس روی  $x_2$  برابر 1 خواهد شد.  
 (۳) خروجی مدار با دیدن دو پالس روی  $x_1$  و یک پالس روی  $x_2$  برابر 1 خواهد شد.  
 (۴) هیچ کدام

۱۱ - جدول حالت زیر را در نظر بگیرید. کدام یک از گزاره‌های زیر صحیح است؟

PS	NS/Z	
	X=0	X=1
1	1/0	1/0
2	1/1	6/1
3	4/0	7/0
4	1/1	7/0
5	2/0	3/0
6	4/0	5/0
7	2/0	6/0


1≡5 (۴)

5≡7 (۳)

6≡7 (۲)

3≡5 (۱)

۱۲ - مدار زیر در نظر بگیرید. کدام یک از گزینه‌های زیر صحیح نیست؟



- (۱) این مدار سیکل 3, 4, 2, 1, 5, 6 را می‌شمارد.  
 (۲) در صورتی که در شروع کار همه‌ی فلیپ‌فلاپ‌ها Clear شوند، مدار می‌تواند به سیکل شمارشی خود ادامه دهد.  
 (۳) در صورتی که در شروع کار همه‌ی فلیپ‌فلاپ‌ها Preset شوند، مدار برای همیشه در همین حالت باقی می‌ماند.  
 (۴) مدار Self Starting است.

۱۳ - در جدول حالت زیر Maximal Compatible ها کدامند؟

	$X_2X_1$			
	00	01	10	11
a	-/-	f/-	a/0	b/-
b	g/-	-/-	c/-	b/1
c	-/-	h/-	c/1	d/-
d	e/-	-/-	a/-	d/0
e	e/0	f/-	-/-	d/-
f	e/-	f/0	a/-	-/-
g	g/1	h/-	-/-	b/-
h	g/-	h/1	c/-	-/-

یادداشت:

.....  
 .....  
 .....


a, c, (d, e, f), (b, g, h) (۲)

a, c, e, (d, f), (b, g, h) (۴)

(a, f), c, (d, e), (b, g, h) (۱)

a, c, h, (b, g), (d, e, f) (۳)

۱۴ - اگر حالت اولیه مدار  $ABC = 000$  باشد، چهار حالت بعدی مدار کدام خواهد بود؟



$000 \rightarrow 110 \rightarrow 000 \rightarrow 001$  (۱)

$000 \rightarrow 111 \rightarrow 010 \rightarrow 001$  (۲)

$000 \rightarrow 111 \rightarrow 000 \rightarrow 001$  (۳)

$000 \rightarrow 111 \rightarrow 101 \rightarrow 001$  (۴)

یادداشت:

.....

.....

.....


.....



## پاسخ‌ها

۱ - گزینه ۳ درست است.

با توجه به نمودار زمانی زیر و خروجی Z، مدار در سه نقطه Glitch دارد.



۲ - گزینه ۲ درست است.

با توجه به این‌که ورودی محرک T-FF مقدار ثابت یک دارد. بنابراین شمارنده هر حالت شمار را دوبار می‌شمارد و با رسیدن به حالت شمار 4 فلیپ‌فلاپ T به حالت صفر (Clear) می‌رود و در نتیجه عمل شمارش قطع شده و شمارنده در همان حالت 4 باقی می‌ماند.

۳ - گزینه ۴ درست است.

با توجه به مدار داریم:

P.S.			N.S.					
C	B	A	T <sub>C</sub>	T <sub>B</sub>	T <sub>A</sub>	C	B	A
0	0	0	0	1	0	0	1	0
0	1	0	1	0	0	1	1	0
1	1	0	0	1	0	1	0	0
1	0	0	1	0	0	0	0	0

$$T_A = A$$

$$T_B = \overline{B \oplus C}$$

$$T_C = B \oplus C$$

با توجه به جدول داریم:  $0 \rightarrow 2 \rightarrow 6 \rightarrow 4$

۴ - گزینه ۳ درست است.

J	k	y	Y	D
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0

Jk	00	01	11	10
y	0		1	1
1	1			1

$$Y = D = J\bar{y} + ky = \bar{J}Q + \bar{k}Q$$

$$S = Q, I_0 = J, I_1 = \bar{K}$$

یادداشت:

.....


.....

.....

.....

۵ - گزینه ۱ درست است.

مدار از نوع Mealy است بنابراین با تغییر در ورودی یا حالت درونی، خروجی مدار ممکن است تغییر یابد.




بنابراین در لحظات  $t_0$  و  $t_2$  در خروجی مدار Glitch وجود دارد.

۶ - گزینه ۴ درست است.

جدول و نمودار حالت مدار را رسم می کنیم. خواهیم داشت:

A	B	C	$J_A$	$K_A$	$J_B$	$K_B$	$J_C$	$K_C$	$A^+$	$B^+$	$C^+$
0	0	0	0	0	1	0	1	1	0	1	1
0	0	1	0	0	1	1	1	1	0	1	0
0	1	0	0	1	1	0	1	0	0	1	1
0	1	1	1	1	1	1	1	0	1	0	1
1	0	0	0	0	1	0	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1
1	1	0	0	1	1	0	1	0	0	1	1
1	1	1	1	1	1	1	1	0	0	0	1



با توجه به نمودار حالت مشخص می شود که شمارنده اعداد 1, 2, 3, 5, 7 را به صورت متوالی می شمارد.

۷ - گزینه ۴ درست است.

با توجه به اتصال CE شمارنده 0 به مقدار 1، این شمارنده همیشه در حال شمارش است. با توجه به اتصال CO شمارنده 0 به CE شمارنده 1، پس از هر 16 بار شمارش شمارنده 0 شمارنده 1، یک بار می شمارد. از طرف دیگر وقتی مقدار هر دو شمارنده به مقدار  $01001010 = 74$  رسید، شمارنده 0 با مقدار  $1001 = 9$  و شمارنده 1 با مقدار  $0000 = 0$  لود می شوند. بنابراین این شمارنده سیکل اعداد 9 تا 74 را به صورت متوالی می شمارد. سیگنال Init برای مقداردهی اولیه به شمارنده به کار می رود.

یادداشت:

.....

.....

.....

.....

۸ - گزینه ۱ درست است.

جدول را برای  $Y_1, Y_2, Z$  و تشکیل می‌دهیم. داریم:

	$X_1X_2$			
	00	01	11	10
$Y_1Y_2$	00			1
	01			1
	11	1	1	1
	10	1	1	1

$$Y_1 = x_1\bar{x}_2 + y_1$$

	$X_1X_2$			
	00	01	11	10
$Y_2$	00	1		
	01	1	1	1
	11	1	1	1
	10	1	1	

$$Y_2 = \bar{x}_1x_2 + x_1y_2 + x_2y_1$$

	$X_1X_2$			
	00	01	11	10
$Y_2$	00	X		X
	01	X	1	X
	11	X		1
	10		X	

$$Z = \bar{y}_1y_2 + \bar{x}_2y_2$$

۹ - گزینه ۲ درست است.

با توجه به شکل مدار، مشخص می‌شود هرگاه شمارنده 0xxx باشد، شمارنده رو به پایین و هرگاه 1xxx باشد، شمارنده رو به بالا می‌شمارد. هم‌چنین هرگاه شمارنده مقدار 1111 را داشته باشد، یک پالس 0 (به مدت یک Clock) روی خروجی RCO ایجاد می‌شود که منجر به لود شدن مقدار 0111 در شمارنده می‌شود. داریم:

0000 : شمارش رو به پایین ← 1111 : لود مقدار 0111 ← 0111 : شمارش رو به پایین ← 0110 : شمارش رو به پایین  
 پایین ← 0101 : شمارش رو به پایین ← 0100 : شمارش رو به پایین ← 0011 : شمارش رو به پایین ← 0010 : شمارش رو به پایین  
 شمارش رو به پایین ← 0001 : شمارش رو به پایین ← 0000 : شمارش رو به پایین ← 0111 : لود مقدار 0111 ← 0111 : شمارش رو به پایین ←

بنابراین گزینه‌ی ب صحیح است.

۱۰ - گزینه ۲ درست است.

معادلات ورودی فلیپ‌فلاپ‌ها و معادله‌ی خروجی را می‌نویسیم. داریم:

$$T_1 = x_1y_1 + x_2y_2, \quad T_2 = x_1y_2 + x_2\bar{y}_1, \quad Z = x_2\bar{y}_1y_2$$

۱۱ - گزینه ۳ درست است.

جدول کاهش تعداد حالت را رسم می‌کنیم. داریم:

2	X					
3	<del>1,4</del> 1,5	X				
4	X	X	X			
5	<del>1,2</del> 1,3	X	<del>2,4</del> 3,5	X		
6	<del>1,4</del> 1,5	X	<del>5,7</del>	X	<del>2,4</del> 3,5	
7	<del>1,2</del> 1,3	X	X	X	<del>3,6</del>	<del>2,4</del> 3,5
	1	2	3	4	5	6

یادداشت:

.....

.....

.....

.....


بنابراین حالت‌های معادل عبارتند از:

$3 \equiv 6, 5 \equiv 7$

۱۲- گزینه ۴ درست است.

جدول و نمودار حالت این مدار را رسم می‌کنیم:


A	B	C	A <sup>+</sup>	B <sup>+</sup>	C <sup>+</sup>
0	0	0	0	0	1
0	0	1	1	0	1
0	1	0	0	0	1
0	1	1	1	0	0
1	0	0	0	1	0
1	0	1	1	1	0
1	1	0	0	1	1
1	1	1	1	1	1



۱۳- گزینه ۲ درست است.

جدول کاهش تعداد حالت و نمودار ادغام را رسم می‌کنیم. داریم:

b	<del>a,c</del>						
c	<del>a,c</del> <del>f,h</del> <del>b,d</del>	<del>b,d</del>					
d	<del>b,d</del>	X	<del>a,c</del>				
e	<del>b,d</del>	<del>c,g</del> <del>b,d</del>	<del>f,h</del>	✓			
f	✓	<del>a,c</del> <del>e,g</del>	<del>a,c</del> <del>f,h</del>	✓	✓		
g	<del>f,h</del>	✓	<del>b,d</del>	<del>e,g</del> <del>b,d</del>	X	<del>e,g</del> <del>f,h</del>	
h	<del>a,c</del> <del>f,h</del>	✓	✓	<del>e,g</del> <del>a,c</del>	X	X	✓
	a	b	c	d	e	f	g



بنابراین Maximal Compatible ها عبارتند از:

a, c, (b, g, h), (d, e, f)

۱۴- گزینه ۲ درست است.

FF اول همیشه toggle می‌شود و بقیه FF ها با توجه به این که  $p = 1$  می‌باشد وقتی toggle می‌شوند که تعداد زوجی از FF های قبلی در حالت یک باشند.

$000 \rightarrow 111 \rightarrow 010 \rightarrow 001$   
 $t t t \quad t N t \quad N t t$

یادداشت:

.....


.....

.....

.....

# فصل چهارم

## شیوهی نمایش اعداد



### اعداد باینری:

از همان روش ارزش مکانی همانند اعداد دهدهی استفاده می‌شود.

$$(b_m b_{m-1} \dots b_1 b_0 . b_{-1} b_{-2} \dots b_{-n})_2 = \left( \sum_{i=-n}^m (b_i \times 2^i) \right)_{10} \quad b_i \in \{0, 1\}$$

### اعداد علامت‌دار:

(۱) روش علامت‌مقدار (**sign-magnitude**): بیت سمت چپ عدد نشان‌دهنده‌ی علامت است و هیچ ارزش دیگری ندارد. اگر این بیت 1 باشد عدد منفی و اگر صفر باشد عدد مثبت است.

یادداشت:

.....

.....

.....

.....

۲) روش مکمل ۱ (1's complement): به طور کلی مکمل  $r-1$  عدد صحیح  $N$  در مبنای  $r$  با فرمول زیر محاسبه می‌شود:

$$N - 1 - \text{مکمل } r-1 \text{ عدد } N$$

نمایش اعداد منفی در سیستم‌های عددنویسی با پایه  $r$  متفاوت:

$$\begin{cases} \text{Binary} & r=2 \Rightarrow 1\text{'s complement} \\ \text{Octal} & r=8 \Rightarrow 7\text{'s complement} \\ \text{Decimal} & r=10 \Rightarrow 9\text{'s complement} \end{cases}$$

الگوریتم: برای به دست آوردن  $(r-1)$ 's complement کافی است که هر رقم را از  $(r-1)$  تفریق می‌کنیم. بنابراین برای پیدا کردن 1's complement اعداد باینری کافی است بیت‌های عدد را یک به یک مکمل کنیم (یعنی صفرها را به یک و یک‌ها را به صفر تبدیل کنیم).

۳) روش مکمل 2 (2's complement): به طور کلی مکمل  $r$  عدد صحیح  $N$  در مبنای  $r$  با فرمول زیر محاسبه می‌شود:

$$B - \text{مکمل } r \text{ عدد } N = r^n - N$$

نمایش اعداد منفی در سیستم‌های عددنویسی با پایه  $r$  متفاوت:

$$\begin{cases} \text{Binary} & r=2 \Rightarrow 1\text{'s complement} \\ \text{Octal} & r=8 \Rightarrow 8\text{'s complement} \\ \text{Decimal} & r=10 \Rightarrow 10\text{'s complement} \end{cases}$$

الگوریتم: برای به دست آوردن  $r$ 's complement کافی است صفرهای مقدم بدون تغییر، اولین رقم غیرصفر از  $r$  و بقیه از  $(r-1)$  تفریق شوند. بنابراین برای به دست آوردن 2's complement، صفرهای مقدم و اولین یک بدون تغییر و بقیه را بیت به بیت مکمل می‌کنیم. در این روش کافی است ابتدا 1's complement را به دست آورده و سپس به بیت سمت راست آن 1 اضافه کنیم.

### مقایسه روش‌های فوق:

۱. به دست آوردن مکمل 1 نسبت به مکمل 2 ساده‌تر است.
۲. جمع و تفریق در مکمل 2 نسبت به مکمل 1 و علامت مقدار ساده‌تر است.
۳. در مکمل 1، هم صفر منفی و هم صفر مثبت وجود دارد ولی در مکمل 2 فقط یک صفر وجود دارد.
۴. مکمل 1، بیشتر برای عملیات منطقی و مکمل 2 بیشتر برای عملیات حسابی به کار می‌رود.
۵. دامنه‌ی اعداد باینری قابل نمایش در رجیستر  $n$  بیتی:

$$\begin{aligned} &\text{علامت مقدار: } -(2^{n-1}-1), \dots, +(2^{n-1}-1) \\ &\text{مکمل 1: } -(2^{n-1}-1), \dots, +(2^{n-1}-1) \\ &\text{مکمل 2: } -(2^{n-1}), \dots, +(2^{n-1}-1) \end{aligned}$$

محاسبات دودویی:

$$A - B = A + (-B) = A + 2's(B) = A + 1's(B) + 1$$

### جمع در روش علامت مقدار:

بیت علامت را در عمل جمع شرکت نمی‌دهیم. در صورتی که دو عدد هم‌علامت باشند، قدرمطلق آنها را با هم جمع و علامت مشترک را به عنوان علامت نتیجه می‌گذاریم. در صورتی که علامت دو عدد مخالف باشد، قدرمطلق عدد کوچک‌تر را از عدد بزرگ‌تر تفریق و سپس نتیجه را هم‌علامت عدد بزرگ‌تر می‌گذاریم.

یادداشت:

.....

.....

.....

## جمع در مکمل 2:

دو عدد را به انضمام بیت علامت با هم جمع می‌کنیم و از رقم نقلی حاصل در موضع بیت علامت صرف‌نظر می‌کنیم.

## جمع در مکمل 1:

دو عدد را به انضمام بیت علامت با هم جمع می‌کنیم و در صورت وجود رقم نقلی در موضع بیت علامت آن را با حاصل جمع مرحله‌ی اول دوباره جمع می‌کنیم و در صورت وجود رقم نقلی در مرحله‌ی دوم، از آن صرف‌نظر می‌کنیم.

## اعداد دهدهی:

ورودی در سیستم به‌صورت دسیمال و خروجی از آن نیز دسیمال می‌باشد ولی سخت‌افزار در سیستم اعداد باینری کار می‌کند. بنابراین اطلاعات عددی به هنگام ورود به کامپیوتر باید از دسیمال به باینری تبدیل و سپس محاسبات توسط سخت‌افزار انجام و به هنگام خروج، نتایج دوباره از باینری به دسیمال تبدیل گردد.

برای کدگذاری ارقام دهدهی 0, 1, 2, ..., 9 حداقل به چهار بیت نیاز داریم که انتخاب 10 ترکیب از بین 16 ترکیب به طرق مختلف انجام می‌گیرد و در نتیجه کدهای متفاوتی ایجاد می‌شود.

	NBCD 8421	excess - 3	Gray code
0	0000	0011	0000
1	0001	0100	0001
2	0010	0101	0011
3	0011	0110	0010
4	0100	0111	0110
5	0101	1000	0111
6	0110	1001	0101
7	0111	1010	0100
8	1000	1011	1100
9	1001	1100	1101

## کدهای 4 بیتی:

### کد NBCD (Natural Binary Coded Decimal)

یک کد وزن‌دار است. متداول‌ترین روش برای نشان دادن ارقام دهدهی است که دو عیب عمده دارد:

1. در جمع دو رقم در NBCD ممکن است رقم نقلی لازم تولید نشود که در این صورت به منظور تصحیح، 6 واحد باید به آن اضافه شود.
2. مکمل 9 هر رقم NBCD را نمی‌توان از تبدیل صفرها به یک و یک‌ها به صفر به دست آورد. بنابراین NBCD یک کد خود متمم نیست.

یادداشت:

.....

.....

.....

.....

کد افزونی ۳ یا مازاد ۳ excess-3

اولین کد با افزودن 3 به NBCD به دست می‌آید که بدون وزن است. دارای خاصیت خودمتممی می‌باشد یعنی مکمل 9 آن را می‌توان از تبدیل صفرها به یک و یک‌ها به صفر به دست آورد. همچنین در جمع دو رقم، رقم نقلی لازم تولید می‌شود، هر چند که نیاز به تصحیح دارد.

کدگری (Gray code)

یکی دیگر از کدهای بدون وزن است که در آن هر کد مجاور تنها در یک بیت تفاوت دارند.

برای تبدیل کد باینری به کدگری، کافی است اولین بیت از سمت چپ را تغییر ندهید و سایر بیت‌ها را با بیت سمت چپ خود XOR کنید.

$$(0110)_2 = \text{باینری} \Rightarrow \text{گری} = (0101)$$

برای تبدیل کدگری به کد باینری، بیت سمت چپ را تغییر نمی‌دهیم و برای یافتن سایر بیت‌ها، بیت متناظر درگری را بابت قبلی در باینری XOR می‌کنیم.

$$(g_3 g_2 g_1 g_0)_{\text{gray}} = (b_3, b_2, b_1, b_0)_2$$

$$\begin{cases} b_3 = g_3 \\ b_2 = b_3 \oplus g_2 \\ b_1 = b_2 \oplus g_1 \\ b_0 = b_1 \oplus g_0 \end{cases}$$

کدهای با بیش از 4 بیت (کدهای تشخیص و تصحیح و خطا):

کدهای 4 بیتی مانند NBCD و ... کد خطایابی نیستند. یعنی در صورت مخابره پیام از یک مبدأ به یک مقصد در صورتی که به دلیل وجود پارازیت بین راه یک بیت تغییر یابد، در مقصد قادر به تشخیص خطا نخواهیم بود. به‌طور کلی برای تشخیص خطا باید کلمات معتبر و نامعبر وجود داشته باشند، برای این منظور نیاز به افزودن تعدادی بیت به کد می‌باشد.

معمول‌ترین روش خطایابی استفاده از بیت توازن است دو نوع توازن داریم: زوج و فرد. در توان زوج، P طوری انتخاب می‌شود که تعداد یک‌های کد زوج می‌شود و در توازن فرد، P طوری انتخاب می‌شود که تعداد یک‌ها فرد شود. کد همینگ روشی برای تصحیح خطا است. در کد همینگ به جای یک بیت، چند بیت اضافه می‌شود. کدهای همینگ انواع مختلف دارند با یک مثال یک حالت را توضیح می‌دهیم.

فرض کنید کلمات NBCD را بخواهیم ارسال کنیم. به منظور تشخیص و تصحیح خطا آن را به‌صورت کدهای جدیدی درمی‌آوریم. به هر کلمه سه بیت اضافه می‌کنیم. این سه بیت را باید در مواضعی متناظر با وزن‌های  $2^i$  قرار داد. (یعنی در مکان 4, 2, 1) بنابراین کلیه بیت‌هایی که موضع آنها متناظر با توان صحیحی از 2 باشند، مربوط به parity-bit و بقیه مربوط به بیت‌های پیام خواهند بود. اگر بیت‌های توازن را با  $P_i$  و پیام واقعی را با  $b_i$  نشان دهیم داریم:

Bit position	1	2	3	4	5	6	7
Bit Name	$P_1$	$P_2$	$b_3$	$P_4$	$b_5$	$b_6$	$b_7$

جدول زیر مکان وقوع خطا را مشخص می‌سازد:

یادداشت:

.....

.....

.....

.....



	$c_1$	$c_2$	$c_3$
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

با بررسی این جدول متوجه می‌شویم:

اگر خطا در مکان‌های 1, 3, 5, 7 رخ داده باشد، آنگاه  $c_3 = 1$  و در غیر این صورت  $c_3 = 0$  خواهد بود.  
اگر خطا در مکان‌های 2, 3, 6, 7 رخ داده باشد، آنگاه  $c_2 = 1$  و در غیر این صورت  $c_2 = 0$  خواهد بود.  
اگر خطا در مکان‌های 4, 5, 6, 7 رخ داده باشد، آنگاه  $c_1 = 1$  و در غیر این صورت  $c_1 = 0$  خواهد بود.

بنابراین باید کد چنان بنا گردد که بیت‌های توازن روی بیت‌های پیام کنترل زیر را انجام دهد.

- $P_1$  باید طوری انتخاب شود که روی بیت‌های مواضع 1, 3, 5, 7 دارای توان زوج باشد.
- $P_2$  باید طوری انتخاب شود که روی بیت‌های مواضع 2, 3, 6, 7 دارای توان زوج باشد.
- $P_3$  باید طوری انتخاب شود که روی بیت‌های مواضع 4, 5, 6, 7 دارای توان زوج باشد.

یادداشت:

.....


.....

.....

.....

## تست‌های فصل چهارم

۱ - خروجی مدار مقایسه‌کننده زیر Active High است زمان Low بودن خروجی L را به دست آورید؟



- ۱)  $400\mu\text{sec}$
- ۲)  $200\mu\text{sec}$
- ۳)  $100\mu\text{sec}$
- ۴)  $50\mu\text{sec}$

۱ - گزینه ۱ درست است.

دوره تناوب پالس ساعت برابر است با:  $T = \frac{1}{20} \text{ KHz} = 50\mu\text{sec}$

صفر بودن خروجی L در مدت برقرار نبودن  $a < b$  اتفاق می‌افتد. با توجه به اینکه NBCD Counter از صفر تا 9 را می‌شمارد. بنابراین مدت صفر بودن L برابر است با زمان هشت پالس ساعت یا  $50 \times 8 = 400\mu\text{sec}$

یادداشت:

.....

.....

.....

.....

# فصل پنجم


## حافظه‌ها

آرایه‌های منطقی (قطعاً منطقی برنامه‌پذیر): مدارهای ترکیبی دو سطحی AND-OR متناظر با مجموع حاصل ضرب‌ها هستند که به صورت مدارهای مجتمع با مقیاس بزرگ و خیلی بزرگ (LSI, VLSI) موجودند و معمولاً به سه صورت تجاری وجود دارند:

1. Read Only Memory (ROM): که در آن ورودی گیت AND ثابت ولی ورودی‌های گیت OR قابل برنامه‌ریزی است.
2. Programmable Logic Array (PLA): که در آن هم ورودی‌های آرایه گیت AND و هم ورودی‌های گیت OR قابل برنامه‌ریزی هستند.
3. Programmable Array Logic (PAL): که در آن ورودی‌های آرایه گیت AND قابل برنامه‌ریزی ولی ورودی‌های آرایه گیت OR ثابت هستند. (برخلاف ROM)

### :ROM

بلوک دیاگرام یک ROM که دارای  $n$  خط ورودی و  $m$  خط خروجی می‌باشد در زیر نشان داده شده است:



هریک از ترکیبات ورودی یک آدرس نامیده می‌شود.  
هریک از ترکیبات خروجی یک word نامیده می‌شوند.  
تعداد خطوط خروجی را word-length گویند.

$2^n$  خط خروجی رمزگشا توسط اتصال‌های فیوزدار به هریک از گیت‌های OR متصل شده‌اند. به هنگام درج یک جدول ارزش در ROM اتصال‌هایی که موردنیاز نیستند را می‌توان با سوزاندن فیوزها از بین برد و به این عمل برنامه‌ریزی ROM می‌گویند.

### یادداشت:

.....  
.....  
.....  
.....

## انواع ROM

ROM معمولی: که در آن محتوای ROM به دلخواه مشتری به وسیله سازنده ROM و به هنگام ساخت به طور دائمی در درون ROM درج می شود.

PROM: در آن به هنگام ساخت اتصال های فیوزدار در درون PROM تدارک دیده می شود و پس از تولید به کمک PROM Programmer می توان محتوای آن را به دلخواه استفاده کننده و در محل استفاده تعیین نمود.


EPROM: محتوایش توسط استفاده کننده قابل تغییر است و پاک کردن EPROM با اشعه ی ماوراء بنفش صورت می گیرد.

EEPROM: همانند EPROM است ولی پاک کردن توسط سیگنال های الکتریکی صورت می گیرد.

یک ROM را هم می توان مدار ترکیبی در نظر گرفت که در هر مدار ترکیبی را پیاده سازی می کند و هم می توان یک حافظه در نظر گرفت که با گرفتن آدرس مشخص کلمه ای را تولید می کند.


## PLA

در طراحی ROM، مینترم متناظر با خروجی رمزگشا، آدرس کلمه مورد نظر را تولید می کند، بنابراین اگر تعداد زیادی از آدرس ها در ورودی مدار ظاهر نشوند به دلیل عدم استفاده از کل اتصالات درونی، استفاده از ROM مقرون به صرفه نیست و بهتر است از PLA استفاده شود. PLA متغیرها را به طور کامل دیکد نمی کند و همه ی مینترم ها را تولید نمی کند. در PLA دیکدر با تعدادی گیت AND جایگزین شده است که هر یک از آنها را می توان به منظور تولید جمله های حاصل ضرب متغیرهای ورودی، برنامه ریزی کرد.



## PAL

نوعی خاصی از PLA می باشد که در آن آرایه ی AND قابل برنامه ریزی ولی آرایه ی OR ثابت است. (برعکس ROM) بنابراین PAL برای برنامه ریزی راحت تر است ولی مثل PLA انعطاف پذیر نیست.



در PAL طرح مجاز به تعیین نوع جمله ی حاصل ضرب می باشد ولی تعداد ورودی های OR ثابت و غیر قابل تغییر است.

یادداشت:

.....


.....

.....


.....

## تست‌های فصل پنجم


۱- با توجه به ساختار PLA، ساده‌ترین شکل پیاده‌سازی دو تابع  $f_1(a,b,c) = \sum m(3,5,6,7)$  و  $f_2(a,b,c) = \sum m(0,2,4,7)$  کدام است؟




(۲)



(۱)



(۴)



(۳)

یادداشت:

.....





.....

.....

.....

۲- با توجه به ساختار PLA، ساده‌ترین شکل پیاده‌سازی دو تابع  $f_1(a,b,c) = \sum m(2,4,6,7)$  و

$f_2(a,b,c) = \sum m(0,2,3,5,7)$  کدام است؟



یادداشت:

.....

.....


.....

.....

## پاسخ‌ها


۱- گزینه ۳ درست است.

برای این منظور باید جدول کارنوی  $f_1$  و  $f_2$  و مکمل‌های آن‌ها را رسم کنیم و سعی کنیم زوجی را انتخاب کنیم که بیشترین جملات حاصل‌ضربی مشترک را دارا باشند. با توجه به شکل زیر  $f_1$  و  $f_2$  مناسب‌ترین انتخاب هستند.



۲- گزینه ۱ درست است.

برای این منظور باید جدول کارنوی  $f_1$  و  $f_2$  و مکمل‌های آن‌ها را رسم کنیم و سعی کنیم زوجی را انتخاب کنیم که بیشترین جملات حاصل‌ضربی مشترک را دارا باشند. با توجه به شکل زیر  $f_1$  و  $f_2$  مناسب‌ترین انتخاب هستند.



یادداشت:

.....

.....

.....

.....