

2/8/2014

فصل اول

بسترهاي پردازش موازي

در استاد باین محض می‌دانم که مدلی که می‌دانم اینکه از جمی و معلم انتقاده هم نمود
برای ساخت راهی برای بسیم آنالیت پردازند که ملایم بسیم
نهایاً بد جمع آنکه از اثارات خاصی که احتملی رایم تا سیستم پردازی لایام دهم

مقدمه

- اجزاء یک کامپیوچر: پردازند، حافظه و مسیرداده.
— گلوکاه هایی را در کل نزخ پردازشی یک سیستم ارائه می دهند.
- راه حل: ارائه چند گانگی (multiplicity) در اجزاء فوق.
— موازی سازی ضمنی (implicity) از دید برنامه نویسان.
— قابل وضوح برای برنامه نویسان به شکل های مختلف.

مسیرداده: در طایفه از اثارات از پردازند در حافظه فعلی سود و بالعده
در هر سه حافظه، پردازند، سری داده) که طوری تعبیه شده هر نزخ پردازی
سیستم کاریست آنست


تفیحیت از قبیل وضوح بد برای نویسان است: multi Threading

1

نفع سایر عوایض تولید را درین (خط تراپی ماسین) نیز می‌دانیم که این ۲ مرحله پردازش
تولید ماسین همچوی مخفی لار بود ساخت (مان)، مرحله بند و ... و ممکن است ماسین بسیار بگیرد.

2/8/2014

هر چهار stage تا صفحه نسبتی بخود رقی که ماسین اول خود را کسر ماسین (عکس) در می‌گیرد سرمهخت رقی ماسین اول در stage 2 ماسین اول در stage 5 است و بهینه شویم.



$$\frac{T}{T/4} = 4X$$

↑ تقریباً سرعت ۹ برابر

درین حالت حلولی گرسنگ

موازی سازی ضمنی

- خط لوله
- قابلیت همپوشانی اجرای چندین دستور العمل را در یک زمان دارد.
- موازی سازی را در اجرای دستورات بکار می‌گیرد و از دید برنامه نویس مخفی است.
- مثال: خط تولید ماشین: فرض شود ۲ ساعت زمان تولید یک ماشین است و ۱۰۰ ماشین باستی تولید شود.
- توان عملیاتی خط تولید: تعداد ماشینهای تولید شده در یک ساعت.
- توان عملیاتی پردازنده: تعداد دستورات کامل شده در یک ثانیه است.
- مرحله خط لوله: هر گام در خط لوله را مرحله (stage) خط لوله گویند.
- همه مراحل خط لوله باستی دارای طول یکسانی باشند.
- در خط تولید هر مرحله یک گروه کاری در خط تولید است.

Speedup - خط لوله:


$$speedup = \frac{\text{time per instruction on unpipelined machine}}{\text{time of pipe stage}}$$

4


سوپراسکالر (یعنی) سرداران حین حلولی در سرطانزه

2

2/8/2014



$$\frac{40}{8} = 5 \times$$



$$\frac{40}{10} = 4 \times$$

این سوپر سازی اندیس برای سیستم کمیالت

موازی سازی ضمیمه خط لوله

فرض شود انجام یک عمل ۴۰ نانو ثانیه طول می کشد و در ۵ مرحله قابل اجرا است. بنابراین زمان هر مرحله (در حالت ایده ای) برابر با ۸ نانو ثانیه است: $speedup = 40/8 = 5 \times$

فرض شود همان عمل در ۵ مرحله انجام می شود که ۴ مرحله آن ۷.۵ نانو ثانیه و یک مرحله ۱۰ نانو ثانیه باشد. لذا زمان یک مرحله ماکزیمم طول مراحل می باشد، یعنی ۱۰ نانو ثانیه.

بنابراین:

$$Speedup = \frac{\text{زمان اجرا بهترین}}{\text{زمان اجرا بدترین}}$$

آنچه روابط دلتات است Δ مول مر stage برای سیستم کمیالت ایده ای است

بلطفه باید در صحیح زمان stage مانند مقدار قرار گیریم

خوبه کردیم خوبه ایست طبقه در اینجا اتفاق نمی افتد

حسته R1 و R2 را طبقه کردیم
از هم دسترسی بین ریسکنده های مختلف
عملیات اینها می باشد

دستور ۳ و ۴ مستقل هستند اما

دستور ۳ در ۱ و دستور ۴ در ۲ وابسته اند

حسته ریسم هر دستور سیستم

کارام را بسته اند و دستور ۶

۵ وابسته اند سیستم کاراند

بصحت مطابق این سیستم

دستور دسته اند و دستور نیم اند

سوپر اسکالر در سیستم کمیالت

pipeline می باشد

مثال:
اجرای
سوپر اسکالر
دو مسیره

			stage 1			stage 2			stage 3			stage 4			stage 5			stage 6		
			IF	ID	OF	IF	ID	OF	IF	ID	OF	IF	ID	OF	IF	ID	OF	IF	ID	OF
1.	load	R1, @1000	1.	load	R1, @1000	1.	load	R1, @1000	1.	load	R1, @1000	1.	load	R1, @1000	1.	load	R1, @1000	1.	load	R1, @1000
2.	load	R2, @1008	2.	add	R1, @1004	2.	add	R1, @1004	2.	add	R1, @1004	2.	add	R1, @1004	2.	add	R1, @1004	2.	add	R1, @1004
3.	add	R1, @1004	3.	add	R1, @1008	3.	add	R1, @1008	3.	add	R1, @1008	3.	add	R1, @1008	3.	add	R1, @1008	3.	add	R1, @1008
4.	add	R2, @100C	4.	add	R1, @100C	4.	add	R1, @100C	4.	add	R1, @100C	4.	add	R1, @100C	4.	add	R1, @100C	4.	add	R1, @100C
5.	add	R1, R2	5.	store	R1, @2000	5.	add	R1, R2	5.	store	R1, @2000									
6.	store	R1, @2000																		

(a) Three different code fragments for adding a list of four numbers.

Instruction cycles
0 2 4 6 8

IF ID OF	load R1, @1000	IF ID OF	load R2, @1008	IF ID OF E	add R1, @1004	IF ID OF E	add R2, @100C	IF ID NA E	add R1, R2	IF ID NA WB	store R1, @2000
IF ID OF		IF ID OF		IF ID NA E		IF ID NA E		IF ID NA E		IF ID NA E	
IF ID OF		IF ID OF		IF ID NA E		IF ID NA E		IF ID NA E		IF ID NA E	
IF ID OF		IF ID OF		IF ID NA E		IF ID NA E		IF ID NA E		IF ID NA E	
IF ID OF		IF ID OF		IF ID NA E		IF ID NA E		IF ID NA E		IF ID NA E	

(b) Execution schedule for code fragment (i) above.

6

در دو اول از هر دسته Pipeline در جنوبی اتفاق نمی افتد

در دویم در جنوبی نیسته شده در این Pipeline هم اتفاق نمی افتد

که ۳ می تواند مطابق این اتفاق نمی افتد

من اینجا اینجا

3

محدودیت‌های سیستم حافظه

- کارایی یک برنامه روی یک سیستم علاوه بر سرعت پردازنده، به قابلیت سیستم حافظه جهت انتقال داده‌ها به پردازنده نیز بستگی دارد.
- پنهانی باند سیستم حافظه (Memory System Bandwidth) :

 - نرخ انتقال داده‌ها از حافظه به پردازنده.

- تأخير سیستم حافظه (Memory System Latency) :

 - زمان انتقال یک بلاک داده بطول t از حافظه به پردازنده.

ازین تأخیر می‌توانیم که بحسرت طاها اندل خیابانی یافته‌اند

تأثیر تأخیر حافظه روی کارایی

- مثال: پردازنده‌ای با سرعت 1GHz (کلک یک نانوثانیه) و یک حافظه متصل به آن با تأخیر ۱۰۰ نانوثانیه (بدون کاشه) در نظر بگیرید.
- فرض شود پردازنده دو واحد جمع-ضرب دارد و چهار دستورالعمل را در یک سیکل کلک (یک نانوثانیه) انجام می‌دهد. بنابراین پیک پردازنده 4GFLOPS است.
- تأخیر حافظه ۱۰۰ سیکل است و برای هر درخواست حافظه از طرف پردازنده، بایستی پردازنده ۱۰۰ سیکل منتظر بماند.
- فرض شود دو برد ضرب داخلی می‌شوند. لذا برای هر دو عنصر نیاز به یک عمل ضرب-جمع است. لذا برای خواندن هر دو عنصر بایستی پردازنده ۱۰۰ نانوثانیه صیر کند. به عبارتی پیک پردازنده به 10MFLOPS کاهش پیدا می‌کند.

لذا بایستی اینجای \times سرعت پردازنده = پیک پردازنده

Flops : Floating per second

$$ab = a_1 b_1 + a_2 b_2 + \dots + a_n b_n$$

هر یک فلوب = ضرب راضی سیکل

فقط a_1, a_2, \dots, a_n و b_1, b_2, \dots, b_n را خواهد داشت اما این دلیل است که سرعت 10mFlops هم کجا باشد فقط پس

خواندن دو عنصر است

آخر که نیاز باشد ۴ بار ضرب خواهد داشت اما حملات $a_1 b_1, a_2 b_2, \dots, a_n b_n$ در این حالت پیک پردازنده

2/8/2014

پردازنده استرا A و ماتریس خالی در cashe های سریعی دارد

n^3 3 3

64 4 چون پردازنده 4 دستورالعمل دارد

فایل

در این حالت ۳۰۳ میلیون cashe دارد این است

۳۰ میلیون و ۱۰ درصد

پردازنده بحیثیت سیکل دارد

اعمی هسته ۹۰ درصد را درین

است

بهبود کارایی با استفاده از کاشه

- مثال: پردازنده ای با سرعت 1GHz (کلاک یک نانوثانیه) و یک حافظه متصل به آن با تاخیر ۱۰۰ نانوثانیه (بدون کاشه) در نظر بگیرید. در این حالت یک کاشه با اندازه 32Kb و با تاخیر ۱ نانو ثانیه (یک سیکل کلاک) معروفی می شود.

- فرض شود دو ماتریس A و B با ابعاد 32*32 در هم ضرب شوند و کاشه نیز آنقدر بزرگ است (عناصر را طوری در نظر می گیریم) که هر سه ماتریس A، B و C (ماتریس حاصلضرب) در آن جای گیرد. پس ابتدا دو ماتریس در کاشه بارگذاری می شوند: 2K داده بایستی واکشی شوند که معادل 2Kns=200us زمان می برد.

- برای ضرب دو ماتریس n*n نیاز به n^2 عمل است که در این مثال 64K عمل نیاز داریم که 64K/4=16K سیکل (۱ نانوثانیه) که معادل 16us است، زمان لازم است. که جمما: 200+16us=216us نرخ 64K/216=303 MFLOPS بهتر شده است. بهر حال این مقدار 10% پیک پردازنده است.

برای بهبود تاخیر حاصل از cashe استفاده کردیم

تأثیر پهنای باند حافظه روی کارایی

- پهنای باند حافظه: نرخ انتقال داده ها بین پردازنده و حافظه

- بستگی به پهنای باند گذرگاه بین پردازنده و حافظه دارد.

- مثال: ضرب دو بردار

- فرض شود اندازه بلاک نسبت به مثال قبل به چهار کلمه در هر بلاک افزایش یابد. بنابراین در مثال قبل برای انجام هر عمل ضرب-جمع بایستی ۱۰۰ سیکل پردازنده منتظر بماند، درنتیجه پیک سرعت به 10MFLOPS کاهش یافتد.

- حال در این مثال جون در هر ۱۰۰ سیکل چهار کلمه (یک کلمه) بارگذاری می شود، لذا پیک سرعت به 40MFLOPS نسبت به قبل افزایش می یابد.

که باز هم این مقدار می بینیم که درین حالت
که باز هم این مقدار می بینیم که درین حالت

10

نتیجه گیری در خصوص پهنانی باند

- مثالهای قبل نشان داد که با افزایش پهنانی باند، نرخ پیک محاسباتی افزایش می یابد. این فرض زمانی درست است که ترتیب دسترسی به داده ها در حافظه طوری باشد که کلمات داده ای پی در پی در حافظه توسط دستورات استفاده شوند. بعبارتی، توالی از دستورات داده های یک بلاک را بکار برد.
 - Spatial locality (محلیت فضایی): از دید برنامه نویسی، دسترسی به داده ها ای پی در پی در حافظه با دستورات پی در پی که منجر به محاسبات موفق می شود.
 - اگر محاسبه ای (یا الگوی دسترسی) طوری باشد که محلیت فضایی نداشته باشد، پهنانی باند موثر خوبی کوچکتر از پیک پهنانی باند خواهد شد.
- کوچکتری زیسته خوبی آسیمیتری در این میان باند استفاده ترسم و این میان میان

تأثیر دسترسی با گامهای بلند (strided access)


- مثال: فرض شود که یک ماتریس بصورت row-major در حافظه ذخیره شده است و یک قطعه برنامه که قصد دارد مجموع ستونهای ماتریس را در یک بردار ذخیره کند.

- روش اول: ماتریس 1000×1000

```

1 for (i = 0; i < 1000; i++)
2     column_sum[i] = 0.0;
3     for (j = 0; j < 1000; j++)
4         column_sum[i] += b[j][i];

```



12

سریز ۴۸۴ پایه کاسپر جاند

تجمع مذکوم در صورت

کسما برداشت ۱۰۰۰ تا ۳۰۰۰ و مقدار

از پیشنهاده شد

دسترسی با گامهای بلند (strided access)

روش اول: چون دسترسی به ماتریس بصورت ستون به ستون است و از طرفی ماتریس بصورت **row-major** ذخیره شده است، لذا دسترسی از یک عنصر به عنصر دیگر برابر 1000 گام است و این به این صورت است که برای هر عنصر بایستی یک بلاک (یک سطر از ماتریس) در کاشه بارگزاری شود. لذا اگر کاشه گنجایش فقط یک بلاک را داشته باشد، ۱۰۰۰۰۰۰۰۰ (بارگزاری) دسترسی به حافظه را داریم.

13

کاهش دسترسی با گامهای بلند (strided access)

روش دوم: کد برنامه را بصورت زیر تغییر می دهیم:

```

1 for (i = 0; i < 1000; i++)
2     column_sum[i] = 0.0;
3 for (j = 0; j < 1000; j++)
4     for (i = 0; i < 1000; i++)
5         column_sum[i] += b[j][i];

```

14

درینه این روش دسترسی را درین حالت ۱۰۰۰۰۰۰۰۰ تراصیری خواهد داشت
درحالیکه سایر ترتیبی هاست درین حالت ازین تعداد بسیار کمتر است.

7

روشهای دیگر برای مرتفع کردن تاخیر حافظه

- کاهش عدم پاسخ مرورگر وب در پیک ترافیک شبکه:

 - پیش بینی صفحه های وب مورد نظر و مطالب مورد درخواست برای آنها

 - پیش واکنشی (prefetching)

 - باز کردن چندی مرورگر وب و دیدن یک صفحه در هر کدام، بطوریکه اگر یکی از مرورگرها در حال بارگزاری یک صفحه است، صفحات دیگر در مرورگرهای دیگر می تواند خوانده شود.

 - چند نخی (multithreading) سرعت کردن تاخیر حافظه

 - در یک حرکت چندین صفحه را در یک مرورگر باز شود.

 - محلیت فضایی (spatial locality)

از دسترسی به جای زیست عابرج نیست

ویس رالدیم ترا مرتضی درین تاسیح حافظه راهی رخ می خورد

15

چند نخی برای مرتفع کردن تاخیر حافظه

- تعريف نخ: یک تک جریان کنترلی در جریان یک برنامه را نخ گویند.

- مثال: ضرب یک ماتریس $a(n \times n)$ در بردار b برای حصول بردار c :

```
1 for(i=0;i<n;i++)
2     c[i] = dot_product(get_row(a, i), b);
```

- چون هر عمل ضرب داخلی در کد فوق مستقل از یکدیگر هستند، بنابراین می توان کد فوق را بصورت زیر نوشت:

```
1 for(i=0;i<n;i++)
2     c[i] = create_thread(dot_product, get_row(a, i), b);
```

- در سیکل اول تابع `dot_product` به یک جفت بردار از عناصر دسترسی پیدا می کند و منتظر دریافت داده ها می ماند. در سیکل بعدی این تابع به جفت بردار دیگر از عناصر دسترسی پیدا می کند و الی آخر، اولین تابع بعد از \times واحد زمانی (تاخیر حافظه) داده ها را بدست می آورد و الی آخر، بعارتی در هر سیکل کلاک یک محاسبه انجام می شود.

2/8/2014

پیش واکشی برای مرتفع کردن تاخیر حافظه

- اگر کاشه وجود نداشته باشد، پردازنده باید برای ضرب $a[i] \times b[j]$ یک درخواست به حافظه برای دریافت جفت داده (عنصر) دهد.
- فرض شود هر درخواست یک سیکل کلک (۱ نانوثانیه) را لازم داشته باشد، بنابراین برای دو بردار ۱۰۰ عنصری ۱۰۰ نانوثانیه زمان صرف می شود.
- پیش واکشی: با وجود کاشه، پردازنده می تواند بجای بارگزاری یک جفت داده، یک جفت بردار را بارگزاری کند!
- تمرین: گدام روش کارایی بیشتری را در مرتفع کردن تاخیر حافظه دارد؟

17

سازماندهی بسترهاي پردازش موازي

- سازمان فیزیکی: سازمان سخت افزاری واقعی بستر است.
- سازمان منطقی: دید برنامه نویس نسبت به بستر محاسباتی.
- دو جزء مهم محاسبات موازی از دید برنامه نویس:
 - تسریح وظائف موازی $\xleftarrow{\text{ساختار کنترلی}}$
 - مکابیزمی برای تعیین محاوره بین این وظائف $\xleftarrow{\text{مدل ارتباطی}}$

سازمان منطقی خالی از تسریح است

18

ساختار کنترلی بسترهای محاسبات موازی

- وظائف موازی در سطوح مختلفی تعیین می شوند:

- هر برنامه در یک مجموعه از برنامه ها می تواند بعنوان یک وظیفه موازی دیده شود.

- دستورالعملهای منحصری در یک برنامه می توانند بعنوان وظائف موازی دیده شوند.

- بین سطوح فوق محدوده ای از مدلها برای تعیین ساختار کنترلی و هر کدام یک معماری که آنها را پشتیبانی کند، وجود دارد.



- مثال: موازی سازی یک دستورالعمل روی چندین پردازنده

```
1 for (i = 0; i < 1000; i++)
2     c[i] = a[i] + b[i];
```

- چون هر جمع روی هر جفت عنصر کاملاً از جمع های دیگر مستقل انجام می شود، اگر مکانیزمی وجود داشته باشد که یک دستور با داده های مختلف روی همه پردازنده ها همزمان اجرا شود، حلقه فوق با سرعت خیلی بالایی انجام می شود. بنابراین یک معماری برای پیاده سازی این مکانیزم لازم است.

19


مهمیتی نیست سه تا پردازنده داشتم باشیم
 ۳ تا نزدیکی داریم که در صورت موازی سه این پردازنده که امکان‌ساز
 می‌ترانیم می‌ریزیم و در صورت حذف یکی دلخواه گیریم



فصل دوم زیرساخت‌های اصلی پردازش موازی معماری‌های پردازش موازی

چهار دهه از محاسبات (four decades of computing)

- Batch era (1965) →
 - Time sharing era (1970) →
 - Desktop era (1977) →
 - Network era (1980-90) →
 - Current trends →
- Current trends:
- Cluster of workstations
 - Grid computing
 - Cloud computing




اُرستِی هائینون: شندر ایستاد و درستِ عالِ حَسَان

شانسته Grid است. که درین درایل بیرون از

حُسْنَت جین، اکاریسته ایجام صریحه

دی cloud هسته سریع دهنده شد



2/8/2014

طبقه بندی (flynn's taxonomy) flynn

- جریانهای اطلاعاتی در پردازنده ها ۳-۴ رسمه است.
 - ۱ - جریان دستورالعمل (instruction stream) : دنباله ایی از دستورالعملها که توسط پردازنده اجرا می شوند.
 - ۲ - جریان داده ها (data stream) : ترافیکی از داده ها که بین پردازنده و حافظه تبادل می شوند.


طبقه بندی (flynn's taxonomy) flynn

- طبقه بندی معماری کامپیوتر
 - Single-Instruction Single-Data (SISD)
 - Single-Instruction Multiple-Data (SIMD)
 - Multiple-Instruction Single-Data (MISD)
 - Multiple-Instruction Multiple-Data (MIMD)

2/8/2014


Single-Instruction Single-Data (SISD)

- کامپیوترها Van Neumann هستند.
- SISD معماری



معماری SIMD

Single Instruction-Multiple Data (SIMD)



- یک واحد کنترل دستورالعملها را به هر واحد پردازشی توزیع می‌کند.
- هر دستورالعمل بطورهمزمان توسط همه واحدهای پردازشی اجرا می‌شود.
- مناسب برای محاسبات ساخت یافته روی ساختارهای داده ای موازی نظیر آرایه‌ها است.
- نیاز به "activity mask" دارد که مشخص شود کدام داده و عمل در عملیات شرکت داشته باشد یا خیر.
- اجراهای شرطی می‌تواند کارای SIMD را کاهش دهد، لذا در استفاده از آنها باید دقت شود.
- مثال اسلاید بعد را ببینید.




هر یک واحد دارای چندین واحد پردازشی است
که هم‌زمانه هم‌زمانه اجرا می‌گردند
و هم‌زمانه هم‌زمانه اجرا می‌گردند

این ساخت را سریع‌تر می‌سازد خوبی این روش چیزی
که هم‌زمانه هم‌زمانه اجرا می‌گردند






3

ارایه سلسله مراتب 3

در درجه ۳ صریح نیسته استه ما ز pipeline و pipeline ام اینهاست.



$$C_{D_3} = 8T$$





$$C_{D_2} = 7T$$

رسوم انهر درجه pipeline اسفلاده درده

اول pipeline


دو pipeline




2/8/2014

کارایی در معماری SIMD

- مثال: کاهش کارایی معماری SIMD در اجرای دستورات شرطی:



چندین پردازنده دینامیکی (SMP) (سیستم پردازنده ای با شبکه ای که بین هم راه رساند)





Multiple-Instruction Multiple-Data (MIMD)

- چندین پردازنده و چندین مازول حافظه از طریق برخی IN بهم متصل می شوند.

- حافظه مشترک (Shared Memory) (چندین پردازنده در یک سیستم پردازشی دارند)

- انتقال پیام (Message Passing)



2/8/2014


معماری از حافظه مشترک در لستل بیام Distributed-Shared Memory (DSM)

مشترک از حافظه مشترک
لستل بیام دری دل داشت

- ترکیبی است از مزایای حافظه مشترک و انتقال پیام.
- سخت افزار انتقال پیام را پشتیبانی می کند (حافظه ها توزیع شده اند)
- مدل برنامه نویسی تفکر حافظه مشترک است.

مدل ارتباطی بسترهای موازی بسترهایی با فضای آدرس مشترک (حافظه مشترک)

- سیستم (معماری) حافظه مشترک از رده های مهم چند پردازنده ها است که همه پردازنده ها یک حافظه را به اشتراک می گذارند.
- تبادل داده ها (ارتباط) بین task ها روی پردازنده های مختلف از طریق خواندن/نوشتن روی حافظه اشتراکی صورت می گیرد.



14

ئیمن که کسی ئىمن ولی از کئىن اشىد ئەزىز

لەر بېرىخ طىبىيە ئەگىز ئەرىستە دەرىخت ئەزىز

دەرىخت ئەگىز ئەزىز

7

مدل ارتباطی بسترهای موازی ویژگی های بسترهایی با فضای آدرس مشترک

- ۱. برنامه نویسی در فضای آدرس مشترک، ساده است.
- همه تبادلات فقط خواندنی (read-only) از دید برنامه نویس پنهانند و کد نویسی کاملا مشابه با کد نویسی سریال است.
- ۲. در تبادلات خواندنی/نوشتی (read/write) کد نویسی کمی مشکلتر خواهد بود که نیاز به انحصار متقابل برای دسترسی های همزمان است.
- ۳. وجود کاشه در هر پردازنده مجادله برای دسترسی پردازنده ها به حافظه مشترک را کاهش داده است.
- مساله همدوسی کاشه ها (cache coherency) ایجاد شده است: کلیه کپی ها در کاشه ها بایستی یکسان باشند. که مبارکه پردازنده درست خود را پردازند، درست خود را پردازند، آن را پشت صد هد.
- هر سرور پردازنده دوام لذتمندی کند شیوه پردازند، همان باید این کار را مطلع کنم و قسمتی.

اگر صورت باشد نقد خانه‌ها، فرض
جیع رخداده ای نداشته باشند، سرویسی را می‌رسانیم

برای اینجا همچنان زیر پردازه داریم

سروری را با مردمه، لیس زیر این

۱۵

مدل ارتباطی بسترهای موازی طراحی بسترهایی با فضای آدرس مشترک (حافظه مشترک)

- ۱. مسئلی که باید در طراحی یک حافظه مشترک باید در نظر گرفته شود:
- ۱. کاهش کارایی به دلیل مجادله (contention)
- ۲. مسائل ارتباطی (همدوسی) (coherence)
- ۳. مجادله (contention): چندین پردازنده برای دسترسی به حافظه مشترک همزمان درخواست دهند.
- وجود کاشه ممکن است مسئله مجادله را تا حدی حل کند، ولی داشتن چندین کپی از داده ها که بین کاشه ها منتشر شده اند، مسئله همدوسی را ایجاد می کند.
- ۴. همدوسی (coherency): کپی ها در کاشه ها همدوس هستند اگر مقادیر آنها با یکدیگر یکسان باشد. حال اگر یک پردازنده در کاشه خود تغییراتی را ایجاد کند، آن کاشه ناسازگار (inconsistent) است.

۱۶

معماری Distributed-Shared Memory (DSM)

سنت لوزان اتال بام دیمل ۲۰۱۳


- ترکیبی است از مزایای حافظه مشترک و انتقال پیام.

سخت افزار انتقال پیام را پشتیبانی می کند (حافظه ها توزیع شده اند)

مدل برنامه نویسی تکرر حافظه مشترک است.

مدل ارتباطی بسترهای موازی بسترهایی با فضای آدرس مشترک (حافظه مشترک)

- سیستم (معماری) حافظه مشترک از رده های مهم چند پردازنده ها است که همه پردازنده ها یک حافظه را به اشتراک می گذارند.
- تبادل داده ها (ارتباط) بین task ها روی پردازنده های مختلف از طریق خواندن/نوشتن روی حافظه اشتراکی صورت می گیرد.



14

ئین کرسی - معنی دلیل از کسی اشده

لور بکس حلقه هر کسر اور دست در کسر باشد


در خواست داشتند

7

2/8/2014

مدل ارتباطی بسترهای موازی طبقه بندی سیستم های حافظه مشترک

- ساده ترین سیستم حافظه مشترک شامل یک مازول حافظه (M) و دو پردازنده P1 و P2 است:



Shared memory via two ports.

- یک واحد داوری درون حافظه وجود دارد که سیگنالهای grant یا busy را از طریق کنترل کننده حافظه به پردازنده ها ارسال می کند.

چون سُنَّت است پردازنده خواه را فتح نماید. سازگاری را تأمین و اثبات کنید. هر دو دادرس

۱۷


۱۷

مدل ارتباطی بسترهای موازی طبقه بندی سیستم های حافظه مشترک بر اساس شبکه ارتباطی

- UMA (Uniform Memory Access)

- دسترسی به حافظه مشترک توسط پردازنده ها از طریق IN به همان صورتی است که یک پردازنده به حافظه خود دسترسی دارد.
- همه پردازنده ها زمان یکسانی را برای دسترسی به هر موقعیت از حافظه دارند.
- IN استفاده شده در UMA می تواند Single Bus، Multiple Bus و یا یک Crossbar Switch باشد.

چون دسترسی ها به حافظه مشترک بالاتر است، این نوع سیستمهای Symmetric Multiprocessor-SMP نیز معروفند.



۱۸


9

مدل ارتباطی بسترهای موازی

طبقه بندی سیستم های حافظه مشترک بر اساس شبکه ارتباطی

- NUMA (Nonuniform Memory Access)

- هر پردازنده به بخشی از حافظه مشترک دسترسی دارد.
- حافظه دارای یک فضای آدرس دهی است. هر پردازنده یا آدرس واقعی به هر موقعیت از حافظه دسترسی دارد. بنابراین زمان دسترسی به هر مأمور حافظه بستگی به فاصله آن از پردازنده دارد.
- IN های استفاده شده در این رده می توانند گنرگاه های چند سطحی (سلسله مراتبی) و یا درخت باشد.



19

مدل ارتباطی بسترهای موازی

طبقه بندی سیستم های حافظه مشترک بر اساس شبکه ارتباطی

- COMA (Cache-Only Memory Architecture)

- همانند NUMA است ولی حافظه مشترک شامل حافظه کاشه است.
- داده ها از کاشه یک پردازنده به کاشه دیگر منتقل می شوند.

هنوز نمودار مدل ارتباطی بسترهای موازی را نمایم.

20

2/8/2014

پردازش موازی
برای فرآیندهای حافظه مشترک

مدل ارتباطی بسترهای موازی
موضوعاتی که باید در سیستمهای حافظه مشترک در نظر گرفت

۱. کنترل دسترسی (access control): بایستی در خواستهای پردازنده‌ها برای دسترسی به حافظه مشترک کنترل شود تا برخوردی (conflict) صورت نگیرد.
۲. همزمان سازی (synchronization): زمان دسترسی فرایندهای مشترک را به منابع مشترک محدود می‌کند.
۳. حفاظت (protection): قابلیتی از سیستم است که دسترسی غیرمجاز فرایندها را به منابعی که در اختیار سایر فراینده است، مانع می‌شود.

مدل ارتباطی بسترهای موازی
(message passing platforms)

۱. هر پردازنده دارای حافظه خاص خودش است و ارتباط بین پردازنده‌ها فقط از طریق انتقال پیام صورت می‌گیرد. سیستم توزیع شده است.
۲. هیچ حافظه مشترکی بین پردازنده‌ها وجود ندارد.
۳. دو عمل اصلی `send` و `receive` در این نوع بسترهای جهت تبادل داده‌ها نقش اصلی را دارند.

22

11

2/8/2014

گسترش سیستم رانش ایل بیام برآمده از این شرکتی بزرگترین مُسْلِم است (بنهادرسی باید؛ بنده ایم ایل در گذشته
پیش از این که به نشانه همین دليل هست DDA هم خود

که این بروگرد است: خوشبختانه این دو شرکت در گذشته همکاری داشته اند.

مدل ارتباطی بسترهاي موازي (message passing platforms)

- مدل: گره ها از طريقي send/recieve با هم در ارتباطند (حافظه مشترك وجود ندارد).

- گره: شامل پردازنده و حافظه محلی برای ذخیره کردن پيامها جهت ارسال يا دریافت.

- فاكتورهای مهم در طراحی IN در سیستمهای انتقال پیام:
۱ - پهنای باند (link bandwidth): تعداد بیتهايی که می توانند در واحد زمان انتقال داده شوند.

- ۲ - تاخیر لینک (link latency): مدت زمانی که انتقال پیام کامل می شود.


سازمان فیزیکی بسترهاي موازي

- معماری اينده ال يك کامپيوتر موازي:

Parallel Random Access Machine [PRAM]

- پردازنده فعال در يك سيكل همزمان عمل خواندن، محاسبه و نوشتن را انجام می دهند.

- دستور العملها يکسان روی دا




حالات مختلف برای خواندن و نوشتן در PRAM


- ۱. خواندن انحصاری (ER): در یک زمان فقط یک پردازنده می‌تواند از هر مکان از حافظه بخواند.
- ۲. نوشتن انحصاری (EW): در یک زمان فقط یک پردازنده می‌تواند در هر مکان از حافظه بنویسد.
- ۳. خواندن همزمان (CR): چند پردازنده می‌توانند همزمان از یک مکان حافظه بخوانند.
- ۴. نوشتن همزمان (CW): چند پردازنده می‌توانند همزمان در یک مکان حافظه بنویسند. این شیوه اپاده ساز است. تراویل اپاده را نیز می‌گویند.

25

حالات مختلف برای خواندن و نوشتן در PRAM



- * تداخل در نوشتن همزمان بایستی با استفاده از رویه زیر حل شود:
- ۱ - عمومی (Common): تمامی نوشه های همزمان مقدار یکسانی را ذخیره می‌کنند.
- ۲ - اختیاری (Arbitrary): تنها یک مقدار دلخواه انتخاب شده و ذخیره می‌شود. از بقیه مقادیر صرفه نظر می‌شود.
- ۳ - کمینه (Minimum): مقدار نوشته شده توسط پردازنده با کوچکترین شاخص ذخیره می‌شود و از بقیه مقادیر صرفه نظر می‌شود. آتش برخورد جون ادریس آنکه نیست.
- ۴ - کاهش (Reduction): تمامی مقادیر با استفاده از توابع کاهش مثلاً جمع، مینیمم، ماکزیمم و مانند آنها به یک مقدار کاهش می‌یابند.



26

فصل سوم

شبکه اتصال درونی چند پردازنده ها

Multi Processor Interconnection Network

1

شبکه های اتصالی برای کامپیوترهای موازی

- یک شبکه اتصالی مکانیزمی را برای انتقال داده ها بین گره های پردازشی و یا بین پردازنده ها و حافظه ها فراهم می کند.
- هر شبکه اتصالی شامل n ورودی و m خروجی است. فرودنگاره تعداد درجه خروجی بین n و m است.
- شبکه های اتصالی یا از لینک (link) و یا از سوییج (switch) ساخته می شوند.
 - لینک: یک رسانه فیزیکی نوعاً از سیم یا کابلهای فیبر نوری ساخته می شود.

2

1

انواع شبکه های اتصالی

نقطه به نقطه


- شبکه ایستا (Static) یا مستقیم (Static): شامل لینک های ارتباطی نقطه-به-نقطه بین گره های پردازشی است.
- شبکه پویا (Dynamic) یا غیر مستقیم (Indirect): شامل لینک های ارتباطی و سویچها است. یک لینک به لینک دیگر بصورت پویا از طریق سویچ متصل شده و یک مسیری بین گره های پردازشی و حافظه ها بنانهاده می شود.

3

انواع شبکه های اتصالی

Static network

Indirect network



نود زیرلین را بفرموده باشید معلمات را در

2

سویچ در شبکه های اتصالی

- شامل پورت های ورودی و خروجی است.
- حداقل عملکرد سویچ: نگاشت پورت ورودی به پورت خروجی است.
- تعداد پورتهای یک سویچ، درجه (Degree) آن سویچ گفته می شود.
- سویچها ممکن است برخی عملیات داخلی انجام دهند، شامل:
بافرینگ (زمانیکه پورت خروجی درخواست شده اشغال باشد)،
مسیریابی (برای کاهش ازدحام در شبکه) و چندپخشی
(خروجی یکسان روی چند پورت).

5

رابط شبکه های اتصالی

- ارتباط بین گره ها با شبکه را فراهم می کند.
- دارای پورت های ورودی و خروجی است که داده ها را به درون و بیرون شبکه هدایت می کند.
- شامل وظایفی نظیر:
 - بسته بندی داده ها (Packetizing data)
 - آنالیز اطلاعات مسیریابی سنتی و شبکه ایست تر است
 - بافر کردن داده های ورودی و خروجی برای همسان سازی سرعت شبکه با گره های پردازشی.
 - خطایابی.

6

با نظریه سازی این انتہا مردمت ها بی ایجاد نمودند.

3

شبکه های اتصالی مبتنی بر گذرگاه

Bus-based IN


- سیستمهای تک گذرگاه

- هر پردازنده دارای کاشه خاص خود است.

- اندازه این سیستم ها بین ۲ تا ۴۰ گذرگاه است.

- پیچیدگی شبکه ای: برای سیستمهای مبتنی بر گذرگاه بر اساس تعداد گذرگاهها است = $O(1)$

- پیچیدگی زمانی: با میزان تاخیر ورودی به خروجی تعیین می شود = $O(N)$



شبکه های اتصالی مبتنی بر گذرگاه

Bus-based IN

- سیستمهای چند گذرگاه


- توسعه سیستمهای تک گذرگاه است.

۱ - از چندی گذرگاه موازی برای اتصال پردازنده ها و مازولهای حافظه استفاده می شود.

شبکه های اتصالی مبتنی بر گذرگاه
انواع سیستمهای چند گذرگاه هم بازده مصلحت

- Multiple Bus with Full Bus-Memory Connection (MBFBMC)

- N=6 (Processors)
- M=4 (Memories)
- B=4 (Buses)




9

شبکه های اتصالی مبتنی بر گذرگاه
انواع سیستمهای چند گذرگاه هم بازده مصلحت

- Multiple Bus with Single Bus-Memory Connection (MBSBMC)

- N=6 (Processors)
- M=4 (Memories)
- B=4 (Buses)




10

5

شبکه های اتصالی مبتنی بر گذرگاه
انواع سیستمهای چند گذرگاه هم‌زمانی هارمونیک هستند

- Multiple Bus with Partial Bus-Memory Connection (MBPBMC)
 - N=6 (Processors)
 - M=4 (Memories)
 - B=4 (Buses)




11

شبکه های اتصالی مبتنی بر گذرگاه
انواع سیستمهای چند گذرگاه تئوری حافظه ها این است که سیستم در سه کلاس

گذرنده

- Multiple Bus with Class-based Memory Connection (MBCBMC)

- هر کلاس از حافظه به زیر مجموعه ایی از گذرگاه ها متصل هستند
- هر کلاس داری خاص خود را دارد.




12

شبکه های اتصالی مبتنی بر گذرگاه		
مشخصه های معماریهای گذرگاه چندگانه		
K : تعداد کلاسها		
g : تعداد گذرگاه ها در هر کلاس		
M_j : تعداد مازولهای حافظه در کلاس j		
$\sum_{j=1}^k M_j (j + B - k)$		
Connection Type	No. of Connections	Load on Bus i
MBFBMC	$B(N + M) \times N + B \times M$	$N + M$
MBSBMC	$BN + M$	$N + M_j$
MBPBMC	$B(N + M/g)$	$N + M/g$
MBCBMC	$BN + \sum_{j=1}^k M_j (j + B - k)$	$N + \sum_{j=\max(i+k-B, 1)}^k M_j, 1 \leq i \leq B$


13

شبکه های اتصالی مبتنی بر گذرگاه	
همزمان سازی گذرگاه	
• انواع گذرگاه:	ردیفه دار (Synchronous) و ردیفه ندار (Asynchronous).
• همزمان (Synchronous):	زمان برای هر انتقال مشخص است. هر دیوایس برای پذیرش یا تولید اطلاعات روی گذرگاه زمان مشخصی را دارد.
• غیرهمزمان (Asynchronous):	میتواند داده ها و آمادگی دیوایسها برای انتقال داده است. هر دیوایسی که از این اتلاف را درست نماید، بطوریکه هر در سیستمهای تک گذرگاه یک داوری گذرگاه (bus arbitration) نیاز است، بطوریکه هر پردازنده برای دسترسی به گذرگاه، درخواستی را به منطق داوری ارسال می کند. این عمل برای جلوگیری از مساله مجادله گذرگاه (bus contention) صورت می گیرد.
• درخواست پردازنده به منطق داوری و دریافت پاسخ Handshaking	نام دارد و توسط دو سیگنال انجام می شود:
• Bus request	درخواست دسترسی به گذرگاه.
• Bus grant	پذیرش درخواست. (عدم پذیرش درخواست: Bus busy).

14



15



16

2/8/2014


شبکه های اتصالی های مبتنی بر سویچ Switch-based IN

- ارتباط بین پردازنده ها و حافظه ها از طریق سویچ صورت می گیرد.
- سه نوع توپولوژی وجود دارد:
 - Crossbar
 - Single-stage
 - Multi-stage

12

شبکه های اتصالی های مبتنی بر سویچ Crossbar

- نقطه مقابل گذرگاه، Crossbar است. برای این دو حافظه لذت برداری می شود. ممکن است این دو حافظه متوالی مخازن هر کدام ممکن است. گذرگاه فقط یک اتصال را برقرار می کند، در حالیکه Crossbar ارتباطات موازی را بین همه ورودیها و خروجی هایش برقرار می کند.



12

پیچیدگی شبکه براساس سیم های سینه درست. $O(N^2)$


نمونه: (همچون زرد سیم در صورت مبارزه).

9


شبکه های اتصالی های مبتنی بر سویچ لایه تکینه آندر لایسی ها ۲ درست

شبکه های Single-stage

- یک طبقه از SEها بین ورودیها و خروجی ها قرار دارد.
- ساده ترین SEها که در این شبکه استفاده می شود، SEهای 2×2 است.



19



شبکه های اتصالی های مبتنی بر سویچ Single-stage

- دو عمل استفاده می شود:

Shuffle:

$$\text{Exchange: } S(p_{m-1}p_{m-2} \dots p_1p_0) = p_{m-2}p_{m-3} \dots p_1p_0p_{m-1}$$


$$E(p_{m-1}p_{m-2} \dots p_1p_0) = p_{m-1}p_{m-2} \dots p_1\overline{p_0}$$

ست سیستم های باز
shuffle کردن

ست سیستم های باز
Exchange



- اگر تعداد ورودیها (پردازنده ها) برابر با N و تعداد خروجی ها (حافظه ها) برابر N باشد، تعداد SEها در یک طبقه برابر $N/2$ است.

- ماکریم طول یک مسیر از یک ورودی به یک خروجی در شبکه بر اساس تعداد SEها در طول مسیر محاسبه می شود و برابر است با $\log N$



تمرین: طراحی شبکه Shuffle-Exchange برای $N=8$

20



شبکه های اتصالی های مبتنی بر سویچ Single-stage

- مثال: در یک Shuffle-Exchange با ۸ ورودی، اگر مبدا (000) باشد، و مقصد (110) باشد، آنگاه دنباله Shuffle-Exchange و چرخش داده ها بصورت زیر

$$E(000) \rightarrow 1(001) \rightarrow S(001) \rightarrow 2(010) \rightarrow E(010) \rightarrow 3(011) \rightarrow S(011) \rightarrow 6(110)$$

پیچیدگی شبکه: $O(N)$
پیچیدگی زمانی: $O(N)$

21



شبکه های اتصالی های مبتنی بر سویچ شبکه های مکعب

شبکه مکعب (Cube network)

- الگوی اتصالی برای شبکه مکعب بصورت زیر است:

$$C_i(p_{m-1}p_{m-2}\cdots p_{i+1}p_ip_{i-1}\cdots p_1p_0) = p_{m-1}p_{m-2}\cdots p_{i+1}\bar{p}_ip_{i-1}\cdots p_1p_0$$

- مثلا برای یک آدرس ۳ بیتی ($N=8$) داریم:



22

11

2/8/2014

شبکه های اتصالی های مبتنی بر سویچ Single-stage

Plus-Minus 2ⁱ(PM2I)

- شامل 2K تابع ارتباطی است:


$$PM2_{+i}(P) = P + 2^i \bmod N (0 \leq i < k)$$

$$PM2_{-i}(P) = P - 2^i \bmod N (0 \leq i < k)$$

$K = \log N$

نیم کم

مثال: برای حالت N=8 داریم:



23

شبکه های اتصالی های مبتنی بر سویچ Single-stage


شبکه های Butterfly

- شبکه Butterfly یک شبکه جامی است که از یک مرکز یا یک پورت شروع می‌گردد.
- الگوی اتصالی برای شبکه Butterfly بصورت زیر است:

$$B(p_{m-1}p_{m-2} \dots p_1p_0) = p_0p_{m-2} \dots p_1p_{m-1}$$

$$B(000) = 000 \quad B(010) = 010 \quad B(100) = 001 \quad B(110) = 011$$

$$B(001) = 100 \quad B(011) = 110 \quad B(101) = 101 \quad B(111) = 111$$



24

12

شبکه های اتصالی های مبتنی بر سویچ (MN)-Multi-Stage

- فرامندگان چندین مسیر هم زمان بین پردازنده ها و حافظه ها و می توانند هستند.
- در MN ها مسیریابی بین مبدأ و مقصد بر اساس آدرس مقصد انجام می شود (self routing)
- در یک $N \times N$ MN، تعداد طبقات: $\log(N)$
- در یک $N \times N$ MN، تعداد بیت‌های آدرس مقصد: $\log(N)$
- آدرس مقصد و تعداد طبقات از چپ به راست پیمایش می شود.
- اگر بیت آم برابر 0 باشد، آنگاه ورودی سویچ در طبقه آم به خروجی بالای آن وصل می شود.
- اگر بیت آم برابر 1 باشد، آنگاه ورودی سویچ در طبقه آم به خروجی پایین آن وصل می شود.

25


شبکه های مبتنی بر سویچ

نحوه انتخاب راه مسیریابی

خطه انتقال ملکه زام


دزد، انتقال ملکه کفر، فرود

شبکه های اتصالی های مبتنی بر سویچ Shuffle-Exchange




An example 8 × 8 Shuffle-Exchange network (SEN)

26



دزد، انتقال ملکه کفر، فرود
shufle-ex = صفحه زام \oplus مبتنی
نحوه انتخاب راه مسیریابی




اگر مزء شد دسر زدی ۱۳
اگر بیشتر دسر بزدی ۱۴

2/8/2014

نحوه انتقالات در بانیان : هست اول دایکردمست هست هم بر روش پرنزه راست

در مسیرهاستیم هست اول دخل هشتر طبقه اول عه ه طبقه دوم ... ه خروجی



شبکه های اتصالی های مبتنی بر سویچ

شبکه بانیان

- در $N/2$: تعداد SEها در هر طبقه:


$\log(N)$: تعداد طبقه ها:

$O(N \log(N))$: پیچیدگی شبکه ای به ازای تعداد کل SEها:

پیچیدگی زمانی به ازای تعداد SEها موجود در مسیر بین مبدأ و مقصد:

$O(\log(N))$

مسیر یابی؟




Banyan:

27

شبکه های اتصالی های مبتنی بر سویچ (ستون ۳) (ستون ۴) (ستون ۵) (ستون ۶) (ستون ۷) (ستون ۸) درس :

شبکه امگا

مسیر یابی؟ هر سراس کدام است




28

شبکه های اتصالی های مبتنی بر سویچ شبکه آرایش پذیر بنز (Benes)

- این امکان برای آرایش مجدد اتصالات از قبل ایجاد شده وجود دارد تا امکان ایجاد اتصالات جدید و همزمان وجود داشته باشد.

شبکه آرایش پذیر Benes:

نحوه ایجاد اتصال:



$$\prod_{i=1}^{s+1} n_i = N$$

- S_i : سویچهای طبقه آم
- δ_i : اتصالات بین مرحله i و $i+1$
- $S \geq 3$: تعداد طبقات و
- n_i : تعداد ورودی خروجی هر سویچ در طبقه آم
- $i=1, 2, \dots, (s+1)/2$: به ازای
- N : تعداد کل ورودیهای شبکه: 2

شبکه های اتصالی های مبتنی بر سویچ شبکه آرایش پذیر بنز (Benes)

- مثال: اگر $N=8$ و $s=5$ باشد: $i=1, 2, 3$

$$n_1 + n_2 + n_3 = 8$$

$(1) \times 2 \times 4 = 8$
 $2 \times 2 \times 2 = 8$

$$\prod_{i=1}^{(s+1)/2} n_i = 8$$

$$n_i = 2 \rightarrow \begin{cases} n_1 = 2, n_2 = 2, n_3 = 2 \\ n_1 = 1, n_2 = 2, n_3 = 4 \end{cases}$$

ترکیب دوم درست نیست

شرط لازم برای شبکه آرایش پذیر:

شرط متقابن:

$$\delta_i = \delta_{s-i}^{-1} \quad i = 1, 2, 3, \dots, \frac{s-1}{2}$$


$$s_i = s_{s-i+1} \quad i = 1, 2, 3, \dots, \frac{s-1}{2}$$

معکوس اتصال δ_{s-i}^{-1} است.



آن طرف بیم ۲۴۲، پنجه
گونه لوزی هم ۲۴۲
لشون

نصف شبکه اصلی و نصف شبکه پسر کوئینی معرف گذاری شده است.



ساده احمد
 $s=8$
 $N=8$
 ۲/۸/۲۰۱۴

شبکه های اتصالی های مبتنی بر سویچ (Benes)

شبکه آرایش پذیر بنز (Benes)


$1 \leq i \leq (s-1)/2$

- نحوه اتصال نیمی از شبکه کافی است.
- مثال: برای $s=5$ و $N=8$: $n_1 = n_2 = n_3 = 2$


Benes network with two simultaneously established paths

the rearrangement of connection $110 \rightarrow 100$ in order to satisfy connection $101 \rightarrow 001$

همینه اول را باید با همینه دوم
 درست را پیش درست تغییر می کند



خرمی اول را همینه عبارت درست دارد
 همینه بین



شبکه های اتصالی های مبتنی بر سویچ (clos)

شبکه غیر بلوكه کلاز (clos)

- شبکه $Clos(m, n, r)$, آرایش پذیر است اگر $m \geq n$ باشد.
- مثال: $m=3, n=3, r=4$

مشتمل علایم غلط خواهد شد
 تقدیر درست همینه اول درست
 $\frac{m}{n} \leq r$
 تقدیر درست و غیره همینه اول
 همینه؟ تقدیر مطابق همینه
 دارد.
 تقدیر درست همینه دارد.
 تقدیر درست همینه دارد.
 $m=4$

درسته اول درست همینه دارد.
 درسته دوسته همینه دارد.

شبکه های ایستا

- اتصالات ثابت یکطرفه یا دوطرفه بین پردازنده ها و حافظه ها.
- انواع شبکه های ایستا:
 - شبکه ایستا ممکن (node to node ممکن، هر چهل هستند) Completely Connected Networks-CCN
 - شبکه ایستا محدود Limited Connected Networks-LCN

33

شبکه های ایستا شبکه با اتصال کامل

Completely Connected Networks-CCN

- هر گره به کلیه گره های دیگر در شبکه متصل است.
- مزایا:

- سرعت بالای انتقالات (فقط یک لینک باید پیمایش شود).

- مسیریابی ساده است.


• معایب:

- هزینه اتصالات بالا است: $O(N^2)$

N: تعداد گره ها

- پیچیدگی شبکه: $O(N^2)$

- پیچیدگی زمانی: $O(1)$



هر چهل گره از گوشه های سمت راست
قدرتان را ممکن که همه گره ها
آن را با هم مرتبط کنند. فرمولت
با خوبی دارد و تجربه ای نیافریده
دارد.

34

17

شبکه های ایستا

شبکه با اتصال محدود

Limited Connected Networks-LCN


- یک لینک مستقیم بین هر جفت گره وجود ندارد.
- مسیریابی بین دو گره از طریق گره های دیگر صورت می گیرد.
- طول یک مسیر بین دو گره برابر تعداد لینک هایی است که پیمایش می شوند.
- دو نیازمندی در LCNها وجود دارد:
 - نیاز به یک الگوی ارتباطی بین گره ها
 - نیاز به یک مکانیزم برای مسیریابی پیامها در شبکه.
- الگوهای ارتباطی:
 - Linear arrays
 - Ring (Loop) networks
 - Two Dimensional arrays (Mesh)
 - Tree networks
 - Cube networks

35

شبکه های ایستا

(Linear Array)

- هر گره به دو گره مجاورش متصل است (بجز گره های ابتدایی و انتهایی).
- برای ارتباط بین گره آ و ز، ($i > j$), پیام باید گره های $i - i + 1, i + 2, \dots, j - 1, i - 2, \dots, i - j$ را پیمایش کند. برای ($j > i$), داریم: $i - N - 1$ گره باید پیمایش شود.
- بدترین حالت، ارتباط گره 1 با N است که $N-1$ گره باید پیمایش شود.
- مزایا: پیاده سازی و مسیریابی ساده است.
- معایب: شبکه کند است.
- پیچیدگی شبکه: $O(N)$
- پیچیدگی زمانی: $O(N)$




36

شبکه های ایستا شبکه حلقوی (Ring)

- با اتصال گره ابتدایی و انتهایی شبکه Ring. Linear array شبکه

شکل می گیرد.




37

شبکه های ایستا شبکه درختی (Tree)

- برای ارتباط بین گره آم با گره سطح زام، ($j > i$ ، پیام باید گره های سطوح $i+1, i-1, \dots, j+1$ را پیمایش کند.
- تعداد پردازنده ها در یک شبکه با K سطح:



$$N(k) = 2^0 + 2^1 + 2^2 + \dots + 2^k = \frac{(2^k - 1)}{2 - 1} = 2^k - 1$$



- عمق درخت: $\lceil \log_2 N \rceil$
- پیچیدگی شبکه: $O(2^K)$
- پیچیدگی زمانی: $O(\log_2^N)$

38



19



تل هست ا ملک سه نور قل بیت اینسب خود را همین
عنوان نهاد

$$S = \begin{smallmatrix} 0 & 1 & 0 \\ 1 & 1 & 1 \end{smallmatrix}$$

لیکن دویل در سوم دویم را باید
دست ۳ ب متعدد باشیم.



در صفحه اول رفته

شبکه های ایستا (Cube)


- مثال: مسیریابی بین مبدأ (0101) و مقصد (1011) در یک 4-Cube

1011
0101
1110

4-Cube

- پس باید ابعاد 2, 3 و 4 در 4-Cube پیمایش شوند. ترتیب پیمایش مهم نیست.

- بنابراین ۳ مسیر وجود دارد:



43


مش در بعدی
 3×3

شبکه های ایستا (Mesh)

- جاییکه n : تعداد ابعاد و K_i : بعد آنام
- گره های (i, j, k) به گره های $(i \pm 1, j \pm 1, k \pm 1)$ مجاورش متصل است.
- معماری wrap around با اتصالات نتیجه در شبکه Torus می شود.
- مکانیزم های مسیریابی در Mesh

- Dimension-ordering routing: پیام در یک مرتبه یک بعد را پیمایش می کند تا به مختصات خاصی برسد قبل از اینکه بعدی را پیمایش کند.

- مثال: مسیریابی از مبدأ (000) به مقصد (211):




44

فصل چهارم

الگوریتم های بردارها و ماتریس ها

- شبیه سازی دسترسی چندگانه روی یک EREW PRAM
- الگوریتمی که برای EREW طراحی شود، روی سایر مدلها قابل اجرا است، ولی عکس آن درست نیست.
 - فرض شود مکان حافظه X در یک زمان مورد نیاز تمامی پردازنده ها در PRAM باشد.
 - در مدل CRCW/CREW PRAM تمامی پردازنده ها می توانند در زمان ثابتی خواندن همروند انجام دهند.
 - در مدل EREW PRAM باید مکانیزم پخش-همگانی (Broadcasting) دنبال شود.



$P_1 : \gamma \leftarrow [1]$

Step 1: $P_2 : \gamma \leftarrow [1]$

Step 2: $P_3 : \begin{cases} \gamma \leftarrow [1] \\ P_4 : \gamma \leftarrow [2] \end{cases}$

1

$P_5 : \begin{cases} \gamma \leftarrow [1] \\ P_6 : \gamma \leftarrow [2] \end{cases}$

2/8/2014

پخش-همگانی روی مدل EREW PRAM

- P_1 مقدار X را می خواند و آنرا به P_2 می شناساند.
- P_2, P_1 و X را به ترتیب به P_3 و P_4 بصورت موازی نشان می دهند.
- $P_6, P_5, P_4, P_3, P_2, P_1$ و P_7 و P_8 نشان می دهند.
- این هشت پردازنده X را برای هشت پردازنده دیگر مشخص می کنند و الی آخر...

3

$$2^{2^i} \leq j \leq 2^{i+1}$$

$$2^i \leq j \leq 2^{i+1}$$

Task (1)
 $\{y = L[j - 2^i]\}$
 $L[j] = y\}$


main (1)
 $\{\text{for } i=0 \text{ to } \log p-1 \text{ do}$
 $\{\text{for all } P_j, \text{ where } 2^i + 1 \leq j \leq 2^{i+1} \text{ do in parallel}$
 $\{y \text{ (in } P_j \text{'s private memory)} \leftarrow L[j - 2^i]$
 $\{L[j] \leftarrow y$
 $\{\text{endfor}$
 $\{\text{endfor}$

START (1)

{

مثالی از پخش-همگانی روی مدل EREW PRAM

```
Algorithm Broadcast_EREW
Processor  $P_i$ 
   $y$  (in  $P_i$ 's private memory)  $\leftarrow x$ 
   $L[1] \leftarrow y$ 
  for  $i=0$  to  $\log p - 1$  do
    forall  $P_j$ , where  $2^i + 1 \leq j \leq 2^{i+1}$  do in parallel
       $y$  (in  $P_j$ 's private memory)  $\leftarrow L[j - 2^i]$ 
       $L[j] \leftarrow y$ 
    endfor
  endfor
```



• برای $P=8$

• آرایه L به طول ۸ عنوان فضای کاری در حافظه مشترک برای توزیع مقدار X به تمامی پردازنده ها استفاده می شود.

4

2

همه نظر دارند این است . در حدود ۱۰٪

2/8/2014

در سریل دستور همچنان است .

تمام پردازنده ها * بگیری از نی تغذیه

۱ * ۱

برنامه اجرایی مدارس زیر نویش آمده ای سریل

همه نظر دارند درین حسب همین سیریز این است بسریل

۲ * ۲

۳ * ۳

تحلیل الگوریتم های موازی

- پیچیدگی الگوریتم: تابعی است که زمان اجرا الگوریتم را بر حسب n (تعداد ورودی های الگوریتم) می دهد.
- معیارهای اندازه گیری پیچیدگی الگوریتم های موازی:
 - زمان اجرا، زمان سپری شده طی اجرای الگوریتم است (زمان اجرای اولین پردازنده تا پایان اجرای آخرین پردازنده).
 - تعداد پردازنده ها که الگوریتم برای حل مساله بکار می گیرد.
 - هزینه الگوریتم موازی که حاصلضرب زمان اجرا در تعداد پردازنده ها است.

5

قوانین طراحی الگوریتم های موازی

- تعداد پردازنده ها باید با اندازه مساله محدود شود.
- زمان اجرا باید به اندازه قابل توجهی از کمترین زمان اجرای بهترین الگوریتم متواالی کمتر باشد.

6

3