

۱- با درون یابی از روی شکل ۴-۱ تعداد ترانزیستورهای یک میکروپروسسور در سال ۲۰۱۶ را پیشگویی کنید.




FIGURE 1.4 Transistors in Intel microprocessors [Intel10]

جواب:

طبق این شکل هر 26 ماه تعداد ترانزیستورها دو برابر می شود و در سال 2004 تعداد آن 10^8 ترانزیستور است و از سال 2004 تا سال 2016 یعنی 12 سال 144 ماه وجود دارد پس داریم:


$$10^8 * 2^{\frac{144}{26}} = 10^8 * 46.48 \cong 4.7 * 10^9$$

یعنی در سال 2016 یک میکروپروسسور حدود 4.7 میلیارد ترانزیستور دارد.

۲- در اینترنت تعداد ترانزیستورهای جدیدترین میکروپروسسورهای Intel را جستجو کنید. از تعداد ترانزیستورهای پروسسور Pentium در سال 1993 بر اساس سال ساخت یک گراف نیمه لگاریتمی تهیه کنید. برای دوباره شدن ترانزیستورها چند ماه می گذرد؟

جواب: با جستجو در وب اطلاعات زیر بدست آمد که با شکل ۴-۱ نیز مطابقت دارد:

Date	CPU	Transistors
3/22/93	Pentuim	3100000
10/1/95	Pentuim Pro	5500000
5/7/99	Pentuim II	7500000
2/26/99	Pentuim III	9500000
10/25/99	Pentuim III	28000000
11/20/00	Pentuim 4	42000000
8/27/01	Pentuim 4	55000000
2/2/04	Pentuim 4 HT	125000000




و نمودار نشان می دهد که تعداد ترانزیستورها تقریبا هر 24 ماه دوباره می شود.

۳- و ۴- مهم نیست.

۱-۵-یک شماتیک ترانزیستوری برای یک گیت NOR چهار ورودی CMOS رسم کنید.


جواب:



۱-۶-برای هریک از ترکیبات گیت های منطقی CMOS زیر یک شماتیک ترانزیستوری رسم کنید.

- a) $Y = \overline{ABC + D}$
- b) $Y = (\overline{AB} + C) \cdot D$
- c) $Y = \overline{AB} + C \cdot (A + B)$


جواب:



۱-۷-از گیت های CMOS (با نماد آنها نمایش دهید) برای ساخت توابع زیر از A,B,C استفاده کنید.


- a) $Y = A$ (buffer)
- b) $Y = AB + \bar{A}\bar{B}$ (XOR)
- c) $Y = \bar{A}\bar{B} + AB$ (XNOR)
- d) $Y = AB + BC + AC$ (majority)

جواب:



۱-۸-یک شماتیک ترانزیستوری از یک گیت XOR سه ورودی CMOS رسم کنید. شما می توانید فرض کنید که صحت دو طرف و متمم ورودی ها را در دسترس دارید.

جواب:



۱-۹-برای هریک از ترکیبات توابع منطقی زیر یک شماتیک ترانزیستوری رسم کنید. شما می توانید فرض کنید که صحت دو طرف و متمم ورودی ها را در دسترس دارید.

a) A 2:4 decoder defined by b) A 3:2 priority encoder defined by

$$Y_0 = \overline{A_0} \cdot \overline{A_1}$$

$$Y_1 = A_0 \cdot \overline{A_1}$$


$$Y_2 = \overline{A_0} \cdot A_1$$

$$Y_3 = A_0 \cdot A_1$$

$$Y_0 = \overline{A_0} \cdot (A_1 + \overline{A_2})$$


$$Y_1 = \overline{A_0} \cdot \overline{A_1}$$

جواب:



۱۰-یک STICK دیاگرام برای گیت NOR چهار ورودی CMOS تمرین ۱-۵ رسم کنید.

جواب:



۱۱-۱-مساحت برای گیت NOR چهار ورودی CMOS تمرین ۱۰-۱ را تخمین بزنید.

جواب :


۵ تراک در ۵ تراک داریم به ابعاد هر تراک 8λ پس مساحت کل می شود :

$$40\lambda * 40\lambda = 1600\lambda^2$$

۱۱-۲-یک ابزار CAD انتخاب و گیت NOR چهار ورودی CMOS را LAYOUT کنید. اندازه چقدر با پیشگویی شما در تمرین ۱۱-۱ تفاوت دارد؟

جواب :

اگر کمترین جدا کننده مجاور فلز با صحیح باشد اندازه LAYOUT دقیقا $40\lambda * 40\lambda$ است و تعداد تراک نیز صحیح می باشد.



۱۱-۳-شکل ۱-۷۴ یک گیت NAND دو ورودی را نمایش می دهد. یک نمای جانبی (سطح مقطع) از گیت از X تا X' رسم کنید.





FIGURE 1.74 2-input NAND gate stick diagram

جواب:



۱-۷۵-شکل یک STICK LATCH دیاگرام یک حساس به سطح است. مساحت LATCH را تخمین بزنید.




FIGURE 1.75 Level-sensitive latch stick diagram

جواب:

۶ تراک عمودی و ۶ تراک افقی داریم به اندازه هر تراک 8λ پس مساحت می شود:

$$6 * 8\lambda * 6 * 8\lambda = 2304\lambda^2$$

۱-۵-یک شماتیک ترانزیستوری از LATCH شکل 1/75 رسم کنید. این شماتیک چه تفاوتی با شکل 1-31(b) دارد؟





FIGURE 1.31 CMOS positive-level-sensitive D latch

جواب:




تقریبا همان است با این تفاوت که اطلاعات توسط Inverter ذخیره و حفظ می شود و توسط گیت بازنویسی می شود.

۱۶- فکر کنید در مورد طراحی یک ترکیب CMOS گیت OR-AND-INVERT برای محاسبه

$$F = \overline{(A+B)C}$$

- (a) یک شماتیک ترانزیستوری رسم کنید.
- (b) یک STICK دیاگرام رسم کنید.
- (c) مساحت را از روی STICK دیاگرام تخمین بزنید.
- (d) با یک ابزار CAD گیت خود LAYOUT و ترانزیستورها را تک سایز انتخاب کنید.
- (e) سایز LAYOUT و مساحت تخمینی را مقایسه کنید.

جواب:



(c) ۶ تراک افقی و ۴ تراک عمودی داریم هر تراک 8λ پس مساحت می شود:

$$4 * 8\lambda * 6 * 8\lambda = 1536\lambda^2$$


(e) سایز LAYOUT با مساحت تخمین زده شده برابر است.

۱۷- فکر کنید در مورد طراحی یک ترکیب CMOS گیت OR-AND-INVERT برای محاسبه

$$F = \overline{(A+B)*(C+D)}$$

- (a) یک شماتیک ترانزیستوری رسم کنید.
- (b) یک STICK دیاگرام رسم کنید.
- (c) مساحت را از روی STICK دیاگرام تخمین بزنید.
- (d) با یک ابزار CAD گیت خود را LAYOUT و ترانزیستورها را تک سایز انتخاب کنید.
- (e) سایز LAYOUT و مساحت تخمینی را مقایسه کنید.

جواب:



(c) ۷ تراک افقی و ۵ تراک عمودی داریم هر تراک 8λ پس مساحت می شود:

$$5 * 8\lambda * 7 * 8\lambda = 2240\lambda^2$$

(d,e) هم باید مانند STICK دیاگرام اندازه ها مطابقت دارشته باشد.


۱۸- اگر حداقل دو ورودی یک گیت سه ورودی MAJORITY یک باشد در خروجی یک برمی گرداند . یک گیت MINORITY متمم آن است. یک گیت MINORITY سه ورودی CMOS طراحی کنید که از یک سیگнал هدایت کننده ایتفاذه می کند.

- (a) شماتیک ترانزیستوری آن را رسم کنید.


- (b) STICK دیاگرام آن را نصب کنید.

- (c) مساحت را از روی STICK دیاگرام تخمین بزنید.

$$6_{VER} * 8\mu * 7_{HOR} * 8\lambda = 2688\lambda^2 \quad (c)$$




۱۹-۱ یک گیت MINORITY سه ورودی با استفاده از گیت های NOR و NAND و اینووتر طراحی کنید. چند ترانزیستور لازم است؟ این در مقایسه با طراحی تمرین ۱۸-۱ چگونه است؟
جواب:



این مدار ۲۰ ترانزیستور و طرح تمرین ۱۸-۱۰ تعداد ۱۰ ترانزیستور لازم دارد.

۲۰-۱ یک جمع کننده پیش بینی کننده حامل محاسبه می کند $G = G_3 + P_3(G_2 + P_2(G_1 + P_1G_0))$ در باره یک ترکیب گیت برای محاسبه \bar{G} فکر کنید.
شمایتیک ترانزیستوری آن را رسم کنید.
(b) دیاگرام آن را نصب کنید.
(c) مساحت را از روی STICK دیاگرام تخمین بزنید.
جواب:



(c) دیاگرام دارای ۱۱ تراک عمودی و ۶ تراک افقی می باشد پس مساحت می شود:
 $11 \times 8\lambda \times 6 \times 8\lambda = 4224\lambda^2$

۲۱-۱ مهم نیست.