



دفتر طراحی و توسعه سیستم‌های دیجیتال دانشگاه شریف برگزار می‌کند:

## آموزش طراحی و پیاده‌سازی موثر سیستم‌های دیجیتال مبتنی بر FPGA های Xilinx

### Digital System Design with Xilinx FPGAs



هدف از برگزاری این دوره‌ها، بالا بردن سطح توانایی‌های علمی و عملی دانشجویان و مهندسين علاقمند به طراحی و پیاده‌سازی سیستم‌های دیجیتال می‌باشد.

عناوین مطالب تئوری و عملی (مبتنی بر برد Atlys) این دوره‌های آموزشی به شرح زیر می‌باشد:

#### کارگاه آموزشی شماره یک (سطح مقدماتی و متوسط)

زمان	۱۵.۵-۱۷	۱۳.۵-۱۵	۱۱-۱۲.۵	۹-۱۰.۵
پنجشنبه ۹۳/۶/۶	<b>Design Creation</b> • Design Entry Overview • Types of Source Files • Create and Add a Source File • Project Settings	Verilog for Synthesis	Verilog for Synthesis	<b>Introduction</b> • About This Workshop • ISE Software Overview • FPGA Design Flow <b>FPGA Architectures</b>
جمعه ۹۳/۶/۷	<b>CORE Generator (Cont.)</b> • CORE Generator Design Flows • CORE Generator Tool Files	<b>CORE Generator</b> • CORE Generator Tool • Intellectual Property (IP) Cores	<b>Simulation</b> • Simulation Libraries • Behavioral Simulation • Post-Synthesis Simulation <b>LAB2: Behavioral Simulation with ModelSim/ISim</b>	<b>Synthesize</b> • XST Detailed Design Flow • Design Goals and Strategies • RTL & Technology Viewers <b>LAB1: Getting Started with Xilinx ISE Design Suite</b>
پنجشنبه ۹۳/۶/۱۳	<b>Implementation</b> • Translate • Map • Place & Route	<b>LAB3: Getting Started with Xilinx CORE Generator</b> <b>LAB4: Entering Constraint</b>	<b>Constraints Entry (Cont.)</b> • Constraints Entry Tools	<b>Constraints Entry</b> • Types of Constraint • Constraints Entry Methods
جمعه ۹۳/۶/۱۴	<b>Final Exam</b>	<b>Device Configuration/Programming</b> • PROM and System ACE Files • Program/Erase a PROM/FLASH <b>LAB7: FPGA Configuration Using iMPACT</b>	<b>Device Configuration/Programming</b> • Programming File Generation • iMPACT Tool • Hardware Platform • Boundary Scan (JTAG)	<b>LAB5: Design Implementation</b> <b>LAB6: Post-implementation Simulations</b>

پیش‌نیازهای این دوره: مدار منطقی، آشنایی مقدماتی با زبان توصیف سخت افزار (Verilog)

در پایان این دوره آموزشی، گواهینامه معتبری از طرف دانشگاه صنعتی شریف به شرکت‌کنندگان اعطا می‌گردد.

#### کارگاه آموزشی شماره دو (سطح پیشرفته)

زمان	۱۵.۵ - ۱۷	۱۳.۵ - ۱۵	۱۱ - ۱۲.۵	۹ - ۱۰.۵
۲۶ الی ۲۸ شهریور	<b>Power Analysis</b> • XPower Estimator (XPE) • XPower Analyzer Tool (XPA)	<b>LAB1: Timing Analysis using Timing Analyzer Tool</b>	<b>Timing Analysis</b> • Timing Analyzer Tool • Post-Map and Post-PAR Static Timing	<b>Introduction</b> • About This Workshop • Summary of Workshop No.1
	<b>LAB3: Implementation Results Improvement</b>	<b>Improve the Implementation Results</b> • Optimizing Timing Performance • Reducing Area Utilization • Reducing Power Consumption • Reducing Runtime	<b>LAB2: Power Analysis Using XPower Analyzer Tool</b>	<b>Power Analysis (Cont.)</b> • XPower Analyzer Design Flow • Power Analysis Using XPA • Power Reduction Techniques
	<b>Final Exam</b>	<b>LAB4: Design Debugging with ChipScope Pro Tool</b> <b>LAB5: FPGA in the Loop</b>	<b>Design Debugging (Cont.)</b> • ChipScope Pro Design Flow • Using CORE Generator Tool with ChipScope Pro Cores	<b>Design Debugging</b> • ChipScope Pro Tool • ChipScope Pro Cores • Debugging Platform

پیش‌نیازهای این دوره: گذراندن کارگاه آموزشی شماره یک

علاقتمندان به شرکت در هر یک از دوره‌های آموزشی فوق می‌توانند از تاریخ ۹۳/۵/۲۰ با مراجعه به سایت [ddds.sharif.ir](http://ddds.sharif.ir) ثبت نام نمایند. محل برگزاری کارگاه‌های آموزشی: دانشکده برق دانشگاه صنعتی شریف و ظرفیت هر کارگاه ۱۸ نفر است. اولویت ثبت نام در این دوره: ۱- با دانشجویان دانشگاه صنعتی شریف می‌باشد. ۲- با دانشجویان تحصیلات تکمیلی و سپس مقطع کارشناسی می‌باشد. ۳- اولویت ثبت نام بر مبنای ترتیب زمان ثبت نام متقاضی در وب سایت می‌باشد.